氧化物薄膜電晶體的製備方法與流程

2023-05-14 23:19:51 2

本發明涉及半導體器件製造技術領域,尤其涉及一種氧化物薄膜電晶體的製備方法，該氧化物薄膜電晶體主要應用於顯示裝置的陣列基板中。

背景技術：

平板顯示裝置具有機身薄、省電、無輻射等眾多優點，得到了廣泛的應用。現有的平板顯示裝置主要包括液晶顯示裝置(Liquid Crystal Display，LCD)及有機電致發光顯示裝置(Organic Light Emitting Display，OLED)。薄膜電晶體(Thin Film Transistor，TFT)是平板顯示裝置的重要組成部分，可形成在玻璃基板或塑料基板上，通常作為開光裝置和驅動裝置用在諸如LCD、OLED。

在顯示面板工業中，隨著目前顯示行業中大尺寸化，高解析度的需求越來越強烈，對有源層半導體器件充放電提出了更高的要求。IGZO(indium gallium zinc oxide，銦鎵鋅氧化物)是一種含有銦、鎵和鋅的非晶氧化物，其具有高遷移率，載流子遷移率是非晶矽的20～30倍，可以大大提高TFT對像素電極的充放電速率，具有高開態電流、低關態電流可以迅速開關，提高像素的響應速度，實現更快的刷新率，同時更快的響應也大大提高了像素的行掃描速率，使得超高解析度在顯示面板中成為可能。

在銦鎵鋅氧化物薄膜電晶體的製備工藝中，在銦鎵鋅氧化物半導體有源層上通常都需要沉積有絕緣介質層，絕緣介質層的成膜工藝對銦鎵鋅氧化物半導體具有較大的影響，例如成膜工藝中產生的H原子會提高銦鎵鋅氧化物半導體的導電性能，最終會影響薄膜電晶體的性能參數，例如閾值電壓。成膜工藝中可能存在製程不穩定或設備參數不穩定，導致薄膜電晶體的性能參數出現較大的差異化，最終影響陣列基板中器件形成的均勻性。因此，如何降低因不同的成膜工藝所帶來的器件性能差異、提高成膜工藝的可重複性是本領域技術人員需要解決的問題。

技術實現要素：

有鑑於此，本發明提供了一種氧化物薄膜電晶體的製備方法，該方法降低因了不同的成膜工藝所帶來的器件性能差異，提高了成膜工藝的可重複性。

為了實現上述目的，本發明採用了如下的技術方案：

一種氧化物薄膜電晶體的製備方法，包括：提供一基底並在基底上製備形成氧化物半導體有源層；在所述有源層上沉積絕緣介質層；將沉積絕緣介質層後形成的結構件進行退火處理。

其中，進行退火處理的環境為空氣、幹氧或溼氧氣氛，退火溫度為250～450℃，退火時間為0.5～3h。

其中，應用熱風式退火工藝或紅外退火工藝進行退火處理。

其中，所述氧化物半導體為銦鎵鋅氧化物。

其中，所述絕緣介質層至少包括直接連接在所述有源層上的氧化矽薄膜層。

其中，所述絕緣介質層還包括位於所述氧化矽薄膜層上的氮化矽薄膜層。

其中，該方法包括步驟：

S11、提供一基底並在基底上製備柵電極；

S12、在具有柵電極的基底上沉積柵極絕緣層；

S13、在所述柵極絕緣層上製備所述氧化物半導體有源層；

S14、在所述柵極絕緣層上製備源電極和漏電極，並且所述源電極和漏電極分別電連接到所述有源層；

S15、在所述有源層上沉積鈍化層，並且所述鈍化層覆蓋所述源電極和漏電極，所述鈍化層的材料為氧化矽；

S16、將沉積所述鈍化層後形成的結構件進行退火處理。

其中，該方法包括步驟：

S21、提供一基底並在基底上製備緩衝層；

S22、在所述緩衝層上製備所述氧化物半導體有源層；

S23、在所述半導體有源層上製備柵極絕緣層，所述柵極絕緣層的材料為氧化矽；

S24、將沉積所述柵極絕緣層後形成的結構件進行退火處理；

S25、在進行退火處理的柵極絕緣層上製備柵電極；

S26、在所述柵電極上製備層間介質層，並且所述層間介質層覆蓋所述緩衝層；

S27、在所述層間介質層中刻蝕出連通到所述有源層的過孔；

S28、在所述層間介質層上製備源電極和漏電極，所述源電極和漏電極分別通過所述過孔電連接到所述有源層。

其中，步驟S25包括：

S251、應用頂柵自對準工藝刻蝕形成柵電極，並相應刻蝕位於所述柵電極下方的柵極絕緣層，以使所述柵極絕緣層僅覆蓋所述有源層的中間區域，所述柵極絕緣層的兩側裸露出所述有源層；所述源電極和漏電極分別連接於所述有源層裸露出於所述柵極絕緣層的部分。

其中，步驟S25還包括：

S252、應用離子注入工藝或等離子轟擊工藝或金屬氧化工藝，將裸露出的有源層轉化為導體，在所述有源層的一端形成源極連接部，另一端形成漏極連接部，所述源極連接部用於連接所述源電極，所述漏極連接部用於連接所述漏電極。

本發明實施例中提供的氧化物薄膜電晶體的製備方法，在氧化物半導體有源層上沉積完成絕緣介質層之後，即對所形成的結構件增加進行退火處理的工藝，降低了在製備絕緣介質層時因不同的成膜工藝所帶來的器件性能差異，提高了成膜工藝的可重複性。

附圖說明

圖1是本發明實施例提供的氧化物薄膜電晶體的製備方法的工藝流程圖；

圖2a-2e是本發明實施例1提供的氧化物薄膜電晶體的製備方法的流程圖示；

圖3a-3h是本發明實施例2提供的氧化物薄膜電晶體的製備方法的流程圖示。

具體實施方式

為使本發明的目的、技術方案和優點更加清楚，下面結合附圖對本發明的具體實施方式進行詳細說明。這些優選實施方式的示例在附圖中進行了例示。附圖中所示和根據附圖描述的本發明的實施方式僅僅是示例性的，並且本發明並不限於這些實施方式。

在此，還需要說明的是，為了避免因不必要的細節而模糊了本發明，在附圖中僅僅示出了與根據本發明的方案密切相關的結構和/或處理步驟，而省略了與本發明關係不大的其他細節。

本實施例提供了一種氧化物薄膜電晶體的製備方法，如圖1所示的流程圖，該方法包括：

提供一基底並在基底上製備形成氧化物半導體有源層；

在所述有源層上沉積絕緣介質層；

將沉積絕緣介質層後形成的結構件進行退火處理。

在該方法中，進行退火處理的環境可以選擇為空氣、幹氧或溼氧氣氛，退火溫度可以選擇在250～450℃之間，退火時間可以選擇為0.5～3h。

在該方法中，可以在退火爐中應用熱風式退火工藝或紅外退火工藝進行退火處理。

其中，所述氧化物半導體選擇為銦鎵鋅氧化物(indium gallium zinc oxide，IGZO)。

其中，所述絕緣介質層例如是底柵結構的薄膜電晶體中在有源層上所沉積的鈍化層，或者是頂柵結構的薄膜電晶體中在有源層上所沉積的柵極絕緣層。所述絕緣介質層至少包括直接連接在所述有源層上的氧化矽薄膜層。在另外的一些實施例中，所述絕緣介質層還包括沉積在所述氧化矽(SiOx)薄膜層上的氮化矽(SiNx)薄膜層。

實施例1

本實施例提供了一種底柵結構的氧化物薄膜電晶體的製備方法，圖2a-2e示出了本實施例的製備方法的流程圖示。參閱圖2a-2e，該方法包括步驟：

S11、如圖2a所示，提供一基底11並在基底11上製備柵電極12。具體地，所述基底11可以選用玻璃基底，所述柵電極12的材料為金屬導電材料。首先通過物理氣相沉積工藝(PVD)在基底11上沉積金屬導電薄膜，然後通過光罩工藝將所述金屬導電薄膜刻蝕形成圖案化的柵電極12。

S12、如圖2b所示，在具有柵電極12的基底11上沉積柵極絕緣層13。所述柵極絕緣層13的材料可以為SiOx或SiNx，所述柵極絕緣層13可以通過化學 氣相沉積工藝(CVD)製備獲得。

S13、如圖2c所示，在所述柵極絕緣層13上製備氧化物半導體有源層14。其中，所述氧化物半導體選擇為IGZO。具體地，首先通過物理氣相沉積工藝(PVD)在柵極絕緣層13上沉積IGZO薄膜層，然後通過光罩工藝將所述IGZO薄膜層刻蝕形成圖案化的有源層14。

S14、如圖2d所示，在所述柵極絕緣層13上製備源電極15和漏電極16，並且所述源電極15和漏電極16分別電連接到所述有源層14。所述源電極15和漏電極16的材料為金屬導電材料。首先通過物理氣相沉積工藝(PVD)在柵極絕緣層13上沉積金屬導電薄膜，金屬導電薄膜覆蓋所述有源層14；然後通過光罩工藝將所述金屬導電薄膜刻蝕形成圖案化的源電極15和漏電極16。所述源電極15和漏電極16相互間隔，並且分別電連接到所述有源層14。

S15、如圖2e所示，在所述有源層14上沉積鈍化層(Passivation Layer)17，並且所述鈍化層17覆蓋所述源電極15和漏電極16。其中，所述鈍化層17的材料為氧化矽，所述鈍化層17可以通過等離子體增強化學氣相沉積工藝(PECVD)製備獲得。

S16、將沉積所述鈍化層17後形成的結構件(即完成步驟S15後形成的結構件)進行退火處理。具體地，將該結構件放置在具有空氣氣氛的退火爐中，應用熱風式退火工藝，以溫度為350℃退火1小時，完成所述氧化物薄膜電晶體的製備。當然，在另外的一些實施例中，如前所述，在進行退火處理時，還可以選擇紅外退火工藝，進行退火處理的環境還可以選擇為幹氧或溼氧氣氛，退火溫度可以選擇在250～450℃之間，退火時間可以選擇為0.5～3小時。

進一步地，如果所述氧化物薄膜電晶體應用於顯示裝置的陣列基板中，則在完成步驟S16形成的結構之後，還需要在鈍化層17上依次製備有機平坦層和像素電極。

以上的製備工藝中，每一次光罩工藝中又分別包括掩膜、曝光、顯影、刻蝕和剝離等工藝，其中刻蝕工藝包括幹法刻蝕和溼法刻蝕。在各個步驟中光罩工藝的參數可能有所不同，但是在顯示器的製造領域，光罩工藝已經是現有的比較成熟的工藝技術，在此不再展開詳細說明。

本實施例中具體製備兩組樣品進行對比，獲得如下表1的數據，以說明本發明所取得的有益效果。

表1

表1的數據中，Mobility是指樣品(薄膜電晶體)的遷移率，Vth是指樣品的閾值電壓，SS是指樣品的亞閾值擺幅(Subthreshold Swing)。

其中，第一組樣品中的樣品1、樣品2和樣品3參照本實施例的工藝步驟製備獲得，但是不進行退工處理(即缺少了步驟S16的退火工藝)。其中，樣品1、樣品2和樣品3在步驟S15沉積鈍化層的工藝參數有所差異，即，在進行步驟S15的成膜工藝時，在腔體壓力、氣體流量等其餘參數保持一致的情況下，將設備的功率設定為1400W製備獲得樣品1，將設備的功率設定為1000W製備獲得樣品2，將設備的功率設定為600W製備獲得樣品3。

其中，第二組樣品中的樣品4、樣品5和樣品6則完全按照本實施例的工藝步驟製備獲得(相比於第一組樣品增加了步驟S16的退火工藝)。其中，樣品4、樣品5和樣品6在步驟S15沉積鈍化層的工藝參數有所差異，即，在進行步驟S15的成膜工藝時，在腔體壓力、氣體流量等其餘參數保持一致的情況下，將設備的功率設定為1400W製備獲得樣品4，將設備的功率設定為1000W製備獲得樣品5，將設備的功率設定為600W製備獲得樣品6。

從表1的數據中可以看出，在氧化物半導體有源層上沉積完成鈍化層之後，不進行退工處理的第一組樣品中，各個樣品的閾值電壓Vth較大，並且樣品之間的閾值電壓的差值也比較大，樣品之間的亞閾值擺幅差值也比較大，說明了鈍化層的不同成膜工藝所帶來的器件性能差異較大。而進行退工處理的第二組樣品中，各個樣品的閾值電壓較為接近於0，並且樣品之間的閾值電壓的差值也比較小，各個樣品的亞閾值擺幅也比較小，樣品之間的亞閾值擺幅的差值也比較小，說明了在增加退工處理工藝之後，可以有效降低在製備鈍化層時因不同的成膜工藝所帶來的器件性能差異，提高了成膜工藝的可重複性。

實施例2

本實施例提供了一種頂柵結構的氧化物薄膜電晶體的製備方法，圖3a-3h示出了本實施例的製備方法的流程圖示。參閱圖3a-3h，該方法包括步驟：

S21、如圖3a所示，提供一基底21並在基底21上製備緩衝層(Buffer Layer)22。所述緩衝層22的材料可以為SiOx，所述緩衝層22可以通過化學氣相沉積工藝(CVD)製備獲得。

S22、如圖3b所示，在所述緩衝層22上製備所述氧化物半導體有源層23。其中，所述氧化物半導體選擇為IGZO。具體地，首先通過物理氣相沉積工藝(PVD)在緩衝層22上沉積IGZO薄膜層，然後通過光罩工藝將所述IGZO薄膜層刻蝕形成圖案化的有源層23。

S23、如圖3c所示，在所述半導體有源層23上製備柵極絕緣層24，所述柵極絕緣層24的材料為氧化矽。所述柵極絕緣層24可以通過化學氣相沉積工藝(CVD)製備獲得。

S24、將沉積所述柵極絕緣層24後形成的結構件((即完成步驟S23後形成的結構件))進行退火處理。具體地，將該結構件放置在具有空氣氣氛的退火爐中，應用熱風式退火工藝，以溫度為350℃退火1小時。當然，在另外的一些實施例中，如前所述，在進行退火處理時，還可以選擇紅外退火工藝，進行退火處理的環境還可以選擇為幹氧或溼氧氣氛，退火溫度可以選擇在250～450℃之間，退火時間可以選擇為0.5～3小時。

S25、如圖3d所示，在進行退火處理的柵極絕緣層24上製備柵電極25。其中，所述柵電極25的材料為金屬導電材料。首先通過物理氣相沉積工藝(PVD)在柵極絕緣層24上沉積金屬導電薄膜，然後通過光罩工藝將所述金屬導電薄膜刻蝕形成圖案化的柵電極25。

在本實施例中，該步驟具體包括：

S251、參閱圖3d，應用頂柵自對準工藝刻蝕所述金屬導電薄膜形成柵電極25，並相應刻蝕位於所述柵電極25下方的柵極絕緣層24，以使所述柵極絕緣層24僅覆蓋所述有源層23的中間區域，所述柵極絕緣層24的兩側裸露出所述有源層23。

S252、參閱圖3e，應用離子注入工藝或等離子轟擊工藝或金屬氧化工藝，將裸露出的有源層23轉化為導體，由此在所述有源層23的一端形成源極連接 部23a，另一端形成漏極連接部23b。

S26、如圖3f所示，在所述柵電極25上製備層間介質層(Inter Layer Dielectric，ILD)26，並且所述層間介質層26覆蓋所述緩衝層22。所述層間介質層26的材料可以為SiOx或SiNx，所述層間介質層26可以通過化學氣相沉積工藝(CVD)製備獲得。

S27、如圖3g所示，在所述層間介質層26中刻蝕出連通到所述有源層23的過孔26a、26b。具體地，採用光罩工藝刻蝕形成所述過孔26a、26b，過孔26a連通至所述源極連接部23a，過孔26b連通至所述漏極連接部23b。

S28、如圖3h所示，在所述層間介質層26上製備源電極27和漏電極28，所述源電極27和漏電極28分別通過所述過孔26a、26b電連接到所述有源層23，完成所述氧化物薄膜電晶體的製備。其中，所述源電極27和漏電極28的材料為金屬導電材料。首先通過物理氣相沉積工藝(PVD)在層間介質層26上沉積金屬導電薄膜；然後通過光罩工藝將所述金屬導電薄膜刻蝕形成圖案化的源電極26和漏電極27。所述源電極26和漏電極27相互間隔，所述源電極26通過過孔26a連接至所述源極連接部23a，所述漏電極27通過過孔26b連接至所述漏極連接部23b。如上結構中，源極連接部23a和漏極連接部23b與有源層23是同層且為一體的結構，並且源極連接部23a和漏極連接部23b具有良好的導電性能，由此，源電極26和漏電極27分別通過源極連接部23a和漏極連接部23b連接到有源層23時，減小了源電極26和漏電極27與有源層23之間的接觸電阻，提高了器件的性能。

進一步地，如果所述氧化物薄膜電晶體應用於顯示裝置的陣列基板中，則在完成步驟S28形成的結構之後，還需要在層間介質層26上依次製備有機平坦層和像素電極。

以上的製備工藝中，每一次光罩工藝中又分別包括掩膜、曝光、顯影、刻蝕和剝離等工藝，其中刻蝕工藝包括幹法刻蝕和溼法刻蝕。在各個步驟中光罩工藝的參數可能有所不同，但是在顯示器的製造領域，光罩工藝已經是現有的比較成熟的工藝技術，在此不再展開詳細說明。

綜上所述，本發明實施例中提供的氧化物薄膜電晶體的製備方法，在氧化物半導體有源層上沉積完成絕緣介質層之後，即對所形成的結構件增加進行退火處理的工藝，降低了在製備絕緣介質層時因不同的成膜工藝所帶來的器件性能差異，提高了成膜工藝的可重複性。

需要說明的是，在本文中，諸如第一和第二等之類的關係術語僅僅用來將一個實體或者操作與另一個實體或操作區分開來，而不一定要求或者暗示這些實體或操作之間存在任何這種實際的關係或者順序。而且，術語「包括」、「包含」或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者設備不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者設備所固有的要素。在沒有更多限制的情況下，由語句「包括一個……」限定的要素，並不排除在包括所述要素的過程、方法、物品或者設備中還存在另外的相同要素。

以上所述僅是本申請的具體實施方式，應當指出，對於本技術領域的普通技術人員來說，在不脫離本申請原理的前提下，還可以做出若干改進和潤飾，這些改進和潤飾也應視為本申請的保護範圍。