通過兩步側牆刻蝕法改善pmos器件性能的方法

2023-05-15 02:35:51

專利名稱：通過兩步側牆刻蝕法改善pmos器件性能的方法
技術領域：
本發明涉及了一種半導體製造工藝，尤其涉及一種通過兩步側牆刻蝕法改善PMOS 器件性能的方法。
背景技術：
目前的邏輯工藝中，因為要考慮對到salicide的形成和ILD填充的影響，側牆的尺寸不能做得太大，並且NMOS和PMOS在源漏區離子注入(implant)前擁有相同的側牆(spacer)尺寸。但是對於PM0S，因為硼原子質量小，擴散很快，器件的性能容易受到 spacer尺寸的影響。對於NM0S，由於磷原子的原子質量較大，不容易受到spacer尺寸的影響。所以怎樣使PMOS在源漏區implant前擁有較大的spacer尺寸，而又不影響到匪OS和後續的工藝是本專利的發明點。

發明內容
本發明公開了一種通過兩步側牆刻蝕法改善PMOS器件性能的方法，用以不影響 NMOS和後續製程的同時改善PMOS的器件性能。本發明的上述目的是通過以下技術方案實現的
一種通過兩步側牆刻蝕法改善PMOS器件性能的方法，在一矽基板上形成至少一第一電晶體區域、至少一第二電晶體區域，在第一電晶體區域上形成有第一柵極，在第二電晶體區域上形成有第二柵極，其中，包括以下工藝步驟
在矽基板上澱積一層側壁層，使側壁層將第一電晶體區域、第二電晶體區域及第一柵極、第二柵極全部覆蓋；
刻蝕去除部分側壁層，僅保留覆蓋在第一柵極側壁及第二柵極側壁的部分側壁層作第一柵極側牆和第二柵極側牆；
在矽基板上旋塗光刻膠，將第一電晶體區域、第二電晶體區域及第一柵極、第二柵極全部覆蓋；
將進行光刻，去除覆蓋在第一電晶體區域的光刻膠； 對第一電晶體區域進行第一離子注入，形成第一電晶體；
對第一柵極側壁的第一柵極側牆，對第二柵極側壁的第二柵極側牆進行刻蝕，以使第一柵極側牆以及第二柵極側牆的厚度變薄；
再次旋塗光刻膠，將第一電晶體區域、第二電晶體區域及第一柵極、第二柵極全部覆
蓋；
再次進行光刻，去除覆蓋在第二電晶體區域的光刻膠； 對第二電晶體區域進行第二離子注入，形成第二電晶體；
如上所述的通過兩步側牆刻蝕法改善PMOS器件性能的方法，其中，第一電晶體為PMOS 管，第二電晶體為NMOS管。如上所述的通過兩步側牆刻蝕法改善PMOS器件性能的方法，其中，第一離子為B離子，第二離子主要為P離子。如上所述的通過兩步側牆刻蝕法改善PMOS器件性能的方法，其中，形成第一電晶體後還包括將第一次旋塗的光刻膠去除。如上所述的通過兩步側牆刻蝕法改善PMOS器件性能的方法，其中，形成第二電晶體後還包括將第二次旋塗的光刻膠去除。綜上所述，本發明通過兩步側牆刻蝕法改善PMOS器件性能的方法通過在PMOS源漏區implant後加一步spacer蝕刻，使NMOS，PMOS在各自的源漏區implant前擁有不同的spacer尺寸，PMOS較大的spacer尺寸有助於改善PMOS的器件性能。而且加的一步 spacer蝕刻，使NMOS的spacer尺寸和原工藝一樣，在不影響NMOS和後續製程的同時改善 PMOS的器件性能。


通過閱讀參照以下附圖對非限制性實施例所作的詳細描述，本發明及其特徵、外形和優點將會變得更明顯。在全部附圖中相同的標記指示相同的部分。並未刻意按照比例繪製附圖，重點在於示出本發明的主旨。圖1是本發明通過兩步側牆刻蝕法改善PMOS器件性能的方法的刻蝕形成柵極側牆後的示意圖2是本發明通過兩步側牆刻蝕法改善PMOS器件性能的方法進行第一離子注入後的示意圖3是本發明通過兩步側牆刻蝕法改善PMOS器件性能的方法對柵極側牆進行刻蝕後的示意圖4是本發明通過兩步側牆刻蝕法改善PMOS器件性能的方法進行第二離子注入後的示意圖5是本發明通過兩步側牆刻蝕法改善PMOS器件性能的方法最終完成後的示意圖。
具體實施例方式下面結合附圖對本發明的具體實施方式
作進一步的說明
一種通過兩步側牆刻蝕法改善PMOS器件性能的方法，在一矽基板10上形成至少一第一電晶體區域、至少一第二電晶體區域，在第一電晶體區域上形成有第一柵極201，在第二電晶體區域上形成有第二柵極202，其中，包括以下工藝步驟
在矽基板10上澱積一層側壁層，使側壁層將第一電晶體區域、第二電晶體區域及第一柵極201、第二柵極202全部覆蓋；
圖1是本發明通過兩步側牆刻蝕法改善PMOS器件性能的方法的刻蝕形成柵極側牆後的示意圖，請參見圖1，刻蝕去除部分側壁層，僅保留覆蓋在第一柵極201側壁及第二柵極 202側壁的部分側壁層作第一柵極側牆301和第一柵極側牆302 ；
在矽基板10上旋塗光刻膠，將第一電晶體區域、第二電晶體區域及第一柵極201、第二柵極202全部覆蓋；
將進行光刻，去除覆蓋在第一電晶體區域的光刻膠，第二電晶體區域仍然被覆蓋； 圖2是本發明通過兩步側牆刻蝕法改善PMOS器件性能的方法進行第一離子注入後的示意圖，請參見圖2，對第一電晶體區域進行第一離子注入，形成第一電晶體101 ； 本發明中的第一電晶體101可以為PMOS管，則第一離子為B離子。進一步的，形成第一電晶體101後還包括將第一次旋塗的光刻膠去除。圖3是本發明通過兩步側牆刻蝕法改善PMOS器件性能的方法對柵極側牆進行刻蝕後的示意圖，請參見圖3，對第一柵極201側壁的第一柵極側牆301，對第二柵極202側壁的第一柵極側牆302進行刻蝕，以使第一柵極側牆301以及第一柵極側牆302的厚度變薄，進而使得在後續的離子注入工藝中，第一電晶體101與第二電晶體102的離子注入寬度不同；
再次旋塗光刻膠，將第一電晶體區域、第二電晶體區域及第一柵極201、第二柵極202 全部覆蓋；
再次進行光刻，去除覆蓋在第二電晶體區域的光刻膠；
圖4是本發明通過兩步側牆刻蝕法改善PMOS器件性能的方法進行第二離子注入後的示意圖，請參見圖4，對第二電晶體區域進行第二離子注入，形成第二電晶體102 ； 本發明中的第二電晶體102可以為NMOS管，第二離子主要為P離子。進一步的，圖5是本發明通過兩步側牆刻蝕法改善PMOS器件性能的方法最終完成後的示意圖，請參見圖5，形成第二電晶體102後還包括將第二次旋塗的光刻膠去除。綜上所述，由於採用了上述技術方案，本發明通過兩步側牆刻蝕法改善PMOS器件性能的方法通過在PMOS源漏區implant後加一步spacer蝕刻，使NMOS，PMOS在各自的源漏區implant前擁有不同的spacer尺寸，PMOS較大的spacer尺寸有助於改善PMOS 的器件性能。而且加的一步spacer蝕刻，使NMOS的spacer尺寸和原工藝一樣，在不影響 NMOS和後續製程的同時改善PMOS的器件性能。本領域技術人員應該理解，本領域技術人員結合現有技術以及上述實施例可以實現所述變化例，在此不予贅述。這樣的變化例並不影響本發明的實質內容，在此不予贅述。以上對本發明的較佳實施例進行了描述。需要理解的是，本發明並不局限於上述特定實施方式，其中未盡詳細描述的設備和結構應該理解為用本領域中的普通方式予以實施；任何熟悉本領域的技術人員，在不脫離本發明技術方案範圍情況下，都可利用上述揭示的方法和技術內容對本發明技術方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例，這並不影響本發明的實質內容。因此，凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬於本發明技術方案保護的範圍內。
權利要求
1.一種通過兩步側牆刻蝕法改善PMOS器件性能的方法，在一矽基板上形成至少一第一電晶體區域、至少一第二電晶體區域，在第一電晶體區域上形成有第一柵極，在第二電晶體區域上形成有第二柵極，其特徵在於，包括以下工藝步驟在矽基板上澱積一層側壁層，使側壁層將第一電晶體區域、第二電晶體區域及第一柵極、第二柵極全部覆蓋；刻蝕去除部分側壁層，僅保留覆蓋在第一柵極側壁及第二柵極側壁的部分側壁層作第一柵極側牆和第二柵極側牆；在矽基板上旋塗光刻膠，將第一電晶體區域、第二電晶體區域及第一柵極、第二柵極全部覆蓋；將進行光刻，去除覆蓋在第一電晶體區域的光刻膠； 對第一電晶體區域進行第一離子注入，形成第一電晶體；對第一柵極側壁的第一柵極側牆，對第二柵極側壁的第二柵極側牆進行刻蝕，以使第一柵極側牆以及第二柵極側牆的厚度變薄；再次旋塗光刻膠，將第一電晶體區域、第二電晶體區域及第一柵極、第二柵極全部覆蓋；再次進行光刻，去除覆蓋在第二電晶體區域的光刻膠； 對第二電晶體區域進行第二離子注入，形成第二電晶體。
2.根據權利要求1所述的通過兩步側牆刻蝕法改善PMOS器件性能的方法，其特徵在於，第一電晶體為PMOS管，第二電晶體為NMOS管。
3.根據權利要求1所述的通過兩步側牆刻蝕法改善PMOS器件性能的方法，其特徵在於，第一離子為B離子，第二離子主要為P離子。
4.根據權利要求1所述的通過兩步側牆刻蝕法改善PMOS器件性能的方法，其特徵在於，形成第一電晶體後還包括將第一次旋塗的光刻膠去除。
5.根據權利要求1所述的通過兩步側牆刻蝕法改善PMOS器件性能的方法，其特徵在於，形成第二電晶體後還包括將第二次旋塗的光刻膠去除。
全文摘要
本發明通過兩步側牆刻蝕法改善PMOS器件的性能，通過在PMOS源漏區implant後加一步spacer蝕刻，使NMOS，PMOS在各自的源漏區implant前擁有不同的spacer尺寸，PMOS較大的spacer尺寸有助於改善PMOS的器件性能。而且加的一步spacer蝕刻，使NMOS的spacer尺寸和原工藝一樣，在不影響NMOS和後續製程的同時改善PMOS的器件性能。
文檔編號H01L21/8238GK102593056SQ20111023540
公開日2012年7月18日 申請日期2011年8月17日 優先權日2011年8月17日
發明者劉格致, 毛剛, 陳玉文, 黃曉櫓 申請人:上海華力微電子有限公司