在半導體結構中形成導熱區的方法以及由此獲得的結構的製作方法

2023-05-11 14:50:56

專利名稱：在半導體結構中形成導熱區的方法以及由此獲得的結構的製作方法
在半導體結構中形成導熱區的方法以及由此獲得的結構相關申請的交叉引用本申請涉及2009 年 12 月 10 提交的題為「HEAT CONDUCTION FORCHIP STACKS AND 3-D CIRCUITS」的美國臨時專利申請序列號No. 61/285, 325 (代理人檔案號 SE-2741-TD)並且以引用方式併入本文。本申請還涉及2009年12月15日提交的題為 "SEEDED DIAMOND FILMMETHOD/DIAMOND DAMASCENE METHOD」 的美國臨時專利申請序列號 No. 61Λ86，440(代理人檔案號SE-2706-IP)和2009年12月30日提交的題為「TRENCH ISOLATION USING DIAMOND REFILL」的美國臨時專利申請序列號No. 61Λ91，165 (代理人檔 案號SE-2717-TD)，均以引用方式併入本文。本申請由此要求美國臨時專利申請序列號分別 為 No. 61/286, 440 和 No. 61/291, 165 的優先權。附圖簡述理解到附圖僅描述示範性實施例並且因此不應被認為是對保護範圍的限定，將利 用附圖以附加特徵和細節描述示範性實施例，其中

圖1是可用來實現本發明的一個或多個實施例的示範性電子系統的框圖；圖2是可根據本發明的一個實施例製備的半導體結構的處理中的第一側視、剖視 圖；圖3是可根據本發明的一個實施例製備的半導體結構的處理中的第二側視、剖視 圖；圖4是可根據本發明的一個實施例製備的半導體結構的處理中的第三側視、剖視 圖；圖5是可根據本發明的一個實施例製備的半導體結構的處理中的第四側視、剖視 圖；圖6是可根據本發明的一個實施例製備的半導體結構的處理中的第五側視、剖視 圖；圖7是可用來製備圖2-圖6所示半導體結構的處理的流程圖；圖8是可根據本發明的第二實施例製備的半導體結構的處理中的側視、剖視圖；圖9是可用來製備圖8所示半導體結構的處理的流程圖；圖10是可根據本發明的第三實施例製備的半導體結構的處理中的側視、剖視圖；圖11是可根據本發明的第四實施例製備的半導體結構的處理中的第一側視、剖 視圖；圖12是可根據本發明的第四實施例製備的半導體結構的處理中的第二側視、剖 視圖；圖13是可根據本發明的第五個實施例製備的半導體結構的處理中的第一側視、 剖視圖；圖14是可根據本發明的第五實施例製備的半導體結構的處理中的第二側視、剖 視圖；圖15是可根據本發明的第五實施例製備的半導體結構的處理中的第三側視、剖視圖；圖16是可根據本發明的第五實施例製備的半導體結構的處理中的第四側視、剖 視圖；圖17是可根據本發明的第六實施例製備的半導體結構的處理中的側視、剖視圖；圖18是可根據本發明的第七實施例製備的半導體結構的處理中的側視、剖視圖； 以及圖19是可根據本發明的第八實施例製備的半導體結構的處理中的側視、剖視圖。根據一般實踐應用，所述的各種部件並未按比例描繪而是描繪來強調與示範性實 施例有關的特定部件。發明詳述在以下具體描述中，對附圖進行參考，附圖構成了說明書的一部分並且藉助例證 特定示例性實施例示出。然而，應當理解可以利用其他實施例並且可以做出邏輯、機械和電 氣變化。而且，在附圖和說明書中呈現的方法不應被看成對順序的限定，可以以此順序執行 單獨的動作。因此，下面的具體描述不應被看成是一種限制。採用各種封裝和互聯技術來提高半導體器件的電路密度。例如，多晶片組件(MCM) 是包括多集成電路(IC)、半導體裸片或晶片或封裝在單個基板上的離散電路元件的半導體 結構。層疊晶片封裝是一種以垂直排列層疊多個半導體晶片或部分(例如，裸片或晶片)來 提供具有最小使用空間的高密度電路封裝的製備技術。在高密度電路封裝如MCM和層疊晶 片封裝中採用的示範性互聯技術包括形成基板通孔(TSV)、可控坍塌晶片連接(CCCC或C4)寸。提高電路密度的結果是也增加了電路所生成的熱。這種熱量增加會弓I起電路故障 和/或使其電氣性能惡化。例如，在高密度封裝中的電路裝置層中採用的材料的熱擴散的 不同係數會引起層分離並且使得裝置發生故障。而且，某些裝置(例如，匹配裝置、高功率 輸出裝置等)的電氣性能會降低並且如果高密度封裝中的附加電路所生成的熱量增加，則 裝置會發生故障。本發明的實施例提供了在半導體結構中形成導熱區的方法以及由此獲得的結構。 導熱區提供導熱路徑以從半導體器件表面排出熱量，這提高了所涉及的半導體結構的熱耗 散性能。因此，半導體結構的提高的熱消散可以補償在高密度封裝例如像MCM和層疊晶片 封裝中的附加電路所生成的增加的熱量。圖1是可用來實現本發明的一個或多個實施例的示範性電子系統100的框圖。在 一個實施例中，電子系統100包括電源102、處理器104、存儲器106/和一個或多個其他半 導體器件108。例如，電源102可以是直流(DC)電源、功率轉換器、功率管理系統、電池電 源系統等。處理器104例如可以是微處理器、微控制器、嵌入式處理器、數位訊號處理器、模 擬信號處理器、數據處理器、光數據處理器或以上的組合。存儲器106例如可以是靜態隨機 存取存儲器(SRAM)、動態RAM(DRAM)、只讀存儲器(ROM)、可編程ROM(PROM)、閃速存儲器等。 其他半導體器件108例如可以是一個或多個集成電路(IC)、單個電子電路、電子電路元件、 或包括以上組合的一個或多個電子系統或子系統。無論如何，電源102經由對應的電氣導 線116、118和114為處理器104、存儲器106和其他半導體器件108提供工作電力。處理器 104經由對應的數據通信總線110、112耦合到存儲器106和其他半導體器件108從而在兩者之間提供數據通信。在一個實施例中，電源102、處理器104和存儲器106中的每一個都包括對應的多 個半導體器件103、105和107。半導體器件103、105、107和108中的每一個都包括根據本 發明的至少一個實施例製備的一個或多個IC、單個電子電路、和/或電子電路元件(例如， 電晶體、電阻器、電容器)，如下具體所述。圖2-圖6是可根據本發明的一個實施例製備的半導體結構200的處理中的相關 的側視、剖視圖。圖7是可用來製備圖2-圖6所示半導體結構200的處理700的流程圖。參考圖2和圖7，所示的處理流程的第一步(70 使用適當方法在半導體晶片或基 板如半導體基板204上形成(例如沉積)導熱層，如導熱層202。例如，在一個實施例中，半 導體基板204可以是外延生長到厚度大約為5000埃到10000埃的矽材料。導熱層202可 以是厚度從1微米到5微米(例如大約1. 5微米)的金剛石薄膜。例如使用化學氣相沉積 (CVD)處理，如熱絲CVD (HFCVD)或等離子增強CVD(PECVD)，可以把用於導熱層202的材料 (例如，金剛石)沉積到半導體基板204上(例如，以從700°C到1000°C的溫度)。注意，盡 管在所示示範性實施例中採用金剛石材料來形成導熱層202，但是這種選擇僅僅是一種設 計約束，不應當被認為是對本發明的限制。例如，在其他實施例中，具有類似於或者比金剛 石的導熱率(例如大約20瓦/釐米開)高的增強的導熱率的多晶半導體材料(例如，碳化 矽)可用於導熱層202。接下來，採用適當的沉積方法(步驟704)，在導熱層202上沉積半導體層，如圖2 所示的半導體層206。例如，在一個實施例中，半導體層206可以是厚度大約為1200埃的矽 材料。在其他實施例中，只要所採用的半導體材料能經受在形成導熱層202的隨後處理期 間面臨的環境條件(例如，如果使用金剛石，則溫度大於700°C)，可以採用任何適當的半導 體材料(例如，藍寶石、砷化鎵、砷化鎵銦、鍺等)用於半導體層206。在圖2所示的示範性 實施例中，導熱層202和半導體層206例如形成了金剛石上矽(SOD)基板207。就這點而 言，半導體基板204可以被看成「犧牲」基板，可用來幫助形成SOD基板207並且隨後利用 例如化學機械平整(CMP)步驟去除。在有些實施例中，僅僅作為一種設計選擇(例如，為了 減少處理步驟的數量)，可以保留半導體基板204。參考圖3，採用適當的沉積方法(步驟706)，在半導體層206上形成並圖案化掩模 (如虛線所示)，如掩模層208。例如，在一個實施例中，掩模層208可以是光致抗蝕劑層，沉 積在半導體層206上並且圖案化從而在半導體層206的上表面定義一個或多個隔離區(例 如，溝槽、島、通孔)的輪廓。在其他實施例中，例如，掩模層208可以是沉積在半導體層206 上的熱生長氧化物材料(例如，二氧化矽)。在其他實施例中，掩模層208例如可以是包括 一個或多個光致抗蝕劑和/或上述氧化物材料的組合層。接下來，採用適當的蝕刻方法(步驟708)，蝕刻掩模層208的圖案區域以在半導體 層206的上表面上暴露預定圖案。例如，採用氧化物蝕刻，對掩模層208圖案化並且蝕刻從 而定義將要在隨後的處理步驟中形成的一個或多個隔離區的預定布局(例如，溝槽、島、通 孔)。參考圖4，採用適當的蝕刻方法(步驟710)，對半導體層206上的暴露區域隨後 向下蝕刻到底層導熱層202的表面以形成一個或多個隔離區(例如，溝槽)，如第一隔離區 210和第二隔離區212。例如，可以採用各向同性等離子蝕刻以及隨後的反應性離子蝕刻形
7成第一隔離區210和第二隔離區212。注意，如果使用無機材料(例如，光致抗蝕劑為有機 材料)形成掩模層208，則在蝕刻步驟(710)之後剩餘的掩模材料可以保留在半導體層206 上或者在隨後的處理流程中去除。參考圖5，採用適當的沉積方法(步驟712)，可以在隔離區210、212中生長用於 導熱層202的材料以形成一個或多個導熱區，如第一導熱區214和第二導熱區216。例如， 在一個實施例中，可以採用金剛石再填充處理在每個隔離區210、212中選擇性地生長多晶 (例如金剛石)薄膜。更準確地說，在導熱層202上表面的晶體(例如，金剛石)材料的納米大小或微米 大小的晶體提供了晶核形成點以有助於隔離區210、212中的晶體生長。例如採用適當的沉 積處理，如HFCVD,PECVD或HF甲烷分解，在從700°C到1000°C (例如大約700°C )多晶(例 如金剛石)材料從晶核形成點向外生長並且用來填充並由此形成第一導熱區214和第二導 熱區216。注意，用來形成第一和第二導熱區214、216的多晶(例如金剛石)材料是自對準 的，這意味著導熱層202表面上的晶核形成點起到限制多晶材料到第一和第二隔離區210、 212的生長的作用。然而，如圖5所示，通過虛假晶核形成可以在掩模層208的上表面上形 成小的任意數量的晶體區209。然而，可以利用隨後的拋光和蝕刻(例如平整化)步驟去除 區域209中的晶體材料。無論如何，在第一和第二導熱區214、216中生長的導熱層202和 導熱晶體材料形成導熱區218，可以消散在SOD基板207上形成的半導體器件如圖6所示的 半導體器件220所生成的熱量。例如，半導體器件220可以是IC、模擬或數字電路、或者在 隨後的製備處理流程中形成的一個或多個電路元件(例如，電晶體、電阻器等)。採用適當的拋光和/或平整化方法(步驟712)，可以處理半導體結構200的上表 面準備用於額外的製備處理。例如，在一個實施例中，可採用CMP或蝕刻方法來平滑和平整 化SOD基板207的上表面，使得在隨後的處理流程中可以在SOD基板207上形成半導體器 件 220。注意，如果採用上述處理700利用上述溝槽隔離和金剛石再填充處理形成一個或 多個導熱區，則圖2-圖6所示的實施例可以被看成是「器件前溝槽」(例如，電晶體、電阻器 等)或者「器件後溝槽」製備過程。然而，無論如何，這些處理中任何一個都可以容易集成 到製備半導體器件的整個過程，只要在執行任何晶片處理之前執行可能受到所涉及的金剛 石生長條件(例如，大於700°C的溫度)的損害的這些處理即可。然而，這種溝槽隔離和金 剛石再填充處理的實際結合點可以稍後出現在器件製備過程中，因為針對金剛石薄膜生長 或後段製程(BEOL)處理如用來形成金屬、觸點、通孔等處理改進了技術現狀。例如，實現低 於700°C的金剛石沉積溫度，或者採用較高溫度BEOL金屬(例如，難熔金屬)將增強在未來 半導體器件製備處理流程中的集成靈活性。圖8是可根據本發明的第二實施例製備的半導體結構800的處理中的側視、剖視 圖。圖9是可用來製備圖8所示半導體結構800的處理900的流程圖。參考圖8和圖9， 所示的處理流程的第一步(902)採用適當的方法在開始基板如基板804上形成(例如，沉 積)絕緣體層，如絕緣體層802。例如，在一個實施例中，可以利用原矽酸四乙酯(TEOS)的 PECVD在大約400°C可以在基板804上沉積二氧化矽層802。二氧化矽層802厚度可以大約 為650埃。接下來，採用適當的圖像化和蝕刻(例如，光刻)方法(步驟904)來在絕緣層802中定義和形成一個或多個隔離區(例如，溝槽、島、通孔)，如第一隔離區806和第二隔離區 808。例如，可以根據上述用來形成圖4中的隔離區210、212的處理700的步驟形成第一和 第二隔離區806、808。然而，在圖8所示的實施例中，由絕緣層802的厚度確定第一和第二 隔離區806、808的深度。接下來，採用適當的塗覆方法(步驟906)，向半導體結構800的上表面施加熱導 體(例如，金剛石)材料的薄塗層。例如，在一個實施例中，把含有單個(例如金剛石)晶 體的懸液或漿液施加到半導體結構800的上表面以及第一和第二隔離區806、808的暴露表 面(底部和側壁)。懸液包含溶劑載體中的單個微米或納米大小(例如金剛石)的晶體。 採用適當的清潔方法(步驟908)，隨後清潔半導體結構800的上表面以去除之前施加的晶 體(例如金剛石)材料。然而，採用的清潔方法在第一和第二隔離區806、808的底面和側 壁面上留下了單個晶體層805、807。層805、807中的單個晶體起到「種子晶體」或晶核形成 點的作用以有利於在第一和第二隔離區806、808中的晶體生長。隨後採用適當的沉積方法(步驟910)來選擇性地在第一和第二隔離區806、808 中生長導熱多晶(例如金剛石)薄膜。例如，採用適當的沉積處理，如HFCVD、PECVD或HF 甲烷分解，在從700°C到1000°C的溫度下(例如，大約700°C)，多晶(例如，金剛石)材料 從晶核形成點向外生長並用來填充第一隔離區806和第二隔離區808。注意，用來填充第一 和第二隔離區806、808的多晶(例如金剛石)材料是自對準的，這意味著第一和第二隔離 區806、808的底面和側壁面上的晶核形成點起到限制多晶(例如金剛石)材料向第一和第 二隔離區806、808生長的作用。接下來，採用適當的拋光或蝕刻方法(912)，第一和第二隔 離區806、808中的每一個例如都可以形成金剛石波形花紋。可以採用形成金剛石波形花紋 的處理在半導體器件中產生單個金剛石「島」，可用來形成一個或多個熱管道、基於金剛石 的半導體器件、互聯線等。無論如何，注意，在每個隔離區806、808中形成的導熱(例如金 剛石)薄膜或波形花紋產生從半導體結構800的上表面到基板804的導熱通道，通過絕緣 體(例如，二氧化矽)層802在水平方向被隔離。例如，這種金剛石薄膜或波形花紋結構可 以用來形成散熱片。圖10是可根據本發明的第三實施例製備的半導體結構1000的處理中的側視、剖 視圖。實質上，除了附加步驟(以下所述)之外，在形成半導體結構800的以上處理900中 採用的步驟也可以用來形成圖10所示的半導體結構1000。然而，在圖10所示的實施例中， 在開始基板1004上形成第一隔離層1002，在第一隔離層1002上形成第二隔離層1006。例 如，在一個實施例中，第一隔離層1002為氮化物(例如，氮化矽)材料，第二隔離層1006為 氧化物(例如，二氧化矽)材料。在其他實施例中，第一和第二隔離層1002、1006可以由相 同材料製成。在該實施例中，形成圖8中的隔離區806、808所採用的圖案化和蝕刻方法(步 驟904)也可以用來形成圖10中的隔離區1008、1010。然而，在圖10所示的實施例中，可以 在隔離區1008、1010中仍然有(例如氮化矽)材料剩餘時終止蝕刻步驟。無論如何，注意， 在每個隔離區1008、1010中形成的導熱晶體(例如，金剛石)產生到半導體結構1000的上 表面的導熱路徑。然而，在每個隔離區1008、1010中的導熱多晶薄膜在垂直和水平方向上 通過第一和第二隔離層1002、1006與開始基板1004隔離開。如果金剛石材料暴露到大於700°C的溫度中，則金剛石材料會灼燒。因此，如果在 「器件前溝槽」製備過程中採用金剛石(或者具有類似燃燒特性的材料)，則可能會引起集成問題，限制了採用700°C或更高溫度的隨後製備過程中某些材料和處理環境的使用。本發明的實施例提供了保護半導體結構中的導熱區的方法以及由此獲得的結構。 具體地說，圖11和圖12是可根據本發明的第四實施例製備的半導體結構1100的處理中的 有關的側視、剖視圖。實質上，在圖11所示的實施例中，採用適當的隔離材料(例如，氮化 矽)作為「帽層」來保護在隨後的半導體製備過程，如採用氧化物材料形成和/或沉積絕緣 體層的過程期間導熱區中晶體(例如，金剛石)材料的集成。「帽層」的隔離材料形成氧對 所涉及的導熱區中的晶體(例如金剛石)的氧化和/或擴散的有效阻擋層。參考圖11，注意，作為起始點，可以採用上述的處理700或900的步驟形成包括導 熱區1108的半導體結構。例如，在圖11所示的實施例中，在基板1104上形成導熱晶體(例 如，金剛石)層1102，在晶體層1102上形成半導體(例如，矽)層1106。對半導體層1106 進行圖案化並蝕刻從而形成導熱區1108，在導熱區1108中選擇性地生長附加的晶體(例 如，金剛石)材料。隨後在導熱區1108的上表面和半導體層1106的部分形成保護層1110 或「帽層」。例如，在一個實施例中，通過使得二氯矽烷與氨在大約800°C進行反應可以在導 熱區1108的上表面上沉積氮化物(例如，氮化矽)材料層。氮化物材料對於保護層1110 來說是優選的，因為氮化物是不受氧氣影響並且不含氧的材料，氧會移動到導熱區1108中 的晶體(例如金剛石)材料中。而且，氮化物材料可以阻止碳從基於金剛石的導熱區1108 擴散到半導體層1106。圖11所示的尺寸屯和屯表示重疊間隔量，保護層1110提供重疊間隔來覆蓋半導 體層1106的表面。典型地，重疊尺寸Clpd2的值可以相等。然而，針對重疊尺寸屯和屯選 擇的值應當足夠大從而使得導熱區1108中晶體材料的氧化可能性最小化。例如，在隨後的 形成氧化物(例如，場效氧化物、溝槽氧化物、離子注入掩模氧化物、柵極氧化物、電容器氧 化物等)的製備步驟期間保護層1110與半導體層1106之間界面的侵蝕會造成導熱區1108 中晶體材料的氧化。由於在半導體器件中的這種界面的侵蝕會形成的結構通稱為「鳥嘴效 應」形成。在圖12所示的實施例中，保護層或「帽層」由兩層保護材料組成，可用來保護在導 熱區1108中晶體(例如，金剛石)材料的集成。合成保護層包括沉積(例如，在大約400°C 下採用TEOS的PECVD)在導熱區1108的上表面上的第一絕緣體(例如，二氧化矽)材料層 1110。例如，第一層1110厚度可以大約為650埃。合成保護層還包括不受氧的影響的、沉 積(例如，通過CVD)在第一層1110上的第二材料(例如，氮化矽)層1112。此外，重疊尺 寸C^d2的值可以相等。然而，針對重疊尺寸Cl1和d2選擇的值應當足夠大從而使得導熱區 1108中晶體材料的氧化可能性最小化。而且，針對第一層1110採用的材料(例如，二氧化 矽)應當是富矽從而使得第一層1110中的含氧量最小化並且避免第一層1110中的氧與導 熱區1108中的晶體材料發生反應。在不同實施例中，圖11所示的合成保護層可以包括沉積在導熱區1108的上表面 上的第一絕緣體(例如，二氧化矽)材料層1110以及沉積在第一層1110上的第二半導體 (例如，多晶矽)材料層1112。然而，在該實施例中，在第二層1112中採用的多晶矽材料沒 有氮化物材料理想，因為多晶矽是導電材料。因此，多晶矽第二層1112可以形成所示的矽 「器件島」 1106之間的潛在電壓擊穿路徑。而且，類似於圖11所示的其他實施例，如上所述， 針對重疊尺寸Cl1和d2選擇的值必須足夠大從而使得導熱區1108中晶體材料的氧化可能性最小化。在採用再填充處理在具有導熱晶體材料(例如，金剛石)的隔離區(例如，溝槽) 中形成導熱區的半導體製備過程中，例如圖2-圖6所示的實施例，如果隔離區的側壁面不 夠光滑，則導熱晶體材料可以在這些面上形成晶核形成點。隔離區的側壁面上的這些晶核 形成點阻止而不是有助於用來形成導熱區的晶體生長處理。本發明的實施例在隔離區的側 壁面上提供了 「襯層」或間隔物材料層。「襯層」使得隔離區的側壁面上的晶體晶核形成點 的形成最小化。具體地說，圖13-圖16是可根據本發明的第五個實施例製備的半導體結構1300 的處理中的有關的側視、剖視圖。實質上，對於所示實施例來說，可以根據上述用來形成圖 2-圖6中的半導體結構200的示範性處理700來製備半導體結構1300。然而，在圖13-圖 16所示的實施例中，用來在隔離區的側壁面上形成「襯層」的處理可以在例如採用蝕刻步驟 形成隔離區(例如，溝槽)之後開始。例如，參考圖13，半導體結構13包括在半導體(例如，矽)晶片或基板1304上的 導熱(例如，金剛石)層1302、導熱層1302上的半導體(例如，矽)層1306以及半導體層 1306上的掩模層1310。對掩模層1306圖案化並且向下蝕刻到導熱層1302的表面以形成 隔離區1308。在所示實施例中，導熱層1302和半導體層1306形成SOD基板1307。此刻，例如採用絕緣體(例如，氧化矽)材料在隔離區1308的側壁面上形成第一 間隔物層1312(例如，「襯層」)。例如，可以採用適當的間隔物蝕刻方法來形成第一間隔物層 1312並且還確保在導熱層1302的上表面上的晶體(例如，金剛石)材料在隔離區1308中 保持暴露。在有些實施例中，可以例如採用氮化物材料、多晶矽材料或由氧化物、氮化物和 /或多晶矽材料組成的合成物形成第一間隔物層1312。無論如何，選擇第一間隔物層1312 的厚度以確保在隨後的步驟中形成的多晶矽「帽層」不在半導體層1306的(例如，矽)器 件「島」或部分之間形成電氣短路。也可以採用相同的間隔物蝕刻方法在第一間隔物層1312上形成第二間隔物層， 如圖14所示的第二間隔物層1314。例如，可以採用半導體(例如，多晶矽)材料形成第二 間隔物層1314。此外，形成第二間隔物層1314的間隔物蝕刻方法應當確保在導熱層1302 的上表面上的晶體(例如，金剛石)材料在隔離區1308中保持暴露。注意，如果採用氧化 物材料用於第一間隔物層1312，則第一間隔物層1312可以形成到具有隔離區1308中採用 的晶體(例如，金剛石)材料的界面的氧化路徑。因此，第二間隔物層1314在第一間隔物 層1312與隔離區1308中採用的晶體材料之間形成有效的氧化阻擋層從而形成導熱區，如 圖15所示的導熱區1316。同樣地，形成第一和第二間隔物層1312、1314所採用的間隔物蝕 刻方法確保不在隔離區1308的側壁上形成晶核形成點。參考圖16，採用適當的沉積方法在導熱區1316上形成半導體(例如，多晶矽)「帽 層」 1318。隨後可以採用例如CMP方法對半導體結構的上表面進行平整化。因此，如圖16 所示，導熱區1316被包圍並且由此被針對第二間隔物層1314和帽層1318所採用的半導體 (例如，多晶矽)材料所隔離開。圖17是可根據本發明的第六實施例製備的半導體結構1700的處理中的側視、剖 視圖。參考圖17，半導體結構1700包括半導體(例如，矽)晶片或基板1704上的第一導 熱(例如，金剛石)層1702以及第一導熱層1702上的第二導熱(例如，氮化物)層1705。
11在一個實施例中，第一導熱層1702的厚度大約為1. 5微米，第二導熱層1705的厚度大約為 1200 埃。半導體結構1700還包括第二導熱層1705上的第一絕緣(例如，氧化物)層1708 以及第一絕緣層1708上的半導體(例如，矽)器件層1706。半導體結構1700還包括第二 半導體器件層1706和導熱(例如，金剛石)區1712的側壁上的第二絕緣(例如，氧化物) 層1710。在一個實施例中，第一絕緣層1708和第二絕緣層1710中的每一個的厚度大約為 650埃。在圖17所示的實施例中，採用針對待形成的導熱多晶(例如，金剛石)材料形成晶 核形成點的施加的「種子」晶體層形成導熱區1712。注意，導熱區1712通過第一和第二絕 緣層1708、1710在水平和垂直方向與半導體器件層1706相分離。圖18是可根據本發明的第七實施例製備的半導體結構1800的處理中的側視、剖 視圖。參考圖18，半導體結構1800包括半導體(例如，矽)晶片或基板1804上的第一導 熱(例如，金剛石)層1802以及第一導熱層1802上的第二導熱(例如，氮化物)層1805。 在一個實施例中，第一導熱層1802的厚度大約為1. 5微米，第二導熱層1805的厚度大約為 1200 埃。半導體結構1800還包括第二導熱層1805上的第一絕緣(例如，氧化物)層1808、 第一絕緣層1808上的半導體(例如，矽)器件層1806以及半導體器件層1806和導熱(例 如，金剛石)區1812的側壁上的第二絕緣(例如，氧化物)層1810。在一個實施例中，第一 絕緣層1808和第二絕緣層1810中的每一個的厚度大約為650埃。注意，導熱區1812通過 第一和第二絕緣層1808、1810在水平和垂直方向與半導體器件層1806相分離。還注意，採 用導熱層1802的表面上的晶體作為針對在導熱區1812中待生長的導熱多晶(例如，金剛 石)材料形成晶核形成點的「種子」晶體來形成導熱區1812。圖19是可根據本發明的第八實施例製備的半導體結構1900的處理中的側視、剖 視圖。參考圖19，半導體結構1900包括半導體(例如，矽)晶片或基板1904上的第一絕緣 層1902以及半導體晶片或基板1904和導熱區1908的側壁上的第二絕緣(例如，氧化物) 層1906。在一個實施例中，第一絕緣層1902和第二絕緣層1906每一個的厚度大約為650埃。在圖19所示的實施例中，採用針對待形成的導熱多晶(例如，金剛石)材料形成 晶核形成點的施加的「種子」晶體層來形成導熱區1912。還注意，導熱區1912通過第一和 第二絕緣層1902、1906在水平和垂直方向與半導體器件層1904相分離。然而，在所示實施 例中，導熱區1912直接形成在半導體晶片或基板1904上而在兩者之間沒有插入導熱(例 如，氮化物)層。在本文討論和權利要求中，針對一個位於另一個「上面」的兩個材料使用的術語 「上面」表示材料之間的至少一些接觸，而「之上」表示材料接近，但是可能有一個或多個附 加的插入材料，使得可能相接觸，但不是必須的。「上面」或「之上」暗示這裡所使用的任何 方向。術語「共形」描述了塗層材料，其中共形材料保留底層材料的夾角。術語「大約」指示 可能稍微變化的所列舉的值，只要變化不會引起所示出實施例處理或結構的不一致即可。根據與傳統平面或晶片或基板的工作表面平行的平面限定在本申請中使用的相 關位置的術語，而不管晶片或基板的方位。在本申請中使用的術語「水平」或「橫向」被定 義為平行於傳統平面或晶片或基板的工作表面的平面，而不管晶片或基板的方位。術語「垂直」是指垂直於水平的方向。術語如「上面」、「側面」(如「側壁」)、「較高」、「較低」、「之上」、 「上方」和「下方」針對處於晶片或基板頂面的傳統平面或工作表面來限定，而不管晶片或基 板的方位。 儘管本文示出和描述了特定實施例，但是本領域技術人員將會理解，計算來實現 相同目的的任何布置都可以替代所示的特定實施例。因此，意在表明本發明僅由所附權利 要求及其等同物來限定。
權利要求
1.一種半導體結構的製備方法，包括 在導熱層上形成半導體層；在導熱層上形成隔離區；以及 在隔離區中形成導熱區。
2.如權利要求1所述的方法，進一步包括在半導體晶片或基板上形成導熱層。
3.如權利要求1所述的方法，其中形成導熱區包括在隔離區中執行沉積和生長導熱半 導體晶體材料中的至少一個步驟。
4.如權利要求1所述的方法，其中形成導熱區包括在隔離區中執行沉積和生長金剛石 薄膜中的至少一個步驟。
5.如權利要求1所述的方法，其中在導熱層上形成半導體層包括形成金剛石上矽 (SOD)基板。
6.如權利要求1所述的方法，其中形成隔離區包括在半導體層中形成溝槽。
7.如權利要求1所述的方法，其中形成隔離區進一步包括在隔離區的側壁上形成第一 隔1 層。
8.如權利要求1所述的方法，進一步包括在導熱區上形成第二隔離層。
9.如權利要求1所述的方法，進一步包括在導熱區上形成半導體器件。
10.如權利要求1所述的方法，其中形成隔離區包括 在半導體層上形成掩模；圖案化掩模； 蝕刻掩模；以及 蝕刻半導體層。
11.一種半導體結構的製備方法，包括 形成半導體層；在半導體層上形成絕緣層； 在絕緣層中形成隔離區；以及 在隔離區中生長導熱晶體材料。
12.如權利要求11所述的方法，進一步包括在半導體層和絕緣層之間形成隔離層。
13.如權利要求11所述的方法，進一步包括 在半導體層和絕緣層之間形成隔離層；在絕緣層上形成第二半導體層； 在第二半導體層上形成第二絕緣層；以及 在隔離區的側壁上形成第三絕緣層。
14.一種半導體結構的製備方法，包括在半導體晶片或基板上沉積第一導熱晶體材料層； 在第一導熱晶體材料層上沉積半導體材料層； 在半導體材料層上沉積掩模材料層； 在掩模材料層上形成圖案； 蝕刻掩模材料層上的圖案；根據圖案蝕刻半導體材料層並且由此形成隔離區；以及在隔離區中沉積第二導熱晶體材料層。
15.如權利要求14所述的方法，其中沉積第一導熱晶體材料層包括沉積金剛石材料層。
16.如權利要求14所述的方法，其中沉積掩模材料層包括形成氧化物材料層。
17.如權利要求14所述的方法，其中沉積掩模材料層包括形成硬掩模。
18.如權利要求14所述的方法，其中形成隔離區包括蝕刻溝槽。
19.如權利要求14所述的方法，其中沉積第二導熱晶體材料層包括沉積第二金剛石材料層。
20.一種半導體結構的製備方法，包括 沉積氧化物層；在氧化物層上形成圖案；蝕刻氧化物層上的圖案並且由此形成隔離區；在氧化物層表面和隔離區表面施加晶種塗層；清潔氧化物層表面；以及在隔離區表面上從晶種塗層生長導熱多晶薄膜。
21.如權利要求20所述的方法，其中沉積氧化物層包括在矽基板上沉積二氧化矽材料層。
22.如權利要求20所述的方法，其中施加包括在溝槽的至少一個底面上形成多個金剛 石晶體晶核形成點。
23.如權利要求20所述的方法，其中生長包括形成金剛石薄膜和金剛石波形花紋中的 至少一個。
24.如權利要求20所述的方法，其中半導體結構包括半導體器件。
25.如權利要求20所述的方法，進一步包括 在隔離區的側壁面上形成第一間隔物層；以及 在導熱多晶薄膜上形成第二間隔物層。
26.一種半導體結構，包括 第一導熱層上的半導體層； 第一導熱層上的隔離區；以及隔離區中的第二導熱層，其中第二導熱層與第一導熱層和半導體層中的至少一個熱耦I=I ο
27.如權利要求沈所述的半導體結構，其中半導體層包括矽材料層。
28.如權利要求沈所述的半導體結構，其中第一導熱層和第二導熱層中的每一個都包 括導熱半導體多晶材料層。
29.如權利要求沈所述的半導體結構，其中第一導熱層和第二導熱層中的每一個都包 括金剛石材料層。
30.如權利要求沈所述的半導體結構，其中隔離區中的第二導熱層包括導熱區。
31.如權利要求沈所述的半導體結構，其中隔離區進一步包括在隔離區側壁面上的第 一間隔物層。
32.如權利要求沈所述的半導體結構，其中隔離區進一步包括隔離區的側壁面上的第一間隔物層以及第一間隔物層上的第二間隔物層。
33.如權利要求沈所述的半導體結構，進一步包括第二導熱層上的隔離層。
34.一種電子系統，包括 電源單元；處理器單元；以及存儲器單元，其中電源單元、處理器單元、存儲器單元和其他半導體器件單元中的至少 一個包括至少一個半導體結構，所述至少一個半導體結構包括 第一導熱層上的半導體層； 第一導熱層上的隔離區；以及 隔離區中的第二導熱層。
35.如權利要求34所述的電子系統，其中半導體結構包括集成電路、多晶片組件(MCM) 和層疊晶片封裝中至少一個中的半導體器件。
36.如權利要求34所述的電子系統，其中半導體結構包括電晶體、電容器和電阻器中 的至少一個。
37.如權利要求34所述的電子系統，其中半導體層包括矽材料層，第一導熱層和第二 導熱層包括導熱多晶半導體材料層。
全文摘要
公開了一種電子系統、一種半導體結構的製備方法以及一種或多種半導體結構。例如，公開了一種半導體結構的製備方法，包括在導熱層上形成半導體層，在導熱層上形成隔離區以及在隔離區中形成導熱區。
文檔編號H01L25/00GK102129966SQ20101060174
公開日2011年7月20日 申請日期2010年12月15日 優先權日2009年12月15日
發明者M·D·丘奇, R·C·傑羅姆, S·J·高爾 申請人:英特賽爾美國股份有限公司