形成焊墊再分布的方法
2023-05-12 10:02:01 2
專利名稱：形成焊墊再分布的方法
技術領域：
本發明涉及半導體技術領域，尤其涉及為了晶片封裝方便形成焊墊再分布的方法。
背景技術：
現有技術中，進行晶片封裝時，需要將晶片頂層的焊墊與引線框架上對應的焊墊或者引線對接，這樣可以通過引線框架將晶片與外部電路連接。其中，引線框架一般為標準模式，進行封裝的晶片的焊墊位置與引線框架上的焊墊或者引線位置並不對應，因此需要對晶片頂層的焊墊進行再分布，使焊墊可以與引線框架上的焊墊或者引線電連接。
圖Ia 圖Ie為現有技術的對晶片頂層焊墊進行再分布的方法的剖面結構示意圖。
參考圖la，提供半導體晶片10，該半導體晶片10的底層為器件結構層11，頂層為焊墊層12，該焊墊層12包括介質層121以及位於介質層121中的焊墊122，該焊墊122的材料為銅。參考圖lb，在所述焊墊層12上形成介質層13。參考圖lc，利用光刻、刻蝕工藝在所述介質層13形成通孔131。參考圖ld，利用物理氣相沉積鋁層，填充所述通孔，並且覆蓋介質層13的表面；通孔內的金屬鋁作為接觸焊墊141，光刻、刻蝕介質層13表面的金屬鋁，形成再分布連線142，該再分布連線14以及通孔內的金屬鋁141將焊墊122再分布，使焊墊122可以通過再分布連線142以及接觸焊墊141可以與引線框架上的焊墊或者引線電連接。參考圖le，形成鈍化層15，覆蓋所述再分布連線142以及接觸焊墊141，同時也覆蓋介質層13暴露出的表面，該鈍化層15起到保護再分布連線142以及接觸焊墊141的作用。 之後，可以在鈍化層15上開口，以暴露出需要與引線框架上的焊墊或者引線的位置。
現有技術中，在形成再分布連線和接觸焊墊時，再分布連線和接觸焊墊的表面非常不規則；而且，在形成再分布連線和接觸焊墊時，會形成空隙，空隙的存在會導致電遷移問題，此不規則的表面會加劇電遷移問題，影響器件的壽命。
圖加為現有技術的焊墊再分布後進行的第一種模式失效時間測試的結構示意圖，失效時間測試的時間為370個小時，在通孔內填充導電材料時不可避免的形成的空隙 16位於接觸焊墊141內。圖2b為現有技術的焊墊再分布後進行的第二種模式失效時間測試的結構示意圖，失效時間測試的時間為164個小時，在通孔內填充導電材料時不可避免的形成的空隙17位於再分布連線的右上方。這兩種模式下，隨著電子的移動(沿圖中箭頭所表示的方向)，空隙16、17會向周圍擴大，隨著時間延長，空隙會阻塞在再分布連線142與接觸焊墊141的通路上，從而導致電路不能流通，晶片失效不可用。發明內容
本發明解決的問題是現有技術的形成焊墊再分布的方法，再分布連線比接觸焊墊高出很多，形狀不規則，會加劇電遷移問題，從而影響器件的壽命。
為解決上述問題，本發明提供一種形成焊墊再分布的方法，包括
提供半導體晶片，所述半導體晶片頂層為焊墊層，所述焊墊層包括第一介質層以及位於所述第一介質層中的焊墊；
形成第二介質層，覆蓋所述焊墊層；
在所述第二介質層中形成接觸焊墊，所述接觸焊墊位於所述焊墊上；
在所述第二介質層和所述接觸焊墊的表面形成再分布連線，與所述接觸焊墊連接，再分布所述焊墊。
可選的，還包括形成鈍化層，覆蓋所述再分布連線以及所述第二介質層暴露出的部分。
可選的，所述在所述第二介質層中形成接觸焊墊包括
在所述第二介質層的表面形成圖形化的光刻膠，定義出接觸焊墊的圖形；
以所述圖形化的光刻膠為掩膜，刻蝕所述第二介質層，形成通孔；
在通孔內填充導電材料形成接觸焊墊；
去除圖形化的光刻膠。
可選的，所述在通孔內填充導電材料形成接觸焊墊包括
形成導電層，覆蓋所述第二介質層並填滿所述通孔；
在所述導電層上形成圖形化的光刻膠，覆蓋所述通孔對應的所述導電層的位置；
以所述圖形化的光刻膠為掩膜，刻蝕去除第二介質層表面的導電材料，形成接觸焊墊；
去除所述圖形化的光刻膠。
可選的，所述接觸焊墊的材料為鋁。
可選的，在所述第二介質層和所述接觸焊墊的表面形成再分布連線包括
形成導電層，覆蓋所述第二介質層和所述接觸焊墊；
圖形化所述導電層，在所述第二介質層和所述接觸焊墊的表面形成再分布連線。
可選的，所述再分布連線的材料為鋁。
可選的，所述焊墊的材料為銅或鋁。
與現有技術相比，本發明具有以下優點
本發明的形成焊墊再分布的方法，在第二介質層中形成接觸焊墊後，再在所述第二介質層和所述接觸焊墊的表面形成再分布連線，因此再分布連線在接觸焊墊上方的部分高出其他部分或者與其他部分相平(在本發明具體實施例中，在接觸焊墊上方的部分高出其他部分)，這樣的形狀與現有技術相比，可以減少空隙導致的電遷移問題，延長晶片的使用壽命。
圖Ia 圖Ie為現有技術的對晶片頂層焊墊進行再分布的方法的剖面結構示意圖加為現有技術的焊墊再分布後進行的第一種模式失效時間測試的結構示意圖2b為現有技術的焊墊再分布後進行的第二種模式失效時間測試的結構示意圖3是本發明具體實施方式
的形成焊墊再分布的方法的流程圖如 圖4i是本發明具體實施例的形成焊墊再分布的方法的剖面結構示意圖fe為利用本發明的方法焊墊再分布後的第一種模式的失效時間測試結構示意圖恥為利用本發明的方法焊墊再分布後的第二種模式的失效時間測試結構示意圖。
具體實施方式
現有技術中，由於在同一鋁沉積工藝中需要形成接觸焊墊和再分布連線的鋁層， 導致通孔的開口拐角處的鋁層的厚度較薄，即所述接觸焊墊和介質層上的再分布連線相接的部分鋁層的厚度較薄，在該位置附近出現空隙會很容易導致電遷移問題。
本發明具體實施方式
的本發明的形成焊墊再分布的方法，在第二介質層中形成接觸焊墊後，再在所述第二介質層和所述接觸焊墊的表面形成再分布連線，因此再分布連線在接觸焊墊上方的部分高出其他部分或者與其他部分相平(在本發明具體實施例中，在接觸焊墊上方的部分高出其他部分)，即增加了接觸焊墊和再分布連線相接的部分的金屬厚度，這樣的形狀與現有技術相比，可以減少空隙導致的電遷移問題，延長晶片的使用壽命。
為了使本領域的技術人員可以更好的理解本發明，下面結合附圖詳細說明本發明的具體實施方式
。
圖3是本發明具體實施方式
的形成焊墊再分布的方法的流程圖；參圖3，本發明具體實施方式
的形成焊墊再分布的方法包括
步驟S21，提供半導體晶片，所述半導體晶片頂層為焊墊層，所述焊墊層包括第一介質層以及位於所述第一介質層中的焊墊；
步驟S22，形成第二介質層，覆蓋所述焊墊層；
步驟S23，在所述第二介質層中形成接觸焊墊，所述接觸焊墊位於所述焊墊上；
步驟S24，在所述第二介質層和所述接觸焊墊的表面形成再分布連線，與所述接觸焊墊連接，再分布所述焊墊。
圖如 圖4i是本發明具體實施例的形成焊墊再分布的方法的剖面結構示意圖， 為了使本領域技術人員可以更好的理解本發明具體實施方式
的形成焊墊再分布的方法，下面結合具體實施例並結合參考圖3和圖如 圖4i詳細說明本發明具體實施方式
的形成焊墊再分布的方法。
結合參考圖3和圖4a，執行步驟S21，提供半導體晶片30，所述半導體晶片30頂層為焊墊層32，所述焊墊層32包括第一介質層321以及位於所述第一介質層321中的焊墊322。本發明中，半導體晶片30底層為器件層31，在本發明具體實施例中，器件層31包括半導體襯底，以及位於半導體襯底上的器件結構，其中，所述半導體襯底的材料可以為單晶或非晶結構的矽或矽鍺；也可以是絕緣體上矽(SOI)；或者還可以包括其它的材料，例如砷化鎵等III- V族化合物。半導體襯底上的器件結構可以為半導體技術領域中的各種器件結構，例如可以為存儲器結構。在本發明具體實施例中，第一介質層321的材料為二氧化矽，在其他實施例中，第一介質層321的材料可以為本領域技術人員公知的其他材料，例如氟化玻璃、碳氧化矽等。第一介質層321中的焊墊322的材料為銅，在其他實施例中，焊墊322的材料也可以為鋁或鎢。
結合參考圖3和圖4b，執行步驟S22，形成第二介質層33，覆蓋所述焊墊層32。本發明具體實施例中，第二介質層33的材料為二氧化矽，利用化學氣相沉積在焊墊層32的表面沉積二氧化矽形成第二介質層33，也就是說，在第一介質層321和焊墊322組成的表面形成第二介質層33。在本發明其他實施例中，第二介質層33的材料本領域技術人員公知的其他材料，例如氟化玻璃。可以利用化學氣相沉積形成其他材料的第二介質層33。
結合參考圖3和圖4g，執行步驟S23，在所述第二介質層33中形成接觸焊墊35，所述接觸焊墊35位於所述焊墊322上。本發明具體實施方式
中，所述在所述第二介質層33 中形成接觸焊墊35包括參考圖如，在所述第二介質層33的表面形成圖形化的光刻膠，定義出接觸焊墊35的圖形；以所述圖形化的光刻膠為掩膜，刻蝕所述第二介質層33，形成通孔34，之後灰化去除圖形化的光刻膠；參考圖4g，在通孔內填充導電材料形成接觸焊墊35。 在本發明具體實施例中，具體為
參考圖如，在所述第二介質層33的表面形成圖形化的光刻膠，定義出接觸焊墊35 的圖形具體為利用旋塗光刻膠法，在第二介質層33的表面形成一定厚度的光刻膠，然後， 利用曝光、顯影工藝圖形化所述光刻膠，形成圖形化的光刻膠，定義出接觸焊墊35的圖形。 以圖形化的光刻膠為掩膜，利用幹法刻蝕，例如等離子體幹法刻蝕刻蝕第二介質層33，形成通孔34，該通孔34的位置在所述焊墊322上，這樣在之後的工藝中，在其內填充導電材料形成接觸焊墊時，接觸焊墊可以與焊墊322接觸導電。之後，灰化去除圖形化的光刻膠。
本發明具體實施例中，所述在通孔34內填充導電材料形成接觸焊墊35包括參考圖4d，形成導電層35'，覆蓋所述第二介質層33並填滿所述通孔；參考圖4e，在所述導電層35'上形成圖形化的光刻膠36，覆蓋所述通孔對應的導電層的部分；參考圖4f，以所述圖形化的光刻膠36為掩膜，刻蝕去除第二介質層33表面的導電材料，形成接觸焊墊35，該接觸焊墊35位於所述焊墊322上，之後，參考圖4g，去除圖形化的光刻膠。在本發明具體實施例中，導電層35'的材料為鋁，利用物理氣相沉積方法，在第二介質層33表面以及通孔 34內形成導電材料，並且，導電材料填滿通孔34，在本發明其他實施例中，導電層35'的材料也可以為本領域技術人員公知的其他導電材料，例如銅。之後，利用旋塗光刻膠法，在導電層35'的表面形成一定厚度的光刻膠，然後，利用曝光、顯影工藝圖形化所述光刻膠，形成圖形化的光刻膠36，覆蓋通孔34上的導電層，也就是在通孔34上的導電層上的光刻膠被保留，其餘的光刻膠被顯影去除。之後，可以利用圖形化的光刻膠36為掩膜，利用刻蝕去除第二介質層33表面的導電材料，形成接觸焊墊35，該接觸焊墊35位於所述焊墊322上。 由於導電層的材料為鋁，因此本發明具體實施例中，接觸焊墊35的材料為鋁。之後，利用灰化方法去除圖形化的光刻膠36。
本發明中，接觸焊墊的表面與第二介質層的表面相平，或者高於第二介質層的表面，在該具體實施例中，接觸焊墊的表面高於第二介質層的表面。
結合參考圖3和圖4h，執行步驟S24，在所述第二介質層33和所述接觸焊墊35的表面形成再分布連線37，與所述接觸焊墊35連接，再分布所述焊墊322。本發明具體實施方式
中，在所述第二介質層33和所述接觸焊墊35的表面形成再分布連線37包括形成導電層，覆蓋所述第二介質層33和所述接觸焊墊35 ；圖形化所述導電層，在所述第二介質層 33和所述接觸焊墊35的表面形成再分布連線37。在本發明具體實施例中，導電層的材料6為鋁，形成導電層的方法為物理氣相沉積；形成導電層後，在導電層的表面形成一定厚度的光刻膠，然後，利用曝光、顯影工藝圖形化所述光刻膠，形成圖形化的光刻膠；接著，以該圖形化的光刻膠為掩膜，刻蝕導電層，形成圖形化的導電層，即形成再分布連線37，該再分布連線與接觸焊墊35連接，因此可以將焊墊322再分布。在本發明具體實施例中，導電層的材料為鋁，因此再分布連線的材料為鋁。在本發明其他具體實施例中，導電層的材料也可以為其他導電材料，因此再分布連線的材料也可以為其他導電材料，例如銅。
本發明中，由於接觸焊墊的表面與第二介質層的表面相平，或者高於第二介質層的表面，這樣，再分布連線在接觸焊墊上的部分與其他部分相平或者高於其他部分，在該具體實施例中，高於其他部分。
執行完以上的步驟S21 SM之後，即完成了半導體晶片30上的焊墊322的再分布，也就是說，焊墊322通過接觸焊墊35和再分布連線37可以與引線框架上的焊墊或者引線電連接。而且，本發明中，先沉積一層導電層，填充通孔並覆蓋第二介質層表面，之後去除第二介質層表面的導電層，剩餘通孔內的導電材料作為接觸焊墊，然後在接觸焊墊和第二介質層的表面形成再分布連線，這樣形成的再分布連線在接觸焊墊上的部分高於其他部分或者與其他部分相平，與現有技術相比可以減少空隙導致的電遷移問題，從而可以提高半導體晶片的使用壽命。
在本發明的其他實施例中，在形成再分布連線後，可以執行步驟S25，參考圖4i， 形成鈍化層40，覆蓋所述再分布連線以及所述第二介質層33暴露的表面，以保護再分布連線，之後，可以在鈍化層40上形成開口 41，所述開口 41的位置與焊墊需要再分布的位置相應，也就是說，需要與半導體晶片30封裝的引線框架上的焊墊的位置相應。本發明具體實施例中，所述鈍化層40為多層結構，包括正矽酸乙酯(TEOS)層和氮化矽層。
圖fe為利用本發明的方法焊墊再分布後的第一種模式的失效時間測試結構示意圖；圖恥為利用本發明的方法焊墊再分布後的第二種模式的失效時間測試結構示意圖；由於接觸焊墊35高出第二介質層，相應的接觸焊墊35上方的再分布連線37的相應部分也高出其他部分的再分布連線，這樣再進行失效時間測試時，不論是位於再分布連線37右上方的空隙還是位於接觸焊墊35的空隙，與現有技術相比，在失效時間測試時，隨著電子的移動(圖中箭頭所指方向)，空隙42、43向周圍長大時，均不容易堵塞電流的通路，因此可以減少電遷移現象，延長器件的使用壽命。
本發明雖然已以較佳實施例公開如上，但其並不是用來限定本發明，任何本領域技術人員在不脫離本發明的精神和範圍內，都可以利用上述揭示的方法和技術內容對本發明技術方案做出可能的變動和修改，因此，凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所作的任何簡單修改、等同變化及修飾，均屬於本發明技術方案的保護範圍。
權利要求
1.一種形成焊墊再分布的方法，其特徵在於，包括提供半導體晶片，所述半導體晶片頂層為焊墊層，所述焊墊層包括第一介質層以及位於所述第一介質層中的焊墊；形成第二介質層，覆蓋所述焊墊層；在所述第二介質層中形成接觸焊墊，所述接觸焊墊位於所述焊墊上； 在所述第二介質層和所述接觸焊墊的表面形成再分布連線，與所述接觸焊墊連接，再分布所述焊墊。
2.如權利要求1所述的形成焊墊再分布的方法，其特徵在於，還包括形成鈍化層，覆蓋所述再分布連線以及所述第二介質層暴露出的部分。
3.如權利要求1所述的形成焊墊再分布的方法，其特徵在於，所述接觸焊墊的表面高出所述第二介質層的表面。
4.如權利要求1所述的形成焊墊再分布的方法，其特徵在於，所述在所述第二介質層中形成接觸焊墊包括在所述第二介質層的表面形成圖形化的光刻膠，定義出接觸焊墊的圖形； 以所述圖形化的光刻膠為掩膜，刻蝕所述第二介質層，形成通孔； 在通孔內填充導電材料形成接觸焊墊； 去除圖形化的光刻膠。
5.如權利要求4所述的形成焊墊再分布的方法，其特徵在於，所述在通孔內填充導電材料形成接觸焊墊包括形成導電層，覆蓋所述第二介質層並填滿所述通孔；在所述導電層上形成圖形化的光刻膠，覆蓋所述通孔對應的所述導電層的位置； 以所述圖形化的光刻膠為掩膜，刻蝕去除第二介質層表面的導電材料，形成接觸焊墊；去除所述圖形化的光刻膠。
6.如權利要求1 5任一項所述的形成焊墊再分布的方法，其特徵在於，所述接觸焊墊的材料為鋁。
7.如權利要求1所述的形成焊墊再分布的方法，其特徵在於，在所述第二介質層和所述接觸焊墊的表面形成再分布連線包括形成導電層，覆蓋所述第二介質層和所述接觸焊墊；圖形化所述導電層，在所述第二介質層和所述接觸焊墊的表面形成再分布連線。
8.如權利要求1或7所述的形成焊墊再分布的方法，其特徵在於，所述再分布連線的材料為鋁。
9.如權利要求1所述的形成焊墊再分布的方法，其特徵在於，所述焊墊的材料為銅或ο
10.如權利要求2所述的形成焊墊再分布的方法，其特徵在於，還包括在所述鈍化層中形成開口，所述開口的位置與所述焊墊再分布的位置相應。
全文摘要
一種形成焊墊再分布的方法，包括提供半導體晶片，所述半導體晶片頂層為焊墊層，所述焊墊層包括第一介質層以及位於所述第一介質層中的焊墊；形成第二介質層，覆蓋所述焊墊層；在所述第二介質層中形成接觸焊墊，所述接觸焊墊位於所述焊墊上；在所述第二介質層和所述接觸焊墊的表面形成再分布連線，與所述接觸焊墊連接，再分布所述焊墊。本發明可以減少晶片的電遷移問題，延長晶片的使用壽命。
文檔編號H01L21/60GK102543776SQ20101059491
公開日2012年7月4日 申請日期2010年12月17日 優先權日2010年12月17日
發明者甘正浩 申請人:中芯國際集成電路製造(上海)有限公司