信號衰減器的製造方法
2023-05-12 09:18:46
信號衰減器的製造方法
【專利摘要】本發明提供了一種信號衰減器，該信號衰減器包括：第一PIN二極體晶片、第二PIN二級管晶片，第一PIN二級管晶片與第二PIN二級管晶片反向串接，其中，反向串接為兩個二級管極性相同的極相連，第一PIN二級管中的二級管與第二PIN二級管中的二級管反向串接構成用於傳輸差分信號的兩路信號傳輸路徑；在兩路信號傳輸路徑的反向串接接口處連接有同一電壓控制裝置，其中，電壓控制裝置通過改變兩路信號傳輸路徑上二級管的電阻控制差分信號的衰減，通過本發明，解決了相關技術中無法對差分信號直接進行衰減，以及衰減範圍小的問題，進而達到了不僅簡化衰減網絡的設計，可以直接對差分信號進行衰減處理，靈活控制衰減量，以及降低成本的效果。
【專利說明】信號衰減器
【技術領域】
[0001]本發明涉及通信領域，具體而言，涉及一種信號衰減器。
【背景技術】
[0002]衰減器是一種應用於通信設備中的元件，用作信號功率的衰減，從而對通信設備輸出功率起到控制和調節的作用。如果發射端與用戶接收端距離較遠就需要發射端具有較大的發射功率，反之需要通過功率衰減降低發射功率以防接收終端因輸入功率過強而燒毀通信設備。為了靈活得控制射頻信號的輸出功率，一個可變衰減器是絕對必要的。
[0003]許多通訊設備總都會使用不同的數模轉換器(Digital-Analog Converter)和不同射頻放大電路，通過引入衰減器實現對射頻鏈路的增益控制。在相關技術中，衰減器基本都是一路輸入，一路輸出，即:單端式衰減器。在射頻調製設備中有許多數模轉換器(Digital-Analog Converter)輸出的是差分信號，數模轉換器輸出的差分信號被送往射頻放大電路進行放大，而許多放大器都是差分式射頻放大器，射頻放大器的輸入輸出都是差分信號，但相關技術中並沒有對差分信號進行處理的衰減器。圖1為典型PIN 二極體電阻與正向電流的關係圖，圖2為相關技術中二級管衰減器示意圖；如圖1、2所示，可以看到通過二極體的電流越大，則二極體的電阻就越小，最終趨於穩定，即在相關技術中單端式衰減器不僅無法對差分信號進行衰減，而且隨著PIN 二極體的電流的增加，PIN 二極體的電阻會趨於穩定，因而衰減範圍較小。
[0004]因此，在相關技術中存在無法對差分信號直接進行衰減，以及衰減範圍小的問題。
【發明內容】
[0005]本發明提供了一種信號衰減器，以至少解決相關技術中無法對差分信號直接進行衰減，以及衰減範圍小的問題。
[0006]根據本發明的一個方面，提供了一種信號衰減器，包括:第一 PIN 二極體晶片、第二 PIN 二級管晶片，所述第一 PIN 二級管晶片與所述第二 PIN 二級管晶片反向串接，其中，反向串接為兩個二級管極性相同的極相連，所述第一 PIN 二級管中的二級管與所述第二PIN 二級管中的二級管反向串接構成用於傳輸差分信號的兩路信號傳輸路徑；在所述兩路信號傳輸路徑的反向串接接口處連接有同一電壓控制裝置，其中，所述電壓控制裝置通過改變所述兩路信號傳輸路徑上二級管的電阻控制所述差分信號的衰減。
[0007]優選地，該信號衰減器還包括:在所述兩路信號傳輸路徑的反向串接接口處還連接有用於阻止射頻信號通過的扼流圈。
[0008]優選地，所述電壓控制裝置包括:中央處理器CPU，用於輸出數字電壓控制信號；數模轉換器，用於將所述CPU輸出的所述數字電壓控制信號轉換為模擬電壓信號；軌到軌放大器，用於對轉換後的所述模擬電壓信號進行放大。
[0009]優選地，在所述第一 PIN 二級管晶片、所述第二 PIN 二級管晶片中所包括的二級管均為四個的情況下，所述第一 PIN 二級管晶片包括第一二級管、第二二級管、第三二級管和第四二級管，其中，所述第一二級管的P極引出引腳5，所述第一二級管的N極與所述第二二級管的N相連，所述第二二級管的P極與所述第三二級管的P極相連，所述第三二級管的N極與所述第四二級管的N極相連引出引腳4 ;所述第二 PIN 二級管晶片包括第五二級管、第六二級管、第七二級管和第八二級管，其中，所述第五二級管的P極引出引腳4，所述第五二級管的N極與所述第六二級管的N相連，所述第六二級管的P極與所述第七二級管的P極相連，所述第七二級管的N極與所述第八二級管的N極相連引出引腳5 ;所述差分信號依次經過所述第一 PIN 二級管晶片的引腳1、引腳5、第二 PIN 二級管晶片的引腳4、引腳3構成所述差分信號的一條路徑，所述差分信號依次經過所述第一 PIN 二級管晶片的引腳3、引腳
4、所述第二 PIN 二級管晶片的引腳5、引腳I構成所述差分信號的另一條路徑。
[0010]優選地，在所述第一 PIN 二級管晶片的引腳1、引腳3處連接有第一偏流電阻，和/或，在所述第二 PIN 二級管晶片的引腳3、引腳I處連接有第二偏流電阻。
[0011]優選地，在所述第一 PIN 二級管晶片的引腳2處連接有第一偏壓電阻，和/或，在所述第二 PIN 二級管晶片的引腳2處連接有第二偏壓電阻。
[0012]優選地，在所述第一 PIN 二級管晶片、所述第二 PIN 二級管晶片中所包括的二級管均為兩個的情況下，所述第一 PIN 二級管晶片包括第一二級管和第四二級管，其中，所述第一二級管的P極引出引腳5，所述第一二級管的N極引出引腳1，所述第四二級管的P極引出引腳4，所述第四二級管的N極引出引腳3 ;所述第二 PIN 二級管晶片包括第五二級管和第八二級管，其中，所述第五二級管的P極引出引腳4，所述第五二級管的N極引出引腳3，所述第八二級管的P極引出引腳5，所述第八二級管的N極相連引出引腳I ;所述差分信號依次經過所述第一 PIN 二級管晶片的引腳1、引腳5、第二 PIN 二級管晶片的引腳4、引腳3構成所述差分信號的一條路徑，所述差分信號依次經過所述第一 PIN 二級管晶片的引腳3、引腳4、第二 PIN 二級管晶片的引腳5、引腳I構成所述差分信號的另一條路徑。
[0013]優選地，在所述第一 PIN 二級管晶片的引腳1、引腳3處連接有第三偏流電阻，和/或，在所述第二 PIN 二級管晶片的引腳3、引腳I處連接有第四偏流電阻。
[0014]優選地，所述第一 PIN 二級管晶片所包括的二級管的材料來自同一晶片，電氣特性相同；和/或，所述第二 PIN 二級管晶片所包括的二級管的材料來自同一晶片，電氣特性相同。
[0015]優選地，該信號衰減器，還包括:一個或多個第三PIN 二級管晶片，其中，所述一個或多個第三PIN 二級管晶片以所述第二 PIN 二級管晶片連接於所述第一 PIN 二級管晶片的連接方式串接於所述第二 PIN 二級管晶片。
[0016]通過本發明，採用一種信號衰減器，包括:第一PIN二極體晶片、第二PIN二級管晶片，所述第一 PIN 二級管晶片與所述第二 PIN 二級管晶片反向串接，其中，反向串接為兩個二級管極性相同的極相連，所述第一 PIN 二級管中的二級管與所述第二 PIN 二級管中的二級管反向串接構成用於傳輸差分信號的兩路信號傳輸路徑；在所述兩路信號傳輸路徑的反向串接接口處連接有同一電壓控制裝置，其中，所述電壓控制裝置通過改變所述兩路信號傳輸路徑上二級管的電阻控制所述差分信號的衰減，解決了相關技術中無法對差分信號直接進行衰減，以及衰減範圍小的問題，進而達到了不僅簡化衰減網絡的設計，可以直接對差分信號進行衰減處理，靈活控制衰減量，以及降低成本的效果。【專利附圖】
【附圖說明】
[0017]此處所說明的附圖用來提供對本發明的進一步理解，構成本申請的一部分，本發明的示意性實施例及其說明用於解釋本發明，並不構成對本發明的不當限定。在附圖中:
[0018]圖1為典型PIN 二極體電阻與正向電流的關係圖；
[0019]圖2為相關技術中二級管衰減器示意圖；
[0020]圖3是根據本發明實施例的信號衰減器的結構示意圖；
[0021]圖4是根據本發明實施例的信號衰減器的整體示意圖；
[0022]圖5是根據本發明實施例的本發明實施例的信號衰減與控制電壓關係示意圖；
[0023]圖6是根據本發明實施例的一種通信設備的示意圖。
【具體實施方式】
[0024]下文中將參考附圖並結合實施例來詳細說明本發明。需要說明的是，在不衝突的情況下，本申請中的實施例及實施例中的特徵可以相互組合。
[0025]在本實施例中提供了一種信號衰減器，圖3是根據本發明實施例的信號衰減器的結構示意圖，如圖3所示，該信號衰減器包括第一 PIN 二級管晶片D1、第二 PIN 二級管晶片D2和電壓控制裝置DO，下面對該信號衰減器進行說明。
[0026]該第一 PIN二級管晶片與第二 PIN二級管晶片反向串接，其中，反向串接為兩個二級管極性相同的極相連，第一 PIN 二級管中的二級管與第二 PIN 二級管中的二級管反向串接構成用於傳輸差分信號的兩路信號傳輸路徑；在兩路信號傳輸路徑的反向串接接口處連接有同一電壓控制裝置，其中，該電壓控制裝置通過改變兩路信號傳輸路徑上二級管的電阻控制差分信號的衰減。
[0027]通過上述結構，將兩個PIN 二級管通過反向串接，在串接接口處連接同一電壓控制裝置，通過改變差分信號傳輸路徑上二級管的電阻來實現對差分信號的衰減，不僅直接對差分信號進行了衰減，而且設計簡單，可衰減幅度大。
[0028]較優地，該信號衰減器除包括圖1所示的所有結構外，還包括:在兩路信號傳輸路徑的反向串接接口處還連接有用於阻止射頻信號通過的扼流圈，需要說明的是，該扼流圈可以是鐵氧體磁珠電感，也可以是其它可以用來阻止射頻信號材料的電感，在此不進行
一一舉例說明。
[0029]較優地,該電壓控制裝置包括:中央處理器(Central Processing Unit,簡稱為CPU)，用於輸出數字電壓控制信號，其中，該CPU輸出的數字電壓控制信號可以依據具體的要求分別進行設置；數模轉換器，用於將CPU輸出的數字電壓控制信號轉換為模擬電壓信號；軌到軌放大器，用於對轉換後的模擬電壓信號進行放大。
[0030]需要說明的是，上述第一 PIN 二級管晶片、第二 PIN 二級管晶片所包括的二級管個數可以依據具體的需要分別進行設置，例如，可以將第一 PIN 二級管晶片、第二 PIN 二級管晶片所包括的二級管均設置為四個，在第一 PIN 二級管晶片、第二 PIN 二級管晶片中所包括的二級管均為四個的情況下，第一 PIN 二級管晶片包括第一二級管、第二二級管、第三二級管和第四二級管，其中，第一二級管的P極引出引腳5，第一二級管的N極與第二二級管的N相連，第二二級管的P極與第三二級管的P極相連，第三二級管的N極與第四二級管的N極相連引出引腳4;第二 PIN 二級管晶片包括第五二級管、第六二級管、第七二級管和第八二級管，其中，第五二級管的P極引出引腳4，第五二級管的N極與第六二級管的N相連，第六二級管的P極與第七二級管的P極相連，第七二級管的N極與第八二級管的N極相連引出引腳5 ;差分信號依次經過第一 PIN 二級管晶片的引腳1、引腳5、第二 PIN 二級管晶片的引腳4、引腳3構成差分信號的一條路徑，差分信號依次經過第一 PIN 二級管晶片的引腳3、引腳4、第二 PIN 二級管晶片的引腳5、引腳I構成差分信號的另一條路徑。
[0031]較優地，可以在第一 PIN 二級管晶片的引腳1、引腳3處連接有第一偏流電阻，和/或，在第二 PIN 二級管晶片的引腳3、引腳I處連接有第二偏流電阻。還可以在第一 PIN 二級管晶片的引腳2處連接有第一偏壓電阻，和/或，在第二 PIN 二級管晶片的引腳2處連接有第二偏壓電阻。
[0032]又例如，還可以為第一 PIN 二級管晶片、第二 PIN 二級管晶片所包括的二級管設置為兩個，在第一 PIN 二級管晶片、第二 PIN 二級管晶片中所包括的二級管均為兩個的情況下，第一 PIN 二級管晶片包括第一二級管和第四二級管，其中，第一二級管的P極引出引腳5，第一二級管的N極引出引腳1，第四二級管的P極引出引腳4，第四二級管的N極引出引腳3 ;第二 PIN 二級管晶片包括第五二級管和第八二級管，其中，第五二級管的P極引出引腳4，第五二級管的N極引出引腳3，第八二級管的P極引出引腳5，第八二級管的N極相連引出引腳I ;差分信號依次經過第一 PIN 二級管晶片的引腳1、引腳5、第二 PIN 二級管晶片的引腳4、引腳3構成差分信號的一條路徑，差分信號依次經過第一 PIN 二級管晶片的引腳
3、引腳4、第二 PIN 二級管晶片的引腳5、引腳I構成差分信號的另一條路徑。
[0033]較優地，可以在第一 PIN 二級管晶片的引腳1、引腳3處連接有第三偏流電阻，和/或，在第二 PIN 二級管晶片的引腳3、引腳I處連接有第四偏流電阻。
[0034]需要指出的是，上述各個引腳的數字編號僅僅用於敘述方便，並不用於對各個引腳進行限定，在更改數字編號的情況下，只要各個元件之間的連接關係不變，並且實現的功能相同均為本發明實施例所涉及的範圍。
[0035]為了使得對差分信號的兩路信號進行了一致的衰減，即衰減的程度儘可能地一樣，可以在選擇第一 PIN 二級管晶片、第二 PIN 二級管晶片中的二級管時，第一 PIN 二級管晶片所包括的二級管的材料來自同一晶片，電氣特性相同；第二 PIN 二級管晶片所包括的二級管的材料來自同一晶片，電氣特性相同。
[0036]另外，為了實現更大程度的衰減，該信號衰減器還可以包括一個或多個第三PIN二級管晶片，其中，該一個或多個第三PIN 二級管晶片以第二 PIN 二級管晶片連接於第一PIN 二級管晶片的連接方式串接於上述第二 PIN 二級管晶片。需要說明的是，串接的PIN 二級管晶片數量越多，對信號的保真可能存在一定的影響，因此，對選擇PIN 二級管晶片的數量需要合理把握。
[0037]在相關技術中，PIN 二極體有一項特性，即:它在射頻下的電阻，可由改變偏壓電流來加以變更。基於PIN 二級管的該特性，將PIN 二極體串在鏈路中，通過改變串聯的PIN二極體電阻值實現對信號的衰減。但直接將PIN 二級管串接在鏈路中，只能對單端信號進行衰減，無法對差分信號直接進行衰減，並且，隨著PIN 二極體的電流的增加，PIN 二極體的電阻會趨於穩定，現有方案只串聯了一個PIN 二極體，因此衰減範圍小。基於上述問題，在本實施例中提供了一種基於數字控制的差分式衰減器及其控制電路。
[0038]該基於數字控制的差分式衰減器包括如下處理:較佳地，該差分式衰減器應用於10MHZ-1000MHZ射頻信號，該差分式衰減器所涉及的電路包括:第一四PIN 二極體；第二四PIN 二極體；數模轉換器；CPU控制器；軌到軌放大器；
[0039]其中，衰減組包括第一四PIN 二極體，第二四PIN 二極體。輸入的兩路信號與第一四PIN 二極體相連，第一四PIN 二極體的兩個引腳與第二四PIN 二極體的兩個引腳相連。
[0040]第一四PIN 二極體；第二四PIN 二極體共用同一個偏置電壓，共用同一個控制電壓。兩個四PIN二極體分別設有電阻，用於給四PIN二極體內部的PIN二極體提供電流。兩個四PIN二極體分別設有鐵氧體磁珠電感用於阻止射頻信號通過並連接控制電壓。通過改變控制電壓，兩個四PIN 二極體內部PIN 二極體的通過電流得到改變，兩個四PIN 二極體內部的PIN 二極體的電阻發生改變，實現對輸入信號的可調衰減。
[0041]其中，數字控制電路組包括:CPU控制器；數模轉換器；軌到軌放大器。CPU控制器的輸出與數模轉換器的輸入相連；數模轉換器的輸出與軌到軌放大器的輸入相連，軌到軌放大器的輸出與衰減組相連。
[0042]PIN 二極體通常作為RF的可變衰減器，通過上述電路設計，把兩個四PIN 二極體，通過巧妙組合組成了一個差分式的衰減電路，可直接對差分信號進行衰減控制，結構設計巧妙，可衰減幅度大，平衡度好，極大地克服了相關技術中所存在的上述缺陷。
[0043]下面結合附圖對本發明優選實施方式進行說明。
[0044]圖4是根據本發明實施例的信號衰減器的整體示意圖，如圖4所示，本發明實施例提供一種數控差分式衰減器及其控制電路。該電路包括:第一四PIN二極體Dl ;第二四PIN二極體D2 ;數模轉換器D3 ；CPU控制器D5 ;軌到軌放大器D4 ；
[0045]第一四PIN 二極體Dl的I號腳與輸入信號的其中一路相連，第一四PIN 二極體Dl的3號腳與輸入信號的另外一路相連；第二四PIN 二極體D2的I號腳與輸出信號的其中一路相連，所述第二四PIN 二極體D2的3號腳與輸出信號的另外一路相連；所述第一四PIN 二極體Dl的5號腳與第二四PIN 二極體D2的4號腳相連；所述第一四PIN 二極體Dl的4號腳與第二四PIN 二極體D2的5號腳相連；所述第一四PIN 二極體Dl的1、3號腳與第二四PIN 二極體D2的1、3號腳分別設有電阻連接到地用做偏流電阻；所述第一四PIN 二極體Dl的2號腳與第二四PIN 二極體D2的2號腳分別設有電阻用與連接偏置電壓；所述第一四PIN 二極體Dl的4、5號腳與第二四PIN 二極體D2的4、5號腳分別設有扼流圈用與阻止射頻信號通過，並用於連接控制電壓。
[0046]CPU控制器D5的輸出腳與數模轉換器D3的輸入腳相連，所述數模轉換器D3的輸出腳與軌到軌放大器D4的輸入腳相連，所述軌到軌放大器D4的輸出腳輸出的電壓用於向第一四PIN 二極體Dl和第二四PIN 二極體D2提供控制電壓；
[0047]本發明實施例中的CPU控制器D5輸出可變的數字量給數模轉換器D3，數模轉換器D3輸出可變的電壓給軌到軌放大器D4，軌到軌放大器D4輸出可變的電壓給第一四PIN二極體Dl和第二四PIN 二極體D2，於是通過第一四PIN 二極體Dl中的PIN 二極體VDl、VD4以及第二四PIN 二極體D2中的VD5、VD8的電流發生變化，因此VD1、VD4、VD5、VD8的電阻發生變化，VDU VD5串聯在一路信號中，VD4、VD8串聯在另外一路信號中，進而實現對信號的衰減。
[0048]圖4中第一四PIN 二極體Dl中的PIN 二極體VDl與第二四PIN 二極體Dl中的PIN二極體VD5相連，且180°反相工作，第一四PIN 二極體Dl中的PIN 二極體VD4與第二四PIN 二極體Dl中的PIN 二極體VD8相連，且180°反相工作，有效地提高了衰減的最大值，由於串聯的兩個PIN 二極體180°反相工作使得偶數階的非線性產物得以抵消。通過上述設計，使得差分信號的衰減的範圍大大擴大，圖5是根據本發明實施例的本發明實施例的信號衰減與控制電壓關係示意圖。通過上述第一四PIN 二極體Dl與第二四PIN 二極體D2電路構思巧妙，構成的衰減網絡對稱從而大大簡化了偏壓網絡設計。
[0049]需要指出的是，本發明實施例中第一四PIN 二極體Dl的結四元組PIN 二極體由同一晶片挑選的、電氣特性密切匹配的毗連元件組成，第二四PIN 二極體Dl的π結四元組PIN 二極體由同一晶片挑選的、電氣特性密切匹配的毗連元件組成，因此對輸入的兩路差分信號會產生共同的作用，所以極大地保持了原有輸入信號的幅度關係與相位關係。
[0050]圖6是根據本發明實施例的一種通信設備的示意圖，如圖6所示，該通信設備除包括上述任一項所述的信號衰減器外，還包括:數模轉換器D6和射頻放大器D7。其中，衰減器及控制電路為前述實施例中的衰減器及控制電路，此處不再介紹。數模轉換器D6，用於做數位訊號到模擬信號的轉換，輸出信號為差分信號；射頻放大器D7，用於對輸入信號進行放大。通過調節衰減器的衰減量，使整個電路的增益發生變化。
[0051]通過上述實施例及優選實施方式，上述信號衰減器的電路構思巧妙，構成的衰減網絡對稱，大大簡化了偏壓網絡設計，極大地保持了原有信號的幅度關係與相位關係。不僅解決了信號鏈路因差分與單端之間的轉換帶來的插損問題，可以直接對差分信號進行調節，無需差分與單端之間的轉換，而且，可以靈活改變衰減量，做到了數字可控，還有效地降低了成本。
[0052]顯然，本領域的技術人員應該明白，上述的本發明的各模塊或各步驟可以用通用的計算裝置來實現，它們可以集中在單個的計算裝置上，或者分布在多個計算裝置所組成的網絡上，可選地，它們可以用計算裝置可執行的程序代碼來實現，從而，可以將它們存儲在存儲裝置中由計算裝置來執行，並且在某些情況下，可以以不同於此處的順序執行所示出或描述的步驟，或者將它們分別製作成各個集成電路模塊，或者將它們中的多個模塊或步驟製作成單個集成電路模塊來實現。這樣，本發明不限制於任何特定的硬體和軟體結合。
[0053]以上所述僅為本發明的優選實施例而已，並不用於限制本發明，對於本領域的技術人員來說，本發明可以有各種更改和變化。凡在本發明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發明的保護範圍之內。
【權利要求】
1.一種信號衰減器，其特徵在於，包括:第一 PIN 二極體晶片、第二 PIN 二級管晶片， 所述第一 PIN 二級管晶片與所述第二 PIN 二級管晶片反向串接，其中，反向串接為兩個二級管極性相同的極相連，所述第一 PIN 二級管中的二級管與所述第二 PIN 二級管中的二級管反向串接構成用於傳輸差分信號的兩路信號傳輸路徑； 在所述兩路信號傳輸路徑的反向串接接口處連接有同一電壓控制裝置，其中，所述電壓控制裝置通過改變所述兩路信號傳輸路徑上二級管的電阻控制所述差分信號的衰減。
2.根據權利要求1所述的信號衰減器，其特徵在於，還包括:在所述兩路信號傳輸路徑的反向串接接口處還連接有用於阻止射頻信號通過的扼流圈。
3.根據權利要求1所述的信號衰減器，其特徵在於，所述電壓控制裝置包括: 中央處理器CPU，用於輸出數字電壓控制信號； 數模轉換器，用於將所述CPU輸出的所述數字電壓控制信號轉換為模擬電壓信號； 軌到軌放大器，用於對轉換後的所述模擬電壓信號進行放大。
4.根據權利要求1所述的信號衰減器，其特徵在於，在所述第一PIN 二級管晶片、所述第二 PIN 二級管晶片中所包括的二級管均為四個的情況下， 所述第一 PIN 二級管晶片包括第一二級管、第二二級管、第三二級管和第四二級管，其中，所述第一二級管的P極引出引腳5，所述第一二級管的N極與所述第二二級管的N相連，所述第二二級管的P極與所述第三二級管的P極相連，所述第三二級管的N極與所述第四二級管的N極相連引出引腳4 ; 所述第二 PIN 二級管晶片包括第五二級管、第六二級管、第七二級管和第八二級管，其中，所述第五二級管的P極引出引腳4，所述第五二級管的N極與所述第六二級管的N相連，所述第六二級管的P極與所述第七二級管的P極相連，所述第七二級管的N極與所述第八二級管的N極相連引出引腳5 ； 所述差分信號依次經過所述第一 PIN 二級管晶片的引腳1、引腳5、第二 PIN 二級管晶片的引腳4、引腳3構成所述差分信號的一條路徑，所述差分信號依次經過所述第一 PIN 二級管晶片的引腳3、引腳4、所述第二 PIN 二級管晶片的引腳5、引腳I構成所述差分信號的另一條路徑。
5.根據權利要求4所述的信號衰減器，其特徵在於，在所述第一PIN二級管晶片的引腳1、引腳3處連接有第一偏流電阻，和/或，在所述第二 PIN 二級管晶片的引腳3、引腳I處連接有第二偏流電阻。
6.根據權利要求4所述的信號衰減器，其特徵在於，在所述第一PIN二級管晶片的引腳2處連接有第一偏壓電阻，和/或，在所述第二 PIN 二級管晶片的引腳2處連接有第二偏壓電阻。
7.根據權利要求1所述的信號衰減器，其特徵在於，在所述第一PIN 二級管晶片、所述第二 PIN 二級管晶片中所包括的二級管均為兩個的情況下， 所述第一 PIN 二級管晶片包括第一二級管和第四二級管，其中，所述第一二級管的P極引出引腳5，所述第一二級管的N極引出引腳1，所述第四二級管的P極引出引腳4，所述第四二級管的N極引出引腳3 ; 所述第二 PIN 二級管晶片包括第五二級管和第八二級管，其中，所述第五二級管的P極引出引腳4，所述第五二級管的N極引出引腳3，所述第八二級管的P極引出引腳5，所述第八二級管的N極相連引出引腳I ; 所述差分信號依次經過所述第一 PIN 二級管晶片的引腳1、引腳5、第二 PIN 二級管晶片的引腳4、引腳3構成所述差分信號的一條路徑，所述差分信號依次經過所述第一 PIN 二級管晶片的引腳3、引腳4、第二 PIN 二級管晶片的引腳5、引腳I構成所述差分信號的另一條路徑。
8.根據權利要求7所述的信號衰減器，其特徵在於，在所述第一PIN二級管晶片的引腳1、引腳3處連接有第三偏流電阻，和/或，在所述第二 PIN 二級管晶片的引腳3、引腳I處連接有第四偏流電阻。
9.根據權利要求1至8中任一項所述的信號衰減器，其特徵在於，所述第一PIN 二級管晶片所包括的二級管的材料來自同一晶片，電氣特性相同；和/或，所述第二 PIN 二級管晶片所包括的二級管的材料來自同一晶片，電氣特性相同。
10.根據權利要求1至8中任一項所述的信號衰減器，其特徵在於，還包括:一個或多個第三PIN 二級管晶片，其中，所述一個或多個第三PIN 二級管晶片以所述第二 PIN 二級管晶片連接於所述第一 PIN 二級管晶片的連接方式串接於所述第二 PIN 二級管晶片。
【文檔編號】H03H11/24GK103840792SQ201310354244
【公開日】2014年6月4日 申請日期:2013年8月14日 優先權日:2013年8月14日
【發明者】魏永彬, 劉智超, 劉波, 張剛 申請人:北京數碼視訊科技股份有限公司