一種工業神經網絡控制器的製作方法
2023-04-23 20:10:21 2
本實用新型涉及工業控制領域，具體公開了一種工業神經網絡控制器。
背景技術：
工業控制器通常用於石油、化工、冶金、輕工、發電等工業生產過程中的自動控制中，在工業生產設備中佔有極其重要的地位。隨著工業和現代科學技術的發展，生產工藝變得日益複雜。由於工業被控對象本身所固有的慣性、時間滯後特性及其動力學特性的內部不確定性和外部環境擾動的不確定性，使很多過程控制問題複雜化。人們對工業過程總體性能，如控制精度、響應速度、系統穩定性及適應能力的要求也不斷提高。在這種情況下，要想精確地描述複雜對象與系統的任何物理現象和運動狀態是十分困難的，因而傳統的建立在對象精確模型上的控制方法往往難以滿足閉環優化控制的要求。
傳統的工業控制通常都採用PID控制，這是因為PID控制具有結構簡單，容易實現，控制效果好，穩態精度高等特點，且PID算法原理簡明，參數物理意義明確，理論分析體系完整，為廣大控制工程師所熟悉。但是傳統PID控制是基於準確模型的，且系統特性變化與控制量之間是線性映射關係，所以PID控制在解決大時滯，參數變化大和非線性的過程控制問題時無法獲得良好的靜態和動態性能。
神經網絡以其很強的適應於複雜環境和多目標控制要求的自學習能力，並能以任意精度逼近任意非線性連續函數的特性引起控制界的廣泛關注。人們普遍意識到神經網絡控制理論的研究和應用在現代自動控制領域中有著重要的地位和意義。並且神經網絡控制不需要精確的數學模型，因而是解決不確定性系統控制的一種有效途徑。此外，神經網絡以其高度並行的結構所帶來的強容錯性和適應性，對於給定的系統很容易處理，也易於與傳統的控制技術相結合。
傳統的工業控制器通常採用單片機等通用晶片作為處理器，而普通單片機的計算資源較少，其並行程度和計算速度無法滿足應用神經網絡控制的實時性需求。鑑於工業控制的發展需求，迫切需要研製一種新型神經網絡控制器來克服上述方案的技術缺陷。
技術實現要素：
本實用新型的目的在於提供一種工業神經網絡控制器，以解決上述背景技術中提出的問題。
為實現上述目的，本實用新型提供如下技術方案：
一種工業神經網絡控制器，包括電源電路、3G通信模塊、RS485通信電路、單片機、FLASH晶片、LED指示燈、FPGA晶片、外部時鐘電路、信號調理電路、驅動電路；所述電源電路與單片機及FPGA晶片連接，3G網絡通信接口與單片機連接，RS485通信電路與單片機連接，FLASH晶片與FPGA連接，LED指示燈與單片機相連，FPGA晶片與單片機相連接，外部時鐘電路與單片機和FPGA連接，信號調理電路與單片機連接，驅動電路與單片機連接。
作為本實用新型進一步的方案：所述工業神經網絡控制器的電源電路由LM5007晶片、LM1117-5晶片、LM1117-3.3晶片及外圍電子元件組成，能提供12V、5V、3.3V三個等級的電壓，分別為驅動電路、單片機外設、FPGA提供電源。
作為本實用新型進一步的方案：所述工業神經網絡控制器的3G通信模塊採用華為EM770W，與單片機UART接口相連，實現遠程升級單片機程序。
作為本實用新型進一步的方案：所述工業神經網絡控制器的單片機與FPGA採用並行的方式傳輸數據，單片機的13個埠直接與FPGA的13個埠相連；單片機的埠1用作發送使能端，埠2用作讀入使能端，埠3用作讀入時鐘端。
與現有技術相比，本實用新型的有益效果是：FPGA和單片機分別作為運算核心和控制信號，具有強大的實時運算能力；並且可以硬體描述語言以及原理圖等方式實現神經網絡設計，靈活實現多種基於神經網絡控制策略；設置了3G通信電路，可實現對控制系統的遠程升級與維護，降低了維護成本。
附圖說明
圖1為本實用新型的總體結構框圖；
圖2為本實用新型的電源電路結構框圖；
圖3為3G通信模塊的結構框圖；
圖4為FPGA與單片機並行連接示意圖；
圖5為FPGA讀數據時序圖；
圖6為單片機讀入數據時序圖。
具體實施方式
下面將結合本實用新型實施例中的附圖，對本實用新型實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本實用新型一部分實施例，而不是全部的實施例。基於本實用新型中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬於本實用新型保護的範圍。
參閱圖1，一種工業神經網絡控制器，包括電源電路、3G通信模塊、RS485通信電路、單片機、FLASH晶片、LED指示燈、FPGA晶片、外部時鐘電路、信號調理電路、驅動電路；所述電源電路與單片機及FPGA晶片連接，3G網絡通信接口與單片機連接，RS485通信電路與單片機連接，FLASH晶片與FPGA連接，LED指示燈與單片機相連，FPGA晶片與單片機相連接，外部時鐘電路與單片機和FPGA連接，信號調理電路與單片機連接，驅動電路與單片機連接；
其中，信號調理電路用於將前級傳遞的電流信號、電壓信號統一調理為0～3.3V電壓信號，並與單片機的A/D採樣口連接；所述信號調理電路包括5路輸入埠，即該神經網絡最多可以有5個輸入變量。
參閱圖2，本實用新型的工業神經網絡控制器的電源電路由三部分構成，分別由LM5007晶片、LM1117-5晶片、LM1117-3.3晶片及其外圍電子元件構成。初級12V電壓由LM5007晶片產生，用於向驅動電路提供電源；次級5V電壓由LM1117-5晶片產生，其輸入端與LM5007輸出端相連，輸出端與單片機5V外設相連；末級3.3V電壓由LM1117-3.3晶片產生，其輸入端與LM1117-5晶片輸出相連，輸出端與單片機和FPGA相連。
參閱圖3，本實用新型的3G模塊由華為EM770W與其外圍電路組成，由於EM770W模塊為5V電平，而dsPIC33FJ32GS606單片機是3.3V電平，因此採用一個74LVC4245晶片進行雙向電平轉換。
所述RS485通信電路由收發器SN65HVD3082與單片機連接而成，該晶片為半雙工收發器，採用5V供電，具有較高的通信速率與抗幹擾性能；控制器通過RS485通信電路與控制站進行通信。
所述單片機採用dsPIC33FJ32GS606，該單片機是一款16為單片機，具有9路高速PWM輸出，以及12路高解析度10位AD模塊。以該片單片機作為控制核心，能夠滿足一般工業控制中的信號處理與要求。
所述FPGA晶片採用Altera Cyclone IV-EP4CE115F29，該晶片採用了低成本、低功耗的FPGA架構，內含高達360個乘法器以及6.3Mb的嵌入式存儲器。將在上位機中訓練好的神經網絡模型寫入FLASH晶片，初始化時FPGA將從FLASH晶片中載入神經網絡模型參數。
參閱圖4，所述單片機與FPGA採用並行的方式傳輸數據，單片機的13個埠直接與FPGA的13個埠相連，其中埠1用作發送使能端，埠2用作讀入使能端，埠3用作讀入時鐘端。
參閱圖5，當讀入使能端(READ_SN)為高電平而發送使能端(SEND_SN)為低電平時，FPGA在讀入時鐘(READ_CLK)控制下讀入主機數據，在每個讀入時鐘下降沿時更新一次數據，在檢測到讀入時鐘(READ_CLK)一次下降沿一次上升沿後讀入一幀數據，每一幀數據代表一個神經網絡逆模型變量。當檢測到七組讀入時鐘(READ_CLK)下降沿和上升沿後即七個控制變量全部發送完成後，讀入使能端(READ_SN)變為為低電平FPGA停止讀入。FPGA根據接收到的數據進行神經網絡逆模型運算並將運算所得到的控制量回傳至單片機。
參閱圖6，當發送使能端(SEND_SN)為高電平而讀入使能端(READ_SN)為低電平時，單片機在讀入時鐘(READ_CLK)控制下讀入FPGA數據，在每個讀入時鐘下降沿時更新一次數據，在檢測到讀入時鐘(READ_CLK)一次下降沿一次上升沿後讀入一幀數據，當檢測到一組讀入時鐘(READ_CLK)下降沿和上升沿後即讀取完成後發送使能端(SEND_SN)由高電平變為低電平主機停止讀入。
所述驅動電路用於輸出單片機產生的控制量所對應的電壓信號，單片機根據FPGA的計算結果產生控制信號，驅動電路將控制信號放大。在本實用新型中，驅動電路採用MCP14E4作為驅動晶片，具有兩路輸入和兩路輸出，可輸出0～12V電壓信號。
本實用新型採用FPGA和單片機分別作為運算核心和控制核心實現協同作業，增強了工業控制器的計算能力，使得複雜的神經網絡控制理論能夠運用到工業現場中；並且可以硬體描述語言以及原理圖等方式實現神經網絡設計，靈活實現如神經網絡前饋、神經網絡逆控制等多種基於神經網絡控制策略；設置了3G通信電路，可實現對控制系統的遠程升級與維護，降低了維護成本；
對於本領域技術人員而言，顯然本實用新型不限於上述示範性實施例的細節，而且在不背離本實用新型的精神或基本特徵的情況下，能夠以其他的具體形式實現本實用新型。因此，無論從哪一點來看，均應將實施例看作是示範性的，而且是非限制性的，本實用新型的範圍由所附權利要求而不是上述說明限定，因此旨在將落在權利要求的等同要件的含義和範圍內的所有變化囊括在本實用新型內。不應將權利要求中的任何附圖標記視為限制所涉及的權利要求。
此外，應當理解，雖然本說明書按照實施方式加以描述，但並非每個實施方式僅包含一個獨立的技術方案，說明書的這種敘述方式僅僅是為清楚起見，本領域技術人員應當將說明書作為一個整體，各實施例中的技術方案也可以經適當組合，形成本領域技術人員可以理解的其他實施方式。