立體式封裝結構及其製造方法

2023-04-23 23:21:31

專利名稱：立體式封裝結構及其製造方法
技術領域：
本發明涉及一種封裝結構及其製造方法，特別是一種立體式封裝結構及 其製造方法。背彔技術參考圖1，為美國第US4，499，655號專利所揭示的立體式封裝結構在回 焊前的示意圖。立體式封裝結構1包括第一單元10及第二單元20。第一單 元10包括第一半導性本體11、至少一個第一孔12、第一導電層(conductive layer)13及第一焊料(solder)14。第一半導性本體11具有第一表面111和第二 表面112,第一表面111具有至少一個第一焊墊(圖未示)及第一保護層 (protection layer)l 13，第一保護層113暴露出第一焊墊。第一孔12貫穿第一 半導性本體11。第一導電層13位於第一孔12的側壁上，並覆蓋第一焊墊和 第一保護層113。第一焊料14位於第一孔12內，第一焊料14通過第一導電 層13電性連接第一焊墊。第一焊料14上端延伸至第一半導性本體11的第 一表面111的上方，其下端延伸至第一半導性本體11的第二表面112的下 方。第二單元20堆棧在該第一單元10上。第二單元20包括第二半導性本 體21、至少一個第二孔22、第二導電層23及第二焊料24。第二半導性本體 21具有第一表面2U及第二表面212，第一表面211具有至少一個第二焊墊 (圖未示)及第二保護層213，第二保護層213暴露出第二焊墊。第二孔22貫 穿第二半導性本體21。第二導電層23位於第二孔22的側壁上，且覆蓋第二 焊墊和第二保護層213。第二焊料24位於第二孔22內，第二焊料24通過第 二導電層23電性連接第二焊墊。第二焊料24上端延伸至第二半導性本體21 的第一表面211的上方，其下端延伸至第二半導性本體21的第二表面212 的下方。第二焊料24的下端對準接觸第一焊料14的上端，經過回焊(reflow) 後，使得第一單元10及第二單元20接合而成為立體式封裝結構1，如圖2 所示。在立體式封裝結構1中，第一焊料14及第二焊料24的形成方式是將第 一半導性本體ii及第二半導性本體21置於焊料浴(solderbath)的上方，利用 毛細管現象使焊料進入第一孔12及第二孔22，而形成第一焊料14及第二焊 料24。立體式封裝結構1的缺點如下，由於第一焊料14及第二焊料24是利用 毛細管現象形成，因此其上端及下端都是半圓球狀(圖1)，如此在第一單元 10及第二單元20對準接合時，會增加對準的困難，而且回焊(reflow)後第一 單元10及第二單元20間的接合併不穩固。此外，多餘的半圓球狀的焊料使 得第一單元10及第二單元20接合後無法有效地降低整體高度。因此，有必要提供一種創新且具有進步性的立體式封裝結構及其製造方 法，以解決上述問題。發明內容本發明的目的在於提供一種立體式封裝結構及其製造方法，以解決上述 現有技術之問題。為實現所述之目的，本發明包括以下步驟提供半導性本體(semiconductor body)，半導性本體具有第一表面及第二表面，第一表面具有 至少一個焊墊及一保護層(protection layer),保護層可暴露出焊墊；在半導性 本體的第一表面上形成至少一個盲孔；在盲孔的側壁上形成絕緣層(isolation layer);形成導電層(conductive layer),導電層覆蓋焊墊、保護層及絕緣層； 在導電層上形成一幹膜(dryfilm)，幹膜在盲孔的相對位置開設有開口；在盲 孔內填入焊料(solder);移除幹膜；圖案化導電層；移除半導性本體第二表面 的一部分及絕緣層的一部份，以暴露出導電層的一部分；堆棧複數個半導性 本體，且進行回焊(reflow);及切割堆棧後的半導性本體，以形成複數個立體 式封裝結構。本發明的另一目的在於提供一種立體式封裝結構，包括 一第一單 元，包括一第一半導性本體，具有一第一表面及一第二表面，第一表 面具有至少一第一焊墊及一第一保護層(protection layer),第一保護層暴 露出該第一焊墊；至少一第一孔，貫穿該第一半導性本體； 一第一絕緣 層(isolation layer),位於該第一孔之側壁上；一第一導電層(conductive layer),覆蓋第一焊墊、部分第一保護層及第一絕緣層，第一導電層之下 端延伸至第一半導性本體之第二表面之下方；及一第一焊料，位於第一 孔內，第一焊料透過該第一導電層電氣連接第一焊墊；及一第二單元， 堆棧於第一單元之上，第二單元包括 一第二半導性本體，具有一第一 表面及一第二表面，第一表面具有至少一第二焊墊及一第二保護層 (protection layer),第二保護層暴露出第二焊墊；至少一第二孔，貫穿第 二半導性本體 一第二絕緣層(isolation layer),位於第二孔之側壁上；一 第二導電層(conductive layer),覆蓋第二焊墊、部分第二保護層及第二絕 緣層，第二導電層之下端延伸至第二半導性本體之第二表面之下方，且 接觸第一焊料之上端；及一第二焊料，位於該第二孔內，第二焊料透過 第二導電層電氣連接第二焊墊。本發明提供之一種立體式封裝結構及其製造方法，其導電層的下端外露 在該半導性本體的第二表面之下，因此在堆棧後的回焊製程中，導電層下端 可"插入"下方的半導性本體的焊料中，因而使得導電層與焊料的接合更為穩 固，且接合後立體式封裝結構的整體高度可以有效地降低。本發明之目的特徵及優點將以實施例結合附圖進行詳細說明。


圖1為美國第US4,499，655號專利揭露的立體式封裝結構在回悍前的示 意圖。圖2為美國第US4，499，655號專利揭露的立體式封裝結構在回焊後的示 意圖。圖3為本發明立體式封裝結構的製造方法的第一實施例的流程圖。 圖4節圖17為本發明立體式封裝結構的製造方法的第一實施例中各個 製程步驟的示意圖。圖18為本發明立體式封裝結構的製造方法的第二實施例的流程圖。圖19至圖21為本發明立體式封裝結構的製造方法的第二實施例中部分 製程步驟的示意圖。圖22為本發明立體式封裝結構的剖面圖。
具體實施方式
參考圖3,為本發明立體式封裝結構的製造方法的第一實施例的流程示 意圖。配合參考圖4至圖17，為本發明立體式封裝結構的製造方法的第一實 施例中各個製程步驟示意圖。首先，配合參考圖3及圖4，如步驟S301所示， 提供半導性本體(semiconductor body)31。半導性本體31可以是晶圓或是芯 片。半導性本體31具有第一表面311及第二表面312，第一表面311具有至 少一個焊墊32及保護層(protection layer)33，保護層33暴露出焊墊32。接著，配合參考圖3及圖5，如步驟S302所示，在半導性本體31的第 一表面311形成至少一個盲孔34。在本實施例中，盲孔34位於焊墊32的旁 邊。然而，在其它應用中，盲孔34可貫穿焊墊32。接著，配合參考圖3及圖6，如步驟S303所示，在盲孔34的側壁上形 成絕緣層(isolation layer)35。接著，配合參考圖3及圖7，如步驟S304所示，形成導電層(conductive layer)36,導電層36覆蓋焊墊32、保護層33及絕緣層35。導電層36的材質 為鈦、銅、銅/鈦合金或其它金屬。接著，配合參考圖3及圖8，如步驟S305所示，在導電層36上形成幹 膜(dryfilm)37，幹膜37在盲孔34的相對位置開設有開口 371。接著，配合參考圖3及圖9，如步驟S306所示，在盲孔34內填入焊料 (solder)38。在本實施例中，利用電鍍方式(plating)將焊料38填入盲孔34內。 然而可以理解的是，也可以利用其它方式將焊料38填入盲孔34內。接著，配合參考圖3及圖10，如步驟S307所示，移除幹膜37,且圖案 化導電層36。接著，配合參考圖3及圖11，較佳地如步驟S308所示，在導電層36 上形成鈍化層(passivationlayer)39，以保護圖案化的導電層36。鈍化層39可 以利用任何現有方式形成。此外，可以理解的是，本步驟為選擇性步驟。接著，如步驟S309所示，移除半導性本體31第二表面312的一部分及 絕緣層35的一部份，以暴露出導電層36的一部分。參考圖12，在本實施例
中，先以背面研磨(backside grinding)的方式研磨半導性本體31的第二表面 312，直到第二表面312與絕緣層35的下端切齊，即絕緣層35的下端顯露 出第二表面312。接著，再蝕刻半導性本體31的第二表面312及絕緣層35 的下端，以暴露出導電層36的下端，此時導電層36的下端延伸至半導性本 體31的第二表面312的下方，如圖13所示。然而可以理解的是，在其它應 用中，可以不使用背面研磨的方式，而直接以蝕刻方式加工半導性本體31 的第二表面312,以暴露出導電層36的下端。接著，配合參考圖3及圖14，較佳地如步驟S310所示，在導電層36 的下端形成阻絕層(barrier layer)40，阻絕層40覆蓋暴露的導電層36的下端。 阻絕層40可以是鎳、鉻、鉻/銅合金或其它金屬。可以理解的是，本步驟為 選擇性步驟。此外，較佳地，阻絕層40或導電層36的下方進一步形成下焊 料41，下焊料41附著在阻絕層40或暴露的導電層36下端。可以理解的是， 本步驟也是選擇性步驟。接著，配合參考圖3及圖15,如步驟S311所示，堆棧複數個半導性本 體31，其中上下兩個半導性本體31的導電層36和焊料38互相對準。接著，配合參考圖3及圖16，如步驟S312所示，進行回焊(reflow)製程， 使得半導性本體31透過導電層36及焊料38的熔接而接合在一起。最後，配合參考圖3及圖17，如步驟S313所示，切割堆棧後的半導性 本體31,以形成複數個立體式封裝結構42。較佳地，如步驟S314所示，在 立體式封裝結構42的下方形成至少一個焊球43，焊球43位於最下方的半導 性本體31內的導電層36的下端。可以理解的是，本步驟為選擇性步驟。參考圖18，顯示本發明立體式封裝結構的製造方法的第二實施例的流程 示意圖。本實施例的步驟S401至S410與第-實施例的步驟S301至S310完 全相同。本實施例與第一實施例不同之處如下，本實施例的步驟S411中切 割半導性本體31，以形成複數個單元44、45，如圖19所示。接著，步驟S412 中堆棧單元44、 45，其中上下兩個半導性本體31的導電層36及焊料38互 相對準，如圖20所示。最後，步驟S413為進行回焊(reflow)，以形成複數個 立體式封裝結構42，如圖21所示。本實施例所製得的立體式封裝結構42(圖 21)與第一實施例所製得的立體式封裝結構42(圖17)完全相同。較佳地，步驟S414在立體式封裝結構42的下方形成至少一個焊球43，
焊球43位於最下方的半導性本體31內的導電層36的下端。可以理解的是， 本步驟為選擇性步驟。參考圖22,顯示本發明立體式封裝結構的剖面圖。本圖的立體式封裝結 構5與圖17及圖21所示的立體式封裝結構42完全相同，但是為了便於說 明，相同的組件賦予不同的標號。立體式封裝結構5包括第一單元50及第 二單元60。第一單元50包括第一半導性本體51、至少一個第一孔52、第一 絕緣層(isolation layer)53 、第一導電層(conductive layer)54及第一焊料55 。第一半導性本體51為晶圓或晶片，其具有第一表面511及第二表面512， 第一表面511具有至少一個第一焊墊513及第一保護層514，第一保護層514 暴露出第一焊墊513。第一孔52貫穿第一半導性本體51，在本實施例中， 第一孔52位於第一焊墊513旁邊。然而，在其它應用中，第一孔52可貫穿 第一焊墊513。第一絕緣層53位於第一孔52的側壁上。第一導電層54覆蓋第一焊墊 513、部分第一保護層514及第一絕緣層53，第一導電層54的下端延伸至第 一半導性本體51的第二表面512的下方。較佳地，第一單元50進一步包括 第一阻絕層(bairierlayer)(圖未示)，覆蓋第一導電層54的下端。第一焊料55位於第一孔52內，第一焊料55通過第一導電層54電性連 接第一焊墊513。較佳地，第一導電層54上方進一步包括鈍化層(p鵬ivation layer)(圖未示)覆蓋第一導電層54，以保護第一導電層54。第二單元60堆棧在該第一單元50之上。第二單元60包括第二半導性 本體61、至少一個第二孔62、第二絕緣層(isolation layer)63、第二導電層 (conductivelayer)64及第二焊料65。第二半導性本體61為晶圓或晶片，其具 有第一表面611及第二表面612，第一表面611具有至少-個第二焊墊613 及第二保護層(protectionlayer)614，第二保護層614暴露出第二焊墊613。第 二孔62貫穿第二半導性本體61，在本實施例中，第二孔62位於第二焊墊 613的旁邊。然而，在其它應用中，第二孔62可貫穿第二焊墊613。第二絕緣層63位於第二孔62的側壁上。第二導電層64覆蓋第二焊墊 613、部分第二保護層614及第二絕緣層63，第二導電層64的下端延伸至第 二半導性本體61的第二表面612的下方，並接觸第一焊料55的上端。較佳 地，第二單元60進--步包括第二阻絕層(圖未示)覆蓋第二導電層64的下端。
第二焊料65位於第二孔62內，第二焊料65通過第二導電層64電性連 接第二焊墊613。較佳地，第二導電層64上方進一步包括鈍化層(圖未示)， 覆蓋第二導電層64以保護第二導電層64。較佳地，立體式封裝結構5進一步包括至少一個焊球43，位於第一導電 層54的下端。在立體式封裝結構5中，由於第二導電層64的下端外露在第二單元60 的第二表面612之下，因此在回焊的製程中，第二導電層64的下端可"插入 "第一彈料55中，因而使得第二導電層64與第一焊料55的接合更為穩固。 此外，第一孔52及第二孔62可以設計成如圖中所示的錐狀，而更增加上述 的接合效果。另外，由於第二導電層64的下端"插入"第一焊料55中，因此 接合後立體式封裝結構5的整體高度可以有效地降低。以上所述僅為本發明其中的較佳實施例而已，並非用來限定本發明的實 施範圍；即凡依本發明權利要求所作的均等變化與修飾，皆為本發明專利範 圍所涵蓋。
權利要求
1、 一種立體式封裝結構的製造方法，其特徵在於包括以下步驟(a) 提供一半導性本體(semiconductor body),該半導性本體具有一第一表面及一第二表面，該第一表面具有至少一個焊墊及一保護層 (protection layer),該保護層暴露出該焊墊；(b) 在該半導性本體的第一表面形成至少一個盲孔；(c) 在該盲孔的側壁上形成一絕緣層(isolation layer);(d) 形成一導電層(conductive layer),該導電層覆蓋該焊墊、該保護層 及該絕緣層；(e) 在該導電層上形成一幹膜(dry film),該幹膜和該盲孔的相對位置 開設有開口；(f) 在該盲孔內填入一焊料(solder);(g) 移除該幹膜；(h) 圖案化該導電層；(i) 移除該半導性本體第二表面的一部分及該絕緣層的一部份，以暴 露出該導電層的一部分；(j)堆棧複數個該半導性本體，並且進行回焊(reflow);及 (k)切割該堆棧後的半導性本體，以形成複數個立體式封裝結構。
2、 如權利要求1所述的立體式封裝結構的製造方法，其特徵在於該 半導性本體為一晶圓或一晶片。
3、 如權利要求1所述的立體式封裝結構的製造方法，其特徵在於該 盲孔貫穿該焊墊。
4、 如權利要求1所述的立體式封裝結構的製造方法，其特徵在於該 步驟(h)之後進一步包括在該導電層上形成一鈍化層(passivation layer)以 保護該導電層。
5、 如權利要求1所述的立體式封裝結構的製造方法，其特徵在於該 步驟(i)包括(11) 研磨該半導性本體的第二表面；及(12) 蝕刻該半導性本體的第二表面及該絕緣層的--部份，以暴露出該 導電層的一部分。
6、 如權利要求1所述的立體式封裝結構的製造方法，其特徵在於該 步驟(i)之後進一步包括一形成一阻絕層(barrier layer)的步驟，該阻絕層覆 蓋該暴露的導電層。
7、 如權利要求1所述的立體式封裝結構的製造方法，其特徵在於該 步驟(i)之後進一步包括一形成一下焊料的步驟，該下焊料連接該暴露的 導電層。
8、 一種立體式封裝結構，包括一第一單元，包括一第一半導性本體，具有一第一表面及一第二表面，該第一表面具有至少一第一焊墊及一第一保護層(protection layer),該第一保護層暴露出該第一焊墊；至少一第一孔，貫穿該第一半導性本體； 一第一絕緣層(isolation layer),位於該第一孔之側壁上； 一第一導電層(conductive layer),覆蓋該第一焊墊、部分該第一保護層及該第一絕緣層，該第一導電層之下端延伸至該第一半導性本體之第二表面之下方；及一第一焊料，位於該第一孔內，該第一焊料透過該第一導電層電氣連接該第一焊墊及一第二單元，堆棧於該第一單元之上，該第二單元包括 一第二半導性本體，具有一第一表面及一第二表面，該第一表面具有至少一第二焊墊及一第二保護層(protection layer),該第二保護層暴露出該第二焊墊；至少一第二孔，貫穿該第二半導性本體；—第二絕緣層(isolation layer),位於該第二孔之側壁上；一第二導電層(conductive layer),覆蓋該第二焊墊、部分該第二保護層及該第二絕緣層，該第二導電層之下端延伸至該第二半導性本體之第二表面之下方，且接觸該第--焊料之上端；及一第二焊料，位於該第二孔內，該第二焊料透過該第二導電層電氣連接該第二焊墊。
9、 如權利要求8所述的立體式封裝結構，其特徵在於該半導性本體 為一晶圓或一晶片。
10、 如權利要求8所述的立體式封裝結構，其特徵在於其中該第一 孔系貫穿該第一焊墊或該第二孔系貫穿該第二焊墊中的至少竹。
全文摘要
一種立體式封裝結構及其製造方法，製造方法包括以下步驟(a)提供一半導性本體；(b)在半導性本體上形成至少一個盲孔；(c)在盲孔的側壁上形成一絕緣層；(d)在絕緣層上形成一導電層；(e)在導電層上形成一幹膜；(f)在盲孔內填入焊料；(g)移除幹膜；(h)圖案化導電層；(i)移除半導性本體下表面的一部分及絕緣層的一部分，以暴露出導電層的一部分；(j)堆棧複數個半導性本體，並進行回焊；及(k)切割堆棧後的半導性本體，以形成複數個立體式封裝結構。由此，導電層的下端是「插入」下方的半導性本體的焊料中，因而使得導電層與焊料的接合更為穩固，且接合後的立體式封裝結構的整體高度可以有效地降低。
文檔編號H01L21/02GK101145531SQ20061012754
公開日2008年3月19日 申請日期2006年9月12日 優先權日2006年9月12日
發明者餘國龍, 林千琪, 王維中, 羅健文, 蘇清輝, 鄭博仁, 黃敏龍 申請人:日月光半導體製造股份有限公司