新四季網

基於fpga的半導體管特性實時測量控制器的製作方法

2023-05-20 09:54:46 2

專利名稱:基於fpga的半導體管特性實時測量控制器的製作方法
技術領域:
本發明屬於實時測量控制技術,涉及基於FPGA的半導體管特性的測量裝置。以本 發明的基於FPGA的實時測量控制器為基礎,可以設計適用於各種應用類型的智能儀器系 統,投入生產應用。
背景技術:
50年代起,電子器件出現了重大的突破,半導體器件逐漸代替了電子管器件,使電 子工業由電子管時代邁向了半導體時代,這是一次階段性的飛躍。隨著半導體器件的出現, 測量其各類參數的測試儀器——半導體管特性測量儀器也相應而生,並隨著半導體器件的 發展而發展。半導體管特性測量儀器是一種測試半導體管並能在屏幕上觀察特性曲線和直 流參數的測量儀器。幾乎所有的二端、三端的半導體器件均可進行測試和觀察;測量儀器不 用表頭、指針來讀測數據,而是將半導體管的特性直接顯示在LCD屏幕上, 一 目瞭然,可直 接讀數進行分析、比較、挑選和配對,使用極為方便。鑑於以上特點,半導體特性測量儀器廣 泛地用於生產、科研、軍事、教育等各個領域。凡是設計、製造、使用、維修、計量、檢測半導體 器件的部門和單位都需要使用半導體管特性測量儀器。 國內外針對半導體管特性測量控制儀器的研究與開發已經有數十年的歷史。在 國內目前從事此產品生產、開發的企業主要有上海新建儀器設備有限公司、北京無線電儀 器廠、湖南邵陽無線電儀器廠、光華無線電儀器廠、江蘇綠揚電子儀器集團有限公司。國內 還沒有可以與安捷倫、泰克等測試行業巨頭抗衡的本土品牌,在國外美國泰克公司生產的 Tek370、371系列的半導體管特性圖示儀,憑藉其領先的技術指標在國際市場上佔優。現有 的技術方案有以下兩點不足之處 (1)目前的產品內部多由單片機對測量過程進行控制,同時負責對測量數據的處
理、加工、顯示。在這種方案下,處理器身兼數職,降低了整個系統的實時性能。
(2)儘管有些儀器內部也已經採用專門的硬體電路實現部分控制功能,但僅是通
過中小規模數字集成電路和分立元件來搭建控制電路,這種方法雖然將測量控制過程獨立
了出來,但由於實際應用中需要使用大量的外圍邏輯電路,電路設計極為複雜、加之難以編
輯修改設計,儀器成本居高不下。 在半導體管測量控制電路的物理實現方式上,從提高設計靈活性、易於編輯修改、
簡化PCB製作的角度考慮,現場可編程門陣列FPGA是有強競爭力的選擇。現代的可編程邏
輯器件(FPGA/CPLD)既繼承了 ASIC的大規模、高集成度、高可靠性的優點,又克服了 ASIC
設計周期長、投資大、靈活性差的缺點,逐步成為複雜數字系統設計的理想選擇。 對於測量儀器,如果將純硬體的控制電路在可編程邏輯器件內部實現,不但可以
保留硬體電路的實時工作特性,同時可編程的設計方法也兼具靈活性。

發明內容
本發明的目的是提供一種基於現場可編程門陣列FPGA的實時測量控制方法,利
5用FPGA晶片實現一種能對半導體管的測量激勵發生、測量結果採集等過程進行高精度、高 實時性控制的半導體管特性測量控制裝置。 實現上述目的的技術方案是,基於FPGA的半導體管特性實時測量控制器,包括 微處理器接口模塊、測量電路接口模塊、測量過程控制模塊、測量參數寄存器組模塊、測量 激勵發生模塊、波形切割模塊和測量結果緩存模塊;所述測量控制器通過微處理器接口模 塊與外部微處理器端總線連接,通過測量電路接口模塊與外部測量電路端總線連接;
微處理器接口模塊的一端與測量電路接口模塊、測量參數寄存器組模塊、測量過 程控制模塊、測量激勵發生模塊、波形切割模塊、測量結果緩存模塊連接,另一端連接外部 微處理器;所述微處理器接口模塊是連接微處理器和測量控制器的接口邏輯,控制所述測 量控制器與外部微處理器之間的數據傳輸; 測量電路接口模塊的一端與微處理器接口模塊、測量過程控制模塊、測量激勵發 生模塊、波形切割模塊、測量結果緩存模塊連接,另一端連接外部測量電路;所述測量電路 接口模塊是連接測量控制器和測量電路的接口邏輯,控制測量控制器與測量電路之間的數 據傳輸; 測量參數寄存器組模塊與微處理器接口模塊、測量過程控制模塊連接;所述測量 參數寄存器組模塊包含接收微處理器發送來的測量控制命令的模式寄存器,表示當前測量 狀態供微處理器查詢使用的狀態寄存器,以及定義測量控制器各項測量參數的寄存器;
測量激勵發生模塊與微處理器接口模塊、測量電路接口模塊、測量過程控制模塊 連接,用於產生外部測量電路要求所述測量控制器輸出的與測量過程步調一致的數字激勵 信號,將微處理器送來的數字波形數據存儲至FPGA內的RAM,並讀取該RAM的內容並送到外 部測量端總線; 波形切割模塊與測量過程控制模塊、測量電路接口模塊連接,用於對測量過程進 行定時時序控制; 測量結果緩存模塊與測量過程控制模塊、微處理器接口模塊、測量電路接口模塊 連接,用於所述測量結果緩存模塊用於保存來自測量電路的測量結果; 測量過程控制模塊與微處理器接口模塊、測量電路接口模塊、測量參數寄存器組 模塊、測量激勵發生模塊、波形切割模塊、測量結果緩存模塊連接;所述測量過程控制模塊 是所述測量控制器中的總控制機構,該模塊協調各模塊以及測量電路的工作,控制整個測 量過程的有序進行。 本發明中,所述FPGA測量控制器的功能全部在FPGA內部實現,測量控制器中的各 模塊配合工作,接收來自微處理器的測量控制命令及測量激勵數據,完成對測量電路中被 測器件的測量,測量結果反饋給微處理器。
上述發明中部件進一步說明如下 FPGA測量控制器與微處理器的連接與微處理器的選擇有關,如果採用可編程片上 系統SOPC(System on a Programmable Chip)方案,即微處理器就在FPGA晶片內部,那麼 微處理器與FPGA測量控制器一起構成單晶片測量系統;如果採用ARM等其它微處理器方 案,那麼微處理器晶片與FPGA晶片的部分管腳做物理連接。無論是單晶片系統,還是需要 在PCB板上做物理連接,實現在FPGA內部的測量控制器都必須包含匹配微處理器總線規範 的接口邏輯。FPGA晶片部分管腳與測量電路之間物理連接,FPGA測量控制器中包含可以自定義的外部測量總線埠。 微處理器接口模塊用於匹配微處理器總線規範,解決微處理器與測量控制器之間
的時序配合,實現測量控制器與微處理器之間的測量命令、測量參數、波形激勵數據以及測
量結果的傳輸。由於FPGA的可重構特性,可以根據設計需要根據測量環境配備的微處理器
類型,對測量控制器的接口模塊進行修改和更新,以匹配當前的處理器總線。 為實現與微處理器接口,該模塊對從微處理器來的地址信號、讀信號、寫信號進
行解碼(l)微處理器送來的測量命令及參數設置全部送給接口模塊內部的測量命令緩存
FIFO模塊。 一些測量命令及參數不僅需要寫入測量控制器內部的測量參數寄存器組,另有
一些測量參數需要寫入外部測量電路中的寄存器,為了配合微處理器與外部測量電路之間
的時序節奏,設計測量命令緩存FIFO模塊,用來暫存從微處理器送來的數據和地址,緩存
後的地址會進行二次解碼,決定緩存後的數據寫入地址所代表的是測量控制器內部寄存器
組,還是外部測量電路的寄存器。(2)微處理器送來的激勵波形數據送給數字激勵信號生成模塊。 測量電路接口模i央,用於匹配測量電路端總線,解決測量控制器與測量電路之間 的時序配合,控制測量控制器與測量電路之間的數據傳輸。由於FPGA的可重構特性,可以 根據設計需要根據測量環境中對測量電路端總線的要求,對測量控制器的接口模塊進行修 改和更新,以匹配當前的測量電路端總線。 測量參數寄存器組模塊中包含用於接收微處理器發送來的控制命令的模式寄存 器;用於表示當前測量狀態供微處理器查詢使用的狀態寄存器;用於存放測量點數量參 數、定時參數及其它參數的寄存器。除了狀態寄存器外,所有寄存器的輸入都來自接口模塊 的測量命令緩存FIFO的輸出。 測量激勵發生模塊,該模塊產生被測電路要求測量控制電路輸出的與測量過程步 調一致的數字激勵信號。使用FPGA片內RAM對微處理器送來的波形數據進行存儲,並在測 量過程控制模塊的作用下讀取該存儲器的內容並送到外部測量總線。通過測量電路中的數 模塊轉換晶片進行數字量到模擬量的轉換後再送到被測量器件。 波形切割模塊利用控制定時器控制測量時間,啟動測量開始後,根據定時器設定 的讀取測量結果。對於大功率器件,波形切割模塊的波形切割控制器輸出切割信號控制測 量電路產生切割動作,得到符合佔空比和脈寬要求的切割脈衝,保證被測大功率器件在測 量期間不會被持續加電,而是脈衝加電。在一個完整的測量點周期,對被測器件並不是持續 加電,而是採用脈衝測量的方式,只是在脈衝的高電平階段對被測器件加電,採樣及模數轉 換工作將在脈衝高電平期間完成。 測量結果緩存模塊,控制讀取外部測量電路的測量結果數據,為保證採集的實時 性,在FPGA內設計FIFO用於保存測量結果,當FIFO內數據到達一定容量時,才通知微處理 器讀取測量結果。 測量過程控制模塊,用於協調各模塊工作從而控制測量過程,由狀態機實現。整個 測量控制裝置的控制功能採用該模塊中總控制狀態機與其它模塊中執行局部控制功能的 狀態機相互協同工作的方法完成。總狀態機負責輸出各個模塊狀態機的啟動信號和表示當 前測量進程的狀態信號,各模塊中狀態機完成向控制對象輸出有特定目的的控制信號。
基於FPGA的半導體管特性實時測量控制器,在測量時執行下列步驟
(1)初始設置。用戶通過微處理器完成測量參數設置,測量控制器通過微處理器接 口模塊和測量電路接口模塊將接收到的測量參數寫入測量參數寄存器組中各參數寄存器 和外部測量電路中的各參數寄存器,接收到的測量激勵數據存放在測量激勵發生模塊的片 內RAM中; (2)測量啟動。用戶通過微處理器啟動測量,測量控制器通過微處理器接口模塊將 接收到的測量命令寫入測量參數寄存器組中的模式寄存器; (3)測量激勵輸出。模塊寄存器得到有效值後,啟動測量過程控制模塊,開始一個 測量曲線簇周期。在整個測量過程中,當開始一個測量點周期的測量後,根據測量參數寄存 器中設定的測量參數的值,測量過程控制模塊協同其它各模塊在設定的時刻控制測量激勵 發生模塊向測量電路送出測量激勵,同時控制外部測量電路中的數模轉換晶片進行數字量 到模擬量的轉換後再送到測量電路中的被測器件。對於大功率器件的測量,在一個完整的 測量點周期內,測量過程控制模塊控制波形切割模塊,使之輸出符合脈寬、佔空比等要求的 切割脈衝,使測量電路只在脈衝的高電平階段對集電極加電,採樣及模數轉換工作在脈衝 高電平期間完成; (4)測量結果採集。根據測量參數寄存器中測量參數的值,測量過程控制模塊協同 其它各模塊,在設定的時刻,啟動外部測量電路中A/D器件輪流轉換集電極電壓和電流,並 利用測量電路中AD器件的轉換完成信號將被測器件的測量結果寫入測量結果緩存模塊;
(5)測量完成判斷。在每一測量點測量周期結束後,測量過程控制模塊需要判斷測 量進程是否完成一條特性曲線的測量。如果是,準備進入下條特性曲線的測量階段,否則, 進入當前曲線的下一個測量點的測量周期。在一條測試曲線測量結束後,主控制器需要判 斷整個特性曲線簇是否測量完畢。如果否,測量下一條特性曲線。如果是,還需再考慮當前 用戶設置的測量模式,如果是連續測量,再次回到初始狀態重新測量特性曲線,如果是單次 本發明的有益效果是 (1)與使用中小規模數字集成電路和分立元件來搭建硬體測量控制電路相比,基 於FPGA技術的測量控制器具有集成度高、可靠、靈活、易於更新等優點。接口模塊部分已經 分別有適應工控機PCI總線、ARM微處理器ARM AMBA總線、Nios II微處理器Avalon總線 的方案,由於FPGA可重構特性,可以方便地對方案進行更改,以適應系統配備的不同微處 理器類型。全部測量控制電路在FPGA單晶片內完成,無額外器件配備要求,提高可靠性的 同時,降低了製造成本。 (2)本發明中的微處理器接口模塊設計有測量命令緩存FIFO模塊,可以解決下列 問題其一,對於測量電路來說,所需要讀寫信號的有效保持時間以及讀寫數據的建立時間 通常超過微處理器的一個讀寫周期,不能直接用微處理器的讀寫信號;其二,在測量控制器 的工作過程中,用戶可能會在測量過程中的任意時間修改測量參數設置,對於用戶的這種 修改並不能讓它立即生效,而是等下一個測量循環時再生效。設置測量命令緩存FIFO模 塊,可以通過在FPGA內部定製FIFO實現,用來暫存從微處理器送來的數據和地址,在測量 過程控制模塊的作用下,對緩存後的地址進行解碼,決定緩存後的數據寫入地址所代表的 是測量控制器內部寄存器組還是外部測量端總線。測量命令緩存FIFO模塊的設置解決了 微處理器與被測電路之間的時序節奏配合。
(3)對大功率器件來說,連續測量帶來的功耗過大,使半導體管過熱會導致較大的 測量誤差,甚至燒毀器件。本發明大功率器件測試時的波形切割控制實現了脈衝加電方式, 僅在脈衝高電平的瞬間對被測器件加電;通過控制脈衝高電平寬度,有效地控制功耗,使該 測量控制器具備測量大功率器件的能力。 (4)與採用軟體方式通過微處理器控制測量過程相比,由於採用硬體實現測量控 制器,使測量過程的控制有很好的實時性。在硬體測量控制器設計中,也包含了對提高實時 性的考慮。其一,主從狀態機協同控制,連接並協調各模塊運行,嵌套狀態和並行狀態技術 的運用,使得整個控制器的結構清晰,控制邏輯的修改升級簡便,控制模塊的控制時間精度 可以達到納秒級,保證了系統運行的實時性和可靠性。這一點在對測量大功率器件所必須 的波形切割操作進行控制時,優勢體現明顯。其二,為確保實時保存測量結果,設計測量結 果緩存模塊,採用定製FIFO在結構上起緩衝高速採樣數據的作用,用硬體實現測量結果的 緩存也減少了微處理器開銷,保證數據採集的實時性。



意圖
1是本發明實施例基於FPGA的半導體管特性實時測量控制器結構示意圖
2是本發明實施例微處理器接口模塊結構示意圖
3是本發明實施例測量電路接口模塊結構示意圖
4是本發明實施例測量參數寄存器組模塊結構示意圖
5是本發明實施例測量參數寄存器組及外部測量電路寄存器偏移地址設計示
6是本發明實施例測量激勵控制發生模塊結構示意圖 7是本發明實施例波形切割模塊持續加電示意圖 8是本發明實施例波形切割模塊脈衝加電示意圖 9本發明實施例波形切割模塊脈衝加電狀態圖 10本發明實施例測量結果緩存模塊結構示意圖 11測量過程控制模塊測量控制狀態機的狀態轉換圖
具體實施例方式
下面結合附圖和不同場合下的實施實例對本發明作進一步描述。 基於FPGA的半導體管特性實時測量控制器,通過編寫Verilog HDL代碼在現場可
編程門陣列FPGA晶片內部實現,如圖1所示包括微處理器接口模塊、測量電路接口模塊、
測量過程控制模塊、測量參數寄存器組模塊、測量激勵發生模塊、波形切割模塊和測量結果
緩存模塊;基於該測量控制器搭建出的完整的測量環境包含FPGA測量控制器、微處理器和
測量電路。 FPGA測量控制器通過微處理器接口模塊與微處理器端總線連接;FPGA測量控制 器通過測量電路接口模塊與外部測量電路端總線連接。測量參數寄存器組模塊用於存儲測 量控制器測量參數以及表示當前測量狀態;測量激勵發生模塊產生測量電路要求測量控制 器輸出的與測量過程步調一致的數字激勵信號;波形切割模塊用於測量定時時序控制和產 生對大功率器件的切割脈衝;測量結果緩存模塊保存測量電路的測量結果;測量過程控制模塊協調各模塊以及測量電路的工作,控制整個測量過程的有序進行。 測量電路中的被測器件可以包括雙極型電晶體、場效應管、閘流管、可控矽等半導 體管。在以下具體實施方式
的文字描述中所使用的集電極、基極等名稱是以晶體三極體為 例進行的說明。
(1)微處理器接口模塊 微處理器接口模塊為測量參數寄存器組模塊提供寄存器的讀寫信號和數據;為測 量過程控制模塊提供運行條件(測量命令緩存FIFO為空時才能夠運行);為測量激勵發生 模塊提供存放激勵的波形RAM寫信號和波形激勵數據;為測量電路接口模塊提供對外部測 量電路寄存器的寫請求,以及外部測量端總線的地址和數據;接收測量結果緩存模塊的測 量結果數據;接收測量過程控制模塊的控制信號(measure—done時才可以讀fifo);接收測 量參數寄存器組中狀態寄存器的數據。 如圖2所示,微處理器接口模塊包含微處理器地址解碼,時序匹配狀態機、測量命 令緩存FIF0、 FIFO讀操作狀態機、緩存地址再解碼。微處理器端地址以及讀寫信號先經過 微處理器地址解碼,譯出測量命令緩存FIFO寫請求,測量激勵生成模塊中用於存放測量激 勵的FPGA片內存儲器(RAM)的寫信號,狀態寄存器的讀信號,以及測量結果緩存模塊的讀 請求。其中測量命令緩存FIFO寫請求需要經過時序匹配才可以送至FIFO寫信號;測量命 令緩存FIFO設為64X22bit, FIFO的輸入是低6位地址線和16位數據線,由FIFO讀操作 狀態機控制FIF0內容的讀出,,只有在FIFO非空並且整個測量過程處於停止狀態(主狀態 機measure—done = 1)的時候該狀態機啟動,給出FIFO讀信號,FIFO輸出緩存後的地址及 數據。緩存後的地址經過緩存地址再解碼,譯出測量參數寄存器組模塊中各寄存器的寫信 號,以及測量電路寄存器的寫請求。測量激勵數據無需經過測量命令緩存FIFO的暫存,直 接根據微處理器地址解碼生成的RAM寫信號,將數據寫入存放測量激勵數據的FPGA片內 RAM。微處理器測量結果緩存模塊測量結果的讀取也需要經過時序匹配才能夠送至測量結 果緩存模塊內部FIFO的讀信號。 時序匹配狀態機用來保證微處理器對測量命令緩存FIFO進行一次寫操作,FIFO 端只會產生一個時鐘周期長度的寫請求,以免FIFO被重複寫入同樣的數據;微處理器對測 量結果緩存FIFO進行一次讀操作,FIFO端只會產生一個時鐘周期長度的讀請求,以免讀出 錯誤的數據。由於採用可重構FPGA設計,根據選擇的微處理器不同,只需要更改測量控制 內部的接口邏輯模塊的時序匹配邏輯,以適應測量環境配備的不同微處理器類型。 [OO58] (2)測量電路接口模塊 測量電路接口模塊根據微處理器接口模塊提供的測量電路寄存器的寫請求,輸出 外部測量端總線的寫信號,同時輸出由微處理器接口模塊提供的外部測量端總線的地址和 數據(對74系列鎖存器以及基極偏置寄存器、集電極偏置寄存器等,由外部測量電路再譯 碼);根據測量過程控制模塊產生的控制信號解碼產生外部測量電路寄存器的偏移地址, 輸出到外部測量端總線的地址線;接收測量激勵發生模塊的集電極波形激勵數據和基極階 梯激勵數據,輸出到外部測量端總線的數據線;接收波形切割模塊產生的集電極電源切割 信號(P—N)、基極電源切割信號(P—W),輸出到外部測量端總線;接收外部測量端總線的測 量結果,輸出到測量結果緩存模塊。 如圖3所示,測量電路接口模塊包含地址解碼、外部測量端總線寫信號生成狀態
10機、讀AD轉換結果狀態機。(a)讀AD轉換結果狀態機根據外部測量電路中AD轉換晶片的 轉換完成信號,生成讀AD轉換結果的控制信號,同時輸出給測量結果緩存模塊,測量結果 緩存模塊得到該信號後,給出讀外部測量總線讀信號,並開放測量端總線數據線與測量結 果緩存模塊連接的三態門。(b)測量端總線的地址由地址解碼產生,地址解碼根據測量過 程控制模塊給出的基極DA寫請求、集電極DA寫請求、來自微處理器接口模塊的外部測量 電路寄存器寫請求、來自讀AD轉換狀態機的AD轉換讀請求,輸出測量端總線的地址。(c) 具體實施時採用的AD轉換晶片ADC10461轉換啟動信號要求保持250ns以上,DA轉換晶片 AD7545 DA寫信號要求保持95ns以上,因此設計時對於寫測量電路中DA、AD、74系列寄存器 這幾種操作,寫信號保持時間都統一為300ns,時間的控制由測量端總線寫信號生成狀態機 完成,該狀態機根據得到的對測量電路內各寄存器的寫請求,生成符合時間要求的寫信號。 並且控制開放測量控制器內部數據向外部測量端數據總線輸出的三態門。
(3)測量參數寄存器組模塊 如圖4包含接收微處理器發送來的測量控制命令的模式寄存器,表示當前測量狀 態供微處理器查詢使用的狀態寄存器,用於存放波形切割模塊中定時器T1、 T2、 T3、 T4、 T5 的計數初值參數的寄存器,用於存放測量點數量參數的寄存器,用於存放基極階梯預置數 的寄存器,用於存放集電極波形點預置數的寄存器。 圖5中分別是FPGA測量控制器內部定義的寄存器組,以及具體實施時測量環境 中外部測量電路中涉及到的寄存器,根據圖5表格中的各寄存器偏移地址定義,測量命令 緩存FIFO定義的位寬為22位,高6位用於存放微處理器地址線上低6位地址,低16位用 於存放微處理器數據線上的低16位數據,微處理器發生寫寄存器操作時,除了狀態寄存器 外,都是寫入測量命令緩存FIFO,測量命令緩存FIFO輸出的高6位地址用於進行第二次譯 碼,低16位數據連接至各寄存器的輸入端。
(4)測量激勵發生模塊 測量電路要求測量控制器輸出與測量過程協調一致的基極階梯電壓(電流)、集 電極掃描電壓,因此需要設計符合測量電路要求的測量激勵發生模塊用于波形發生,產生 被測電路要求FPGA測量控制器輸出的與測量過程步調一致的數字波形激勵信號,將微處 理器送來的波形數據存儲至FPGA內的RAM,並在測量過程控制模塊的作用下讀取該RAM的 內容並送到外部測量總線。 測量激勵發生模塊產生的波形並不是直接施加到被測器件的基極、集電極上,而 是作為波形數位訊號源提供給測量電路後,進行數模轉換、波形變換、波形切割、極性選擇、 增益調節等一系列處理後,再通過測量驅動電路,施加到被測器件上。 如圖6所示,設計雙埠 RAM保存集電極波形激勵數據,由于波形數據是由微處理 器端寫入到雙埠 RAM中,因此只需改變存儲在波形RAM中的數據即可適應不同測量情況, 理論上該模塊可用於發生任意波形。以存放一個完整周期的正弦平方波形數據為例,設計 將波形RAM分為四個區,對應四個象限,以每個象限存放512個測量點為例,波形RAM設為 512X4 = 2048個存儲單元。每個象限波形數據要從每個象限的起始地址開始存放,設計 象限計數器提供波形RAM的高位讀地址,每個象限的測量點數由微處理器端寫入表示測量 點數量參數的預置數寄存器,該寄存器的輸出提供波形RAM的低位讀地址,當低位地址計 數值產生溢出時,使象限計數器加l,切換到下一象限。基極階梯波通過設計階梯計數器產生。在基極波形發生與集電極波形發生之間建立一種聯繫,依據半導體管的測試原理,當一 條特性曲線測量完畢時,需要基極階梯上抬一個臺階,因此用象限計數器溢出信號的邊沿 作為基極階梯計數器的計數脈衝邊沿,使得基極階梯計數器加一,這種辦法解決了集電極 與基極兩種波形之間的同步問題。 低位地址計數器清零信號、象限計數器清零信號、階梯計數器的清零信號由測量 過程控制模塊產生,象限計數器和階梯計數器同時清零。並且測量過程控制模塊決定在設 定的測量時刻將集電極波形數據和基極階梯數據送到外部測量端總線。低位地址計數器加 1信號由波形切割模塊產生(T5定時器的溢出信號T5_0Ver = 1時,低位地址計數器值加 1)。 (5)波形切割模塊 波形切割模塊設計為對Tl、 T2、 T3、 T4、 T5五個定時器進行測量定時時序控制的 狀態機,在測量過程控制模塊狀態機運行到一個測量點周期開始的狀態時,啟動定時開始 (測量過程控制模塊狀態機中的STATE5狀態,輸出wr_C_da信號作為start—timmer)。對 大功率器件的測量需要使用全部五個定時器;對小功率器件測量T1、 T2、 T3的定時初值可 以設為0,即只需要T4、 T5進行定時即可。對於大功率器件(根據模式寄存器決定測量器 件是大功率器件還是小功率器件,由微處理器寫入),波形切割模塊輸出切割信號引導測量 電路產生切割動作,得到符合佔空比和脈寬要求的切割脈衝。 圖7表示測試一條特性曲線時集電極持續加電的情況。每條短的橫線代表每個測 試點的電壓,測量每個點的時間根據測量電路的需要被確定為4ms。在這4毫秒期間,測量 點一直處於加電狀態,半導體管的功耗極大。 圖8中,在波形切割模塊控制下,測量電路施加到測量點的掃描電壓變換為脈衝 方式,圖中每條豎線代表一個脈衝電壓(注因為實際工作時脈寬極短,所以在圖中脈衝用 一條豎線代替),在測試每個點時,僅僅在脈衝的高電平期間對集電極加電,如果脈衝的佔 空比設置為一個較大的數值,半導體管的功耗相對與持續加電方式明顯變低。例如對於佔 空比為50比1的典型情況而言,脈衝加電方式下的功耗只有前者的2%,此時半導體管加電 的實際時間只有80微秒,通過採用高速A/D器件和精確的時序控制,在80微秒期間完成測 試結果的採集、轉換、存儲工作。 圖8中的脈衝電壓是通過將圖7波形進行切割得到的,切割的時候將不會有電壓 施加到被測器件上。波形切割控制器輸出切割信號控制測量電路產生切割動作,為了得到 符合佔空比和脈寬要求的切割脈衝,就必須引入定時器進行計時。為了更詳細的說明這個 問題,從圖8任取一個脈衝周期,將其放大得到圖9。 在圖9中箭頭指向的正脈衝相當於圖8中的豎線。由於測量電路工作的需要,在 進行大功率測試時除了對集電極進行切割外,還必須對基極信號進行切割。P_W和P_N分別 表示集電極和基極的切割脈衝。可以看出共有五個定時器T1、T2、T3、T4、T5。 Tl產生從開 始一點測量到半導體管開始工作所需時間。T2產生從半導體管開始工作到集電極開始加 電所經歷的時間。測量驅動電路在T1+T2這段時間內處於"能量存儲"階段。T2計時結束 後,集電極停止切割,T3開始計時。在T3這段時間內,在"能量存儲"階段存儲的能量被釋 放,由於在實際運行時,T3隻有數十微秒,因此可以在集電極上實現瞬時的大電流以便完成 對特大功率器件的測量,T3計時結束後,集電極電源又被切割。T4定時器與T3定時器同時開始計時,表示對一個測量點的測量開始,當T4計時結束時(即T3的計時完成三分之二 ), 同時由測量過程控制模塊中的主控制狀態機啟動A/D轉換、存儲工作。當T5計時完畢時, 即表示對一個測量點的測量工作全部完成。另外根據測量電路的要求,集電極的脈寬被設 計為基極脈寬的二分之一。上述五個定時器初值在測量開始之前從微處理器端寫入。
(6)測量結果緩存模塊 如圖10測量結果緩存模塊包含一個測量結果緩存FIFO和生成該FIFO寫信號控 制的狀態機。來自測量電路接口模塊的AD器件轉換完成信號,啟動狀態機產生對測量端總 線的讀信號,具體實施中的AD晶片轉換結果讀信號要求維持60ns以上,精準時間控制由狀 態機完成,從外部測量電路送回的測量結果在數據總線上穩定後,狀態機控制產生FIFO寫 信號,將被測器件的測量結果寫入測量結果緩存FIFO中。
(7)測量過程控制模塊 為了保證測量和數據採集過程的有序進行,需要設置一個總的控制機構用於控制 半導體管特性的測量進程,同時協調各模塊外部量電路的工作。測量過程控制模塊及其它 模塊的控制邏輯都使用狀態機設計實現,測量過程控制模塊的狀態機負責輸出其它模塊中 狀態機的啟動信號、輸出表示當前測量進程的狀態信號等;各模塊的狀態機完成有特定目 的的控制信號。 圖11是測量過程控制模塊測量控制狀態機的狀態轉換圖,下面結合圖11描述主 狀態機中各狀態的含義、狀態轉換條件、輸出信號的分析。 STATEO是初始狀態。在上電復位或者軟體復位時進入該狀態。在該狀態measure— done信號被置為l,表示當前處於測量停止狀態。 STATE1狀態下,如果rdempty信號為1,則進入該狀態並等待啟動測量的信號。 rdempty信號來自於微處理器接口模塊的測量命令緩存FIF0,是FIFO的空信號。
STATE2是基極、集電極計數器清零狀態。當start—measure信號為1時進入該狀 態。在該狀態輸出信號wave—gen—clear使基極、集電極計數器清零。start_measure信號 即測量啟動信號,是模式寄存器的第0位,由微處理器寫入。 STATE3是基極階梯計數器輸出狀態,在該狀態輸出wr_b_da信號用於將基極階梯 計數值輸出到D/A轉換器,準備進入一條特性曲線的測量周期。 STATE4等待寫入D/A完成狀態。由於寫入基極D/A的時間超過微處理器的一個讀 寫周期,所以設立該狀態,當,=1時進入該狀態。wr信號由測量電路接口模塊中的測量 端總線寫信號生成狀態機控制產生。 STATE5是集電極RAM數據輸出狀態。當基極計數值寫D/A操作完成時(wr = 0), 進入該狀態,準備進入一個點的測量周期,輸出wnda信號。wnda信號作為測量激勵 發生模塊中波形RAM讀請求信號,同時該信號啟動波形切割模塊的定時器時序控制狀態機 開始工作,測量電路接口模塊根據wr_C_da信號,解碼得到集電極波形數據DA的偏移地址, 送到測量總線的地址。 STATE6是等待寫入D/A完成狀態。當wr = 1時進入該狀態。由於寫入集電極D/ A的時間超過微處理器的一個讀寫周期,所以設立該狀態。 STATE7是等待採樣時刻到來狀態。當集電極波形數據寫D/A操作完成時(wr = 0),此時進入該狀態,並等待採樣時刻的到來。
13
STATE8狀態,當T4定時器溢出時,進入該狀態,並輸出wr_ad信號,wr_ad信號是 啟動AD轉換信號,該信號使測量電路端地址總線輸出訪問XY軸數據AD寄存器的地址。
STATE9是輸出A/D地址保持狀態。在STATE8狀態輸出的wr_ad信號會啟動測量 電路接口模塊中的測量端總線寫信號生成狀態機,使,=1時,進入STATE9,外部測量端總 線輸出的地址在測量電路內部被解碼作為A/D轉換的片選信號,啟動AD轉換。選用的AD 轉換晶片ADC10461轉換啟動信號要求保持250ns以上,wr信號的保持時間由測量電路接 口模塊中的測量端總線寫信號生成狀態機控制,,=0時退出該狀態。
STATE10是等待完成一點測量狀態。wr = 0時進入該狀態,在該狀態等待T5定時 器溢出信號。當主控制狀態機停留在該狀態時,測量電路接口模塊中的讀AD轉換狀態機和 測量結果緩存模塊中的測量結果緩存FIFO寫信號生成狀態機狀態機處於運行狀態。
STATE11是完成一點測量狀態。當T5定時器溢出時進入該狀態,表示一個測量點 周期的測量工作已經完成。 STATE12是完成一條曲線測量狀態。TC_c_0Ver是測量激勵生成模塊中集電極低 位讀地址計數器的溢出信號,當TC_c_0Ver = 1時表示一條曲線測量周期結束,進入該狀 態。如果TC_c_0Ver = O,將回到STATE5,開始當前曲線的下一個點的測量周期。
STATE13是完成整個特性曲線簇測量狀態。TC_b_over是測量激勵生成模塊中基 極階梯計數器的溢出信號,當TC_b_0Ver = 1表示特性曲線簇測量完畢,進入該狀態。如果 TC_b_over = O,將回到STATE3,開始當前特性曲線簇的下一條曲線的測量。
1權利要求
基於FPGA的半導體管特性實時測量控制器,其特徵是,該測量控制器包括微處理器接口模塊、測量電路接口模塊、測量過程控制模塊、測量參數寄存器組模塊、測量激勵發生模塊、波形切割模塊和測量結果緩存模塊;所述測量控制器通過微處理器接口模塊與外部微處理器端總線連接,通過測量電路接口模塊與外部測量電路端總線連接;微處理器接口模塊的一端與測量電路接口模塊、測量參數寄存器組模塊、測量過程控制模塊、測量激勵發生模塊、波形切割模塊、測量結果緩存模塊連接,另一端連接外部微處理器;所述微處理器接口模塊是連接微處理器和測量控制器的接口邏輯,控制所述測量控制器與外部微處理器之間的數據傳輸;測量電路接口模塊的一端與微處理器接口模塊、測量過程控制模塊、測量激勵發生模塊、波形切割模塊、測量結果緩存模塊連接,另一端連接外部測量電路;所述測量電路接口模塊是連接測量控制器和測量電路的接口邏輯,控制測量控制器與測量電路之間的數據傳輸;測量參數寄存器組模塊與微處理器接口模塊、測量過程控制模塊連接;所述測量參數寄存器組模塊包含接收微處理器發送來的測量控制命令的模式寄存器,表示當前測量狀態供微處理器查詢使用的狀態寄存器,以及定義測量控制器各項測量參數的寄存器;測量激勵發生模塊與微處理器接口模塊、測量電路接口模塊、測量過程控制模塊連接,用於產生外部測量電路要求所述測量控制器輸出的與測量過程步調一致的數字激勵信號,將微處理器送來的數字波形數據存儲至FPGA內的RAM,並讀取該RAM的內容並送到外部測量端總線;波形切割模塊與測量過程控制模塊、測量電路接口模塊連接,用於對測量過程進行定時時序控制;測量結果緩存模塊與測量過程控制模塊、微處理器接口模塊、測量電路接口模塊連接,用於所述測量結果緩存模塊用於保存來自測量電路的測量結果;測量過程控制模塊與微處理器接口模塊、測量電路接口模塊、測量參數寄存器組模塊、測量激勵發生模塊、波形切割模塊、測量結果緩存模塊連接;所述測量過程控制模塊是所述測量控制器中的總控制機構,該模塊協調各模塊以及測量電路的工作,控制整個測量過程的有序進行。
2. 根據權利要求1所述的半導體管特性實時測量控制器,其特徵是,所述測量控制器 在測量時執行下列步驟(1) 初始設置用戶通過微處理器端外設完成測量參數設置,測量控制器通過微處理 器接口模塊和測量電路接口模塊將接收到的測量參數寫入測量參數寄存器組中各參數寄 存器和外部測量電路中的各參數寄存器,接收到的測量激勵數據存放在測量激勵發生模塊 的片內RAM中;(2) 測量啟動用戶通過微處理器端外設啟動測量,測量控制器通過微處理器接口模 塊將接收到的測量命令寫入測量參數寄存器組中的模式寄存器;(3) 測量激勵輸出模式寄存器得到有效值後,啟動測量過程控制模塊,開始一個測量 曲線簇周期;在整個測量過程中,當開始一個測量點周期的測量後,根據測量參數寄存器中 設定的測量參數的值,測量過程控制模塊協同其它各模塊在設定的時刻控制測量激勵發生 模塊向測量電路送出測量激勵,同時控制外部測量電路中的數模轉換晶片進行數字量到模 擬量的轉換後再送到測量電路中的被測器件。對於大功率器件的測量,在一個完整的測量點周期內,測量過程控制模塊控制波形切割模塊,使之輸出符合脈寬、佔空比等要求的切割 脈衝,使測量電路只在脈衝的高電平階段對集電極加電,採樣及數模轉換工作在脈衝高電 平期間完成;(4) 測量結果採集根據測量參數寄存器中測量參數的值,測量過程控制模塊協同其 它各模塊,在設定的時刻,啟動外部測量電路中A/D器件轉換集電極電壓和電流,並利用測 量電路中A/D器件的轉換完成信號將被測器件的測量結果寫入測量結果緩存模塊;(5) 測量完成判斷在每一測量點測量周期結束後,測量過程控制模塊需要判斷測量 進程是否完成一條特性曲線的測量,如果是,準備進入下條特性曲線的測量階段,否則,進 入當前曲線的下一個測量點的測量周期;在一條測試曲線測量結束後,主控制器需要判斷 整個特性曲線簇是否測量完畢,如果否,測量下一條特性曲線;如果是,還需再考慮當前用 戶設置的測量模式,如果是連續測量,再次回到初始狀態重新測量特性曲線,如果是單次測 量,測量工作停止。
3. 根據權利要求1所述的半導體管特性實時測量控制器,其特徵是,在一個完整的測 量點周期,所述波形切割模塊輸出切割信號控制測量電路產生切割動作,得到符合佔空比 和脈寬要求的切割脈衝,保證對被測大功率器件脈衝加電。
4. 根據權利要求1所述的半導體管特性實時測量控制器,其特徵是,所述測量電路接 口模塊執行下列步驟根據微處理器接口模塊提供的測量電路寄存器的寫請求,輸出外部測量端總線的寫信 號,同時輸出由微處理器接口模塊提供的外部測量端總線的地址和數據;根據測量過程控制模塊產生的控制信號解碼產生外部測量電路寄存器的偏移地址,輸 出到外部測量端總線的地址線;接收測量激勵發生模塊的集電極波形激勵數據和基極階梯激勵數據,輸出到外部測量 端總線的數據線;接收波形切割模塊產生的集電極電源切割信號(P—N)、基極電源切割信 號(P—W),輸出到外部測量端總線;接收外部測量端總線的測量結果,輸出到測量結果緩存模塊。
5. 根據權利要求1所述的半導體管特性實時測量控制器,其特徵是,所述測量電路接 口模塊包含地址解碼、外部測量端總線寫信號生成狀態機、讀AD轉換結果狀態機;所述測 量電路接口模塊執行下列步驟(a) 讀AD轉換結果狀態機根據外部測量電路中AD轉換晶片的轉換完成信號,生成讀 AD轉換結果的控制信號,同時輸出給測量結果緩存模塊,測量結果緩存模塊得到該信號後, 給出讀外部測量總線讀信號,並開放測量端總線數據線與測量結果緩存模塊連接的三態 門;(b) 測量端總線的地址由地址解碼產生,地址解碼根據測量過程控制模塊給出的基極 DA寫請求、集電極DA寫請求、來自微處理器接口模塊的外部測量電路寄存器寫請求、來自 讀AD轉換狀態機的AD轉換讀請求,輸出測量端總線的地址。
6. 根據權利要求1所述的半導體管特性實時測量控制器,其特徵是,所述微處理器接 口模塊中設有測量命令緩存FIFO模塊,通過在FPGA內部定製FIFO實現測量命令緩存FIFO 模塊,測量命令緩存FIFO模塊用來暫存從微處理器送來的數據和地址,在測量過程控制模 塊的作用下,對緩存後的地址進行解碼,決定緩存後的數據寫入地址所代表的是測量控制器內部寄存器組還是外部測量端總線。
7.根據權利要求3所述的半導體管特性實時測量控制器,其特徵是,所述波形切割模 塊在脈衝的高電平階段對被測器件加電,採樣及模數轉換工作將在脈衝高電平期間完成。
全文摘要
基於FPGA的半導體管特性實時測量控制器,包括微處理器接口模塊、測量電路接口模塊、測量過程控制模塊、測量參數寄存器組模塊、測量激勵發生模塊、波形切割模塊和測量結果緩存模塊;FPGA測量控制器通過微處理器接口模塊與微處理器端總線連接;FPGA測量控制器通過測量電路接口模塊與外部測量電路端總線連接。測量參數寄存器組模塊用於存儲測量控制器測量參數以及表示當前測量狀態;測量激勵發生模塊產生測量電路要求測量控制器輸出的與測量過程步調一致的數字激勵信號;波形切割模塊用於測量定時時序控制;測量結果緩存模塊保存測量電路的測量結果;測量過程控制模塊協調各模塊以及測量電路的工作,控制整個測量過程的有序進行。
文檔編號G05B19/05GK101788640SQ20101001820
公開日2010年7月28日 申請日期2010年1月19日 優先權日2010年1月19日
發明者紀勇, 肖鐵軍, 趙蕙 申請人:江蘇大學

同类文章

一種新型多功能組合攝影箱的製作方法

一種新型多功能組合攝影箱的製作方法【專利摘要】本實用新型公開了一種新型多功能組合攝影箱,包括敞開式箱體和前攝影蓋,在箱體頂部設有移動式光源盒,在箱體底部設有LED脫影板,LED脫影板放置在底板上;移動式光源盒包括上蓋,上蓋內設有光源,上蓋部設有磨沙透光片,磨沙透光片將光源封閉在上蓋內;所述LED脫影

壓縮模式圖樣重疊檢測方法與裝置與流程

本發明涉及通信領域,特別涉及一種壓縮模式圖樣重疊檢測方法與裝置。背景技術:在寬帶碼分多址(WCDMA,WidebandCodeDivisionMultipleAccess)系統頻分復用(FDD,FrequencyDivisionDuplex)模式下,為了進行異頻硬切換、FDD到時分復用(TDD,Ti

個性化檯曆的製作方法

專利名稱::個性化檯曆的製作方法技術領域::本實用新型涉及一種檯曆,尤其涉及一種既顯示月曆、又能插入照片的個性化檯曆,屬於生活文化藝術用品領域。背景技術::公知的立式檯曆每頁皆由月曆和畫面兩部分構成,這兩部分都是事先印刷好,固定而不能更換的。畫面或為風景,或為模特、明星。功能單一局限性較大。特別是畫

一種實現縮放的視頻解碼方法

專利名稱:一種實現縮放的視頻解碼方法技術領域:本發明涉及視頻信號處理領域,特別是一種實現縮放的視頻解碼方法。背景技術: Mpeg標準是由運動圖像專家組(Moving Picture Expert Group,MPEG)開發的用於視頻和音頻壓縮的一系列演進的標準。按照Mpeg標準,視頻圖像壓縮編碼後包

基於加熱模壓的纖維增強PBT複合材料成型工藝的製作方法

本發明涉及一種基於加熱模壓的纖維增強pbt複合材料成型工藝。背景技術:熱塑性複合材料與傳統熱固性複合材料相比其具有較好的韌性和抗衝擊性能,此外其還具有可回收利用等優點。熱塑性塑料在液態時流動能力差,使得其與纖維結合浸潤困難。環狀對苯二甲酸丁二醇酯(cbt)是一種環狀預聚物,該材料力學性能差不適合做纖

一種pe滾塑儲槽的製作方法

專利名稱:一種pe滾塑儲槽的製作方法技術領域:一種PE滾塑儲槽一、 技術領域 本實用新型涉及一種PE滾塑儲槽,主要用於化工、染料、醫藥、農藥、冶金、稀土、機械、電子、電力、環保、紡織、釀造、釀造、食品、給水、排水等行業儲存液體使用。二、 背景技術 目前,化工液體耐腐蝕貯運設備,普遍使用傳統的玻璃鋼容

釘的製作方法

專利名稱:釘的製作方法技術領域:本實用新型涉及一種釘,尤其涉及一種可提供方便拔除的鐵(鋼)釘。背景技術:考慮到廢木材回收後再加工利用作業的方便性與安全性,根據環保規定,廢木材的回收是必須將釘於廢木材上的鐵(鋼)釘拔除。如圖1、圖2所示,目前用以釘入木材的鐵(鋼)釘10主要是在一釘體11的一端形成一尖

直流氧噴裝置的製作方法

專利名稱:直流氧噴裝置的製作方法技術領域:本實用新型涉及ー種醫療器械,具體地說是ー種直流氧噴裝置。背景技術:臨床上的放療過程極易造成患者的局部皮膚損傷和炎症,被稱為「放射性皮炎」。目前對於放射性皮炎的主要治療措施是塗抹藥膏,而放射性皮炎患者多伴有局部疼痛,對於止痛,多是通過ロ服或靜脈注射進行止痛治療

新型熱網閥門操作手輪的製作方法

專利名稱:新型熱網閥門操作手輪的製作方法技術領域:新型熱網閥門操作手輪技術領域:本實用新型涉及一種新型熱網閥門操作手輪,屬於機械領域。背景技術::閥門作為流體控制裝置應用廣泛,手輪傳動的閥門使用比例佔90%以上。國家標準中提及手輪所起作用為傳動功能,不作為閥門的運輸、起吊裝置,不承受軸向力。現有閥門

用來自動讀取管狀容器所載識別碼的裝置的製作方法

專利名稱:用來自動讀取管狀容器所載識別碼的裝置的製作方法背景技術:1-本發明所屬領域本發明涉及一種用來自動讀取管狀容器所載識別碼的裝置,其中的管狀容器被放在循環於配送鏈上的文檔匣或託架裝置中。本發明特別適用於,然而並非僅僅專用於,對引入自動分析系統的血液樣本試管之類的自動識別。本發明還涉及專為實現讀