薄膜電晶體製備系統以及薄膜電晶體、陣列基板的製作方法
2023-05-20 08:45:46
薄膜電晶體製備系統以及薄膜電晶體、陣列基板的製作方法
【專利摘要】本實用新型提供一種薄膜電晶體，包括：源漏電極圖形、摻雜半導體層圖形、半導體層圖形、柵極圖形和柵絕緣層圖形；所述柵極圖形上設有所述柵絕緣層圖形，所述柵絕緣層圖形上設有所述半導體層圖形，所述半導體層圖形上設有所述摻雜半導體層圖形，所述摻雜半導體層圖形上設有所述源漏電極圖形。本實用新型提供還一種薄膜電晶體製備系統，所述系統應用於對待加工件進行加工以製備薄膜電晶體；所述系統包括：鍍膜裝置、光刻膠塗覆裝置、溼刻裝置、幹刻裝置、灰化裝置、烘箱和機械臂。本實用新型提供的薄膜電晶體製備系統製備的薄膜電晶體內沒有鑽蝕的問題。
【專利說明】薄膜電晶體製備系統以及薄膜電晶體、陣列基板【技術領域】
[0001]本實用新型涉及顯示【技術領域】，尤其涉及薄膜電晶體製備系統以及薄膜電晶體、陣列基板。
【背景技術】
[0002]現有技術中製備薄膜電晶體的步驟包括:通過構圖工藝形成包括有源漏電極圖形，具體為:在設有柵極的薄膜電晶體上塗覆光刻膠後，採用曝光處理形成與源漏電極圖形具有相同圖形的光刻膠，然後採用一次溼刻一次幹刻的刻蝕(etch)方法進行刻蝕，形成源漏電極圖形、半導體層圖形、摻雜半導體層圖形和溝道區域，刻蝕方法具體包括:
[0003]使用稀釋的刻蝕液(dillution)對源漏金屬層進行溼刻刻蝕，形成源漏電極圖形和溝道區域；
[0004]對半導體層圖形和摻雜半導體層圖形進行幹刻刻蝕，形成與源漏電極圖形具有相同圖形的半導體層圖形和摻雜半導體層圖形。
[0005]然而，上述一次溼刻一次幹刻的刻蝕方法會導致半導體層圖形和摻雜半導體層圖形之間出現鑽蝕(undercut)的問題。
實用新型內容
[0006]本實用新型提供一種薄膜電晶體製備系統，用於解決製備薄膜電晶體時，半導體層圖形和摻雜半導體層圖形出現鑽蝕的問題。
[0007]本實用新型還提供一種薄膜電晶體，包括:源漏電極圖形、摻雜半導體層圖形、半導體層圖形、柵極圖形和柵絕緣層圖形；
[0008]所述柵極圖形上設有所述柵絕緣層圖形，所述柵絕緣層圖形上設有所述半導體層圖形，所述半導體層圖形上設有所述摻雜半導體層圖形，所述摻雜半導體層圖形上設有所述源漏電極圖形；
[0009]其中所述源漏電極圖形的第一側面與底面的坡度角小於90°，且所述源漏電極圖形的第二側面與底面的坡度角小於90°。
[0010]本實用新型還提供一種陣列基板，包括:玻璃基板、鈍化層、像素電極、公共電極，還包括本實用新型所述的薄膜電晶體。
[0011]本實用新型還提供一種薄膜電晶體製備系統，所述系統應用於對待加工件進行加工以製備薄膜電晶體；
[0012]所述系統包括:鍍膜裝置、光刻膠塗覆裝置、溼刻裝置、幹刻裝置、灰化裝置、烘箱和機械臂；
[0013]其中，所述鍍膜裝置用於在所述待加工件上依次形成半導體層薄膜、摻雜半導體層薄膜、源漏電極薄膜；
[0014]所述光刻膠塗覆裝置用於在形成有半導體層薄膜、摻雜半導體層薄膜、源漏電極薄膜的所述待加工件上形成第一圖案化的光刻膠層；所述第一圖案化的光刻膠層覆蓋所述薄膜電晶體的源漏電極圖形區域和溝道區域；
[0015]所述溼刻裝置包括第一溼刻單元和第二溼刻單元，
[0016]所述第一溼刻單元，用於進行第一次刻蝕，去掉未被所述第一圖案化的光刻膠層覆蓋的區域上的源漏電極薄膜；
[0017]所述第二溼刻單元，用於進行第三次刻蝕，去掉未被所述灰化處理後的光刻膠層覆蓋的區域上的源漏電極薄膜，所述源漏電極圖形形成；
[0018]所述幹刻裝置包括第一幹刻單元和第二幹刻單元，
[0019]所述第一幹刻單元，用於進行第二次刻蝕，去掉未被所述第一圖案化的光刻膠層覆蓋的區域上的摻雜半導體層薄膜和半導體層薄膜，所述半導體層圖形形成；
[0020]所述第二幹刻單元，用於進行第四次刻蝕，去掉未被所述灰化處理後的光刻膠層覆蓋的區域上的摻雜半導體層薄膜，所述摻雜半導體層圖形形成；
[0021]所述灰化裝置:用於對所述光刻膠層進行灰化處理，去掉所述溝道區域上的光刻膠層；
[0022]所述烘箱，用於對灰化處理後的光刻膠層進行烘烤；
[0023]所述機械臂，用於將所述待加工件從所述溼刻裝置放置入所述幹刻裝置、從所述幹刻裝置放置入所述灰化裝置、從所述灰化裝置放置入所述烘箱、以及從所述烘箱放置入所述溼刻裝置。
[0024]本實用新型所述的薄膜電晶體製備系統，採用四次刻蝕的加工方法，能夠在薄膜電晶體製備過程中，解決半導體層圖形和摻雜半導體層圖形出現鑽蝕的問題，為進一步提高薄膜電晶體製備工藝提供了可行的方案。
【專利附圖】
【附圖說明】
[0025]為了更清楚地說明本實用新型實施例或現有技術中的技術方案，下面將對實施例描述中所需要使用的附圖作一簡單地介紹，顯而易見地，下面描述中的附圖是本實用新型的一些實施例，對於本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。
[0026]圖1為本實用新型實施例一的形成源漏電極圖形的流程示意圖；
[0027]圖2為本實用新型實施例一的薄膜電晶體的圖形形成過程的示意圖；
[0028]圖3為本實用新型實施例二的陣列基板製備方法流程圖；
[0029]圖4為本實用新型實施例二的陣列基板的圖形形成過程的示意圖；
[0030]圖5是本實用新型實施例五的薄膜電晶體製備系統的結構示意圖。
【具體實施方式】
[0031]為了更好地理解本實用新型，下面結合附圖與【具體實施方式】對本實用新型作進一步描述。
[0032]本實用新型第一個實施例提供的一種薄膜電晶體製備方法，所述方法包括形成所述薄膜電晶體的源漏電極圖形、摻雜半導體層圖形和半導體層圖形的步驟；
[0033]圖1為本實用新型實施例一的形成源漏電極圖形的流程示意圖，如圖1所示，形成所述薄膜電晶體的源漏電極圖形、摻雜半導體層圖形和半導體層圖形的步驟包括:[0034]步驟S201，依次形成半導體層薄膜、摻雜半導體層薄膜、源漏電極薄膜，以及第一圖案化的光刻膠層；所述第一圖案化的光刻膠層覆蓋所述薄膜電晶體的源漏電極圖形區域和溝道區域；其中，所述溝道區域是指電晶體的溝道形成時(即電晶體開啟時半導體的至少部分區域與載流子形成溝道)所在的區域；
[0035]具體為:圖2為本實用新型實施例一的薄膜電晶體的圖形形成過程的示意圖，如圖2a所示，所述薄膜電晶體形成於陣列基板上，陣列基板包括玻璃基板3，玻璃基板3上形成有柵極圖形5，玻璃基板3和柵極圖形5上形成有柵絕緣層圖形4，柵絕緣層4圖形上形成有半導體層薄膜1022』，半導體層薄膜1022』上形成有摻雜半導體層薄膜1021』，摻雜半導體層薄膜1021』上形成有源漏電極薄膜101』，源漏電極薄膜101』的材料為源漏金屬，源漏金屬層101』上塗覆有第一圖案化的光刻膠層2，第一圖案化的光刻膠層2是經過掩膜曝光、顯影處理之後的光刻膠，其圖形覆蓋源漏電極圖形區域和溝道區域，也即，第一圖案化的光刻膠層2的圖形與要形成的半導體層圖形是相同的，並且第一圖案化的光刻膠層2在溝道區域的厚度要小於其他部分的厚度，形成了圖2a所示光刻膠2的凹部；
[0036]步驟S202，進行第一次刻蝕，去掉未被所述第一圖案化的光刻膠層覆蓋的區域上的源漏電極薄膜；
[0037]具體為:如圖2b所示，刻蝕掉的是圖2a中源漏電極薄膜101』的超出第一圖案化的光刻膠層2的區域，該區域上露出摻雜半導體層薄膜1021』的部分；此時，源漏電極薄膜101』經所述第一次刻蝕後圖形產生變化，此處暫稱為部分源漏電極薄膜101」；
[0038]步驟S203，進行第二次刻蝕，去掉未被所述第一圖案化的光刻膠層覆蓋的區域上的摻雜半導體層薄膜和半導體層薄膜，所述半導體層圖形形成；
[0039]具體為:如圖2c所示，幹刻刻蝕掉的是摻雜半導體層薄膜1021』的部分和半導體層薄膜1022』的部分，形成了形狀與第一圖案化的光刻膠層2的覆蓋區域圖形相同的半導體圖形1022 ;此時，摻雜半導體層薄膜1021』經所述第二次刻蝕後，圖形產生變化，此處暫稱為部分摻雜半導體層薄膜1021」；
[0040]步驟S204，對所述光刻膠層進行灰化處理(ashing)，去掉所述溝道區域上的光刻膠層；
[0041]具體為:通過灰化處理去掉所述溝道區域的光刻膠並保留除溝道區域之外其他區域的光刻膠；此時，第一圖案化的光刻膠層2經灰化處理後圖形產生變化，此處暫稱為灰化處理後的光刻膠層2』，如圖2d所示；這是由於，第一圖案化的光刻膠層2的圖形中，溝道區域上的光刻膠厚度較薄，進行灰化處理以後，第一圖案化的光刻膠層2的整體厚度都減小，則溝道區域上的光刻膠就被去掉，露出溝道區域處的源漏電極薄膜；
[0042]步驟S205，對灰化處理後的光刻膠層進行烘烤(HB，Hard Bake)；
[0043]優選地，使用烘箱(Oven)對所述光刻膠進行烘烤，對所述光刻膠進行烘烤的溫度為:50?500°C ;對所述光刻膠進行烘烤的時間為:30?600秒；上述溫度和時間對光刻膠烘烤的效果較好，不易出現乾裂、質變等情況；更優選的情況，可根據實際需要來進行設定，並不以上述範圍為限；
[0044]步驟S206，進行第三次刻蝕，去掉未被所述灰化處理後的光刻膠層2』覆蓋的區域上的源漏電極薄膜，所述源漏電極圖形形成；
[0045]具體為:刻蝕掉溝道區域的源漏金屬；如圖2e所示，刻蝕掉溝道區域的源漏金屬，形成了溝道區域103 ;源漏金屬可包括:鑰(channel Mo)、鋁等；
[0046]步驟S207，進行第四次刻蝕，去掉未被所述灰化處理後的光刻膠層2』覆蓋的區域上的摻雜半導體層薄膜，所述摻雜半導體層圖形1021形成；
[0047]具體為:如圖2f所示，部分摻雜半導體層圖形1021』的在溝道區域103的部分被幹刻刻蝕掉，從而形成摻雜半導體層圖形1021。
[0048]通常,光刻膠包括正性光刻膠和負性光刻膠:如果用正性光刻膠，則可能被曝光的光刻膠被去除，形成圖案化的光刻膠層；如果是負性光刻膠，則可能被曝光的光刻膠留存，未被曝光的光刻膠被去除，形成圖案化的光刻膠層；光刻膠具體類型的選擇可由技術人員根據實際情況需要進行，本申請不做限制。
[0049]進一步，本實用新型實施例所述的薄膜電晶體製備方法，對所述灰化處理後的光刻膠層進行烘烤的溫度為:50?500°C。
[0050]進一步，本實用新型實施例所述的薄膜電晶體製備方法，對所述灰化處理後的光刻膠層進行烘烤的時間為:30?600秒。
[0051]進一步，本實用新型實施例所述的薄膜電晶體製備方法，
[0052]所述第一次刻蝕所使用的刻蝕液的濃度小於第三次刻蝕所使用的刻蝕液的濃度；具體濃度範圍可根據實際需要進行選定，本實施例中不做限定，只要濃度達到能夠進行正常刻蝕的程度即可。
[0053]進一步，本實用新型實施例所述的薄膜電晶體製備方法，優選地，本實施例中選定所述第一次刻蝕所使用的刻蝕液的濃度是所述第三次刻蝕所使用的刻蝕液的濃度的20%?40%，在該濃度範圍內具有更優良的刻蝕效果，最優選的濃度是30%。
[0054]第一次刻蝕所使用的刻蝕液為刻蝕原液,第三次刻蝕所使用的刻蝕液為利用水進行稀釋的刻蝕原液，刻蝕原液包括以下至少之一:醋酸、硝酸。
[0055]進一步，本實用新型實施例所述的薄膜電晶體製備方法，所述第二次刻蝕和所述第四次刻蝕均為幹刻；當然此僅為優選方案，可根據實際需要選擇其他的刻蝕類型，能夠達到刻蝕目的的刻蝕方式均可。
[0056]進一步，本實用新型實施例所述的薄膜電晶體製備方法，形成所述第一圖案化的光刻膠層的步驟包括:
[0057]在已形成的所述源漏電極薄膜上形成光刻膠薄膜，通過掩膜曝光工藝對所述光刻膠薄膜進行分區域曝光，顯影，去掉除所述薄膜電晶體的源漏電極圖形區域和溝道區域以外的光刻膠，形成所述第一圖案化的光刻膠層。
[0058]進一步，本實用新型實施例所述的薄膜電晶體製備方法，在所述第四次刻蝕之後，所述方法還包括:對所述灰化處理後的光刻膠層進行剝離；如圖2f所示，源漏電極圖形上的光刻膠被全部灰化處理掉。
[0059]進一步，本實用新型實施例所述的薄膜電晶體製備方法，所述方法還包括:在形成所述半導體層薄膜之前，形成所述薄膜電晶體的柵極圖形、柵絕緣層圖形；其中，
[0060]所述形成所述柵極圖形，包括:
[0061]依次形成柵金屬薄膜和第二圖案化的光刻膠層；所述第二圖案化的光刻膠層覆蓋所述薄膜電晶體的柵極圖形區域；
[0062]通過刻蝕去掉未被所述第二圖案化的光刻膠層覆蓋的柵金屬薄膜，所述柵極圖形形成；
[0063]對所述第二圖案化的光刻膠層進行剝離；
[0064]所述形成所述柵絕緣層圖形，包括:在所述柵極圖形上形成柵絕緣層薄膜，所述柵絕緣層圖形形成。
[0065]通過四次刻蝕製備的薄膜電晶體，其半導體層圖形和摻雜半導體層圖形之間沒有鑽蝕現象。
[0066]最後形成的薄膜電晶體如圖2f所示，包括:柵極圖形5、柵絕緣層圖形4、摻雜半導體層圖形1021、半導體層圖形1022、源漏電極圖形101和中空的溝道區域103 ;半導體層圖形為a娃,摻雜半導體層圖形為n+a娃；而且源漏電極圖形101的側面與源漏電極圖形101底面的坡度角小於90°。
[0067]源漏電極圖形101的側面與源漏電極圖形101底面的坡度角小於90°是基於如下原理:第一次刻蝕後，即稀釋液溼刻刻蝕，採用稀釋的刻蝕原液進行刻蝕，得到的源漏電極圖形101的側面與源漏電極圖形101的底面的坡度角大致為90° ;在第三次刻蝕後，即原液刻蝕，由於採用刻蝕原液進行刻蝕，可以使源漏電極圖形101的側面與源漏電極圖形101的底面的坡度角小於90°。
[0068]由此可知，進一步地，本實施方式提供的技術方案還能解決因坡度角而引發的良品率低的問題，這是由於，源漏電極圖形形成後，用傳統刻蝕過程形成的源漏電極圖形的側面與其下方的層表面所形成的坡度角大約在90°左右，這樣的坡度角容易在後續的透明導電膜(ΙΤ0膜)形成的過程中，使ΙΤ0膜在角處發生斷裂，而採用本實施方式提供的技術方案，可將該坡度角減小，即，將坡度減緩，則ΙΤ0沉積成膜時可避免發生斷裂現象，從而提高產品良率。
[0069]但是對薄膜電晶體進行兩次溼刻刻蝕和兩次幹刻刻蝕的光刻工藝(mask)時，如果沒有對光刻膠進行烘烤工藝，第二次溼刻刻蝕的刻蝕原液刻蝕會使得沒有經過烘烤的光刻膠產生裂紋，例如在灰化處理後，源漏電極圖形區域的光刻膠若未經過烘烤，在第二次溼刻刻蝕時就易產生裂紋。而全部光刻工藝結束後馬上進行烘烤又會使光刻膠發生形變，難以進行灰化處理。在第一次幹刻刻蝕和第二次溼刻刻蝕之間加入了對光刻膠的烘烤工藝，可以有效避免光刻膠的裂紋現象。
[0070]經過實驗測試，在50?500°C的溫度範圍內，對光刻膠進行30?600秒的烘烤工藝能夠達到最優的技術效果。在此溫度範圍和時間範圍內，特別是同時符合溫度範圍和時間範圍的條件下，採用本實用新型實施例所述的薄膜電晶體製備方法製作的薄膜電晶體的質量最好，半導體層圖形和摻雜半導體層圖形出現鑽蝕現象和光刻膠的裂紋現象的機率最低，而且源漏電極圖形的側面與源漏電極圖形的底面的坡度角的範圍在60?70°。
[0071]本實用新型第二個實施例還提供一種陣列基板的製備方法，所述方法應用於製備陣列基板，所述陣列基板包括若干薄膜電晶體；所述方法包括本實用新型所述的薄膜電晶體製備方法。
[0072]圖3為本實用新型實施例二的陣列基板製備方法流程圖，圖4為本實用新型實施例二的陣列基板的圖形形成過程的示意圖，如圖3所示，所述陣列基板的製備方法包括:
[0073]步驟S1，通過構圖工藝形成柵極圖形；如圖4a所示，柵極圖形5形成於玻璃基板3上；[0074]步驟S2，通過構圖工藝形成源漏電極圖形、摻雜半導體層圖形和半導體層圖形；具體如圖4b所示，在玻璃基板3和柵極圖形5上形成有柵絕緣層圖形4，柵絕緣層圖形4上形成半導體層圖形1022，半導體層圖形1022上形成摻雜半導體層圖形1021，摻雜半導體層圖形1022上形成有源漏電極圖形101 ;在源漏電極圖形101和摻雜半導體層圖形1021中形成有溝道區域103 ；
[0075]步驟S3，通過構圖工藝形成像素電極圖形；圖4c所示，像素電極圖形6覆蓋於柵絕緣層圖形4上面；
[0076]步驟S4，通過構圖工藝形成鈍化層圖形；如圖4d所示，鈍化層圖形7覆蓋薄膜電晶體；
[0077]步驟S5，通過構圖工藝形成公共電極圖形；如圖4e所示，公共電極圖形8形成於鈍化層圖形7之上。
[0078]通過兩次溼刻刻蝕和兩次幹刻刻蝕，像素電極圖形6鍍膜後不會出現斷裂現象。使用刻蝕原液對源漏電極圖形進行第二次溼刻刻蝕，刻蝕原液會使源漏電極圖形101的側面與源漏電極圖形101底面的坡度角小於90°，進而避免了像素電極圖形6鍍膜時在源漏電極圖形的側面區域出現斷裂的情況。如果僅使用稀釋液進行溼刻刻蝕，導致源漏電極圖形101的側面與源漏電極圖形101底面的坡度角大約為90°，在像素電極圖形6鍍膜時，像素電極圖形6在源漏電極圖形側面區域容易出現斷裂的情況。
[0079]此外，本實用新型實施例二所述的陣列基板的製備方法，其製備的陣列基板包括的薄膜電晶體，薄膜電晶體的半導體層圖形和摻雜半導體層圖形之間沒有鑽蝕現象，且製備過程中，光刻膠不會有裂紋。
[0080]本實用新型第三個實施例還提供一種薄膜電晶體，包括:源漏電極圖形、摻雜半導體層圖形、半導體層圖形、柵極圖形和柵絕緣層圖形；
[0081]所述柵極圖形上設有所述柵絕緣層圖形，所述柵絕緣層圖形上設有所述半導體層圖形，所述半導體層圖形上設有所述摻雜半導體層圖形，所述摻雜半導體層圖形上設有所述源漏電極圖形；
[0082]其中，所述薄膜電晶體的源漏電極圖形、摻雜半導體層圖形和半導體層圖形是通過以下方式形成的:
[0083]依次形成半導體層薄膜、摻雜半導體層薄膜、源漏電極薄膜，以及第一圖案化的光刻膠層；所述第一圖案化的光刻膠層覆蓋所述薄膜電晶體的源漏電極圖形區域和溝道區域；
[0084]進行第一次刻蝕，去掉未被所述第一圖案化的光刻膠層覆蓋的區域上的源漏電極
薄膜；
[0085]進行第二次刻蝕，去掉未被所述第一圖案化的光刻膠層覆蓋的區域上的摻雜半導體層薄膜和半導體層薄膜，所述半導體層圖形形成；
[0086]對所述光刻膠層進行灰化處理，去掉所述溝道區域上的光刻膠層；
[0087]對灰化處理後的光刻膠層進行烘烤；
[0088]進行第三次刻蝕，去掉未被所述灰化處理後的光刻膠層覆蓋的區域上的源漏電極薄膜，所述源漏電極圖形形成；
[0089]進行第四次刻蝕，去掉未被所述灰化處理後的光刻膠層覆蓋的區域上的摻雜半導體層薄膜，所述摻雜半導體層圖形形成。
[0090]所述源漏電極圖形和所述摻雜半導體層圖形中設有中空的溝道區域。
[0091]進一步，本實用新型所述的薄膜電晶體，所述源漏電極圖形的第一側面與底面的坡度角小於90°，且所述源漏電極圖形的第二側面與底面的坡度角小於90°。
[0092]如圖2f所示，所述源漏電極圖形的第一側面1011與源漏電極圖形的底面1013的坡度角小於90°，且所述源漏電極圖形的第二側面1012與源漏電極圖形的底面1013的坡度角小於90°。
[0093]本實用新型實施例三所述的薄膜電晶體，半導體層圖形和摻雜半導體層圖形之間沒有鑽蝕現象，且製備過程中，光刻膠不會有裂紋。
[0094]本實用新型第四個實施例還提供一種陣列基板，包括:玻璃基板、鈍化層圖形、像素電極圖形、公共電極圖形，還包括本實用新型實施例所述的薄膜電晶體。
[0095]薄膜電晶體包括:柵極圖形5、柵絕緣層圖形4、摻雜半導體層圖形1021和半導體層圖形1022、源漏電極圖形101和中空的溝道區域103 ;源漏電極圖形101的側面與源漏電極圖形101底面的坡度角小於90°
[0096]本實用新型實施例四所述的陣列基板，其包括的薄膜電晶體的摻雜半導體層圖形和半導體層圖形之間沒有鑽蝕現象，且製備過程中，光刻膠不會有裂紋。此外，像素電極圖形在源漏電極圖形的側面區域也沒有斷裂的情況。
[0097]本實用新型第五個實施例還提供一種薄膜電晶體製備系統，所述系統應用於對待加工件進行加工以製備薄膜電晶體；
[0098]所述系統包括:鍍膜裝置96、光刻膠塗覆裝置97、溼刻裝置91、幹刻裝置92、灰化裝置93、烘箱94和機械臂95 ；
[0099]其中，所述鍍膜裝置96，用於在所述待加工件上依次形成半導體層薄膜、摻雜半導體層薄膜、源漏電極薄膜；
[0100]所述光刻膠塗覆裝置97，用於在形成有半導體層薄膜、摻雜半導體層薄膜、源漏電極薄膜的所述待加工件上形成第一圖案化的光刻膠層；所述第一圖案化的光刻膠層覆蓋所述薄膜電晶體的源漏電極圖形區域和溝道區域；
[0101]所述溼刻裝置91包括第一溼刻單元911和第二溼刻單元912，
[0102]所述第一溼刻單元911，用於進行第一次刻蝕，去掉未被所述第一圖案化的光刻膠層覆蓋的區域上的源漏電極薄膜；
[0103]所述第二溼刻單元912，用於進行第三次刻蝕，去掉未被所述灰化處理後的光刻膠層覆蓋的區域上的源漏電極薄膜，所述源漏電極圖形形成；
[0104]所述幹刻裝置92包括第一幹刻單元921和第二幹刻單元922，
[0105]所述第一幹刻單元921，用於進行第二次刻蝕，去掉未被所述第一圖案化的光刻膠層覆蓋的區域上的摻雜半導體層薄膜和半導體層薄膜，所述半導體層圖形形成；
[0106]所述第二幹刻單元922，用於進行第四次刻蝕，去掉未被所述灰化處理後的光刻膠層覆蓋的區域上的摻雜半導體層薄膜，所述摻雜半導體層圖形形成；
[0107]所述灰化裝置93:用於對所述光刻膠層進行灰化處理，去掉所述溝道區域上的光刻膠層；
[0108]所述烘箱94，用於對灰化處理後的光刻膠層進行烘烤；[0109]所述機械臂95，用於將所述待加工件從所述溼刻裝置放置入所述幹刻裝置、從所述幹刻裝置放置入所述灰化裝置、從所述灰化裝置放置入所述烘箱、以及從所述烘箱放置入所述溼刻裝置。
[0110]本實用新型第五個實施例所述的薄膜電晶體製備系統是本實用新型第一個實施例所述的薄膜電晶體製備方法的實現系統，其具體原理與第一個實施例相同，因此不再贅述。
[0111]以上僅為本實用新型的優選實施例，當然，本實用新型還可以有其他多種實施例，在不背離本實用新型精神及其實質的情況下，熟悉本領域的技術人員當可根據本實用新型做出各種相應的改變和變形，但這些相應的改變和變形都應屬於本實用新型所附的權利要求的保護範圍。
【權利要求】
1.一種薄膜電晶體，包括:源漏電極圖形、摻雜半導體層圖形、半導體層圖形、柵極圖形和柵絕緣層圖形；所述柵極圖形上設有所述柵絕緣層圖形，所述柵絕緣層圖形上設有所述半導體層圖形，所述半導體層圖形上設有所述摻雜半導體層圖形，所述摻雜半導體層圖形上設有所述源漏電極圖形；其中所述源漏電極圖形的第一側面與底面的坡度角小於90°，且所述源漏電極圖形的第二側面與底面的坡度角小於90°。
2.—種陣列基板，包括:玻璃基板、鈍化層、像素電極、公共電極，其特徵在於，還包括權利要求1所述的薄膜電晶體。
3.一種薄膜電晶體製備系統，所述系統應用於對待加工件進行加工以製備薄膜電晶體；其特徵在於，所述系統包括:鍍膜裝置、光刻膠塗覆裝置、溼刻裝置、幹刻裝置、灰化裝置、烘箱和機械臂；其中，所述鍍膜裝置用於在所述待加工件上依次形成半導體層薄膜、摻雜半導體層薄膜、源漏電極薄膜；所述光刻膠塗覆裝置用於在形成有半導體層薄膜、摻雜半導體層薄膜、源漏電極薄膜的所述待加工件上形成第一圖案化的光刻膠層；所述第一圖案化的光刻膠層覆蓋所述薄膜電晶體的源漏電極圖形區域和溝道區域；所述溼刻裝置包括第一溼刻單元和第二溼刻單元，所述第一溼刻單元，用於進行第一次刻蝕，去掉未被所述第一圖案化的光刻膠層覆蓋的區域上的源漏電極薄膜；所述第二溼刻單元，用於進行第三次刻蝕，去掉未被所述灰化處理後的光刻膠層覆蓋的區域上的源漏電極薄膜，所述源漏電極圖形形成；所述幹刻裝置包括第一幹刻單元和第二幹刻單元，所述第一幹刻單元，用於進行第二次刻蝕，去掉未被所述第一圖案化的光刻膠層覆蓋的區域上的摻雜半導體層薄膜和半導體層薄膜，所述半導體層圖形形成；所述第二幹刻單元，用於進行第四次刻蝕，去掉未被所述灰化處理後的光刻膠層覆蓋的區域上的摻雜半導體層薄膜，所述摻雜半導體層圖形形成；所述灰化裝置:用於對所述光刻膠層進行灰化處理，去掉所述溝道區域上的光刻膠層；所述烘箱，用於對灰化處理後的光刻膠層進行烘烤；所述機械臂，用於將所述待加工件從所述溼刻裝置放置入所述幹刻裝置、從所述幹刻裝置放置入所述灰化裝置、從所述灰化裝置放置入所述烘箱、以及從所述烘箱放置入所述溼刻裝置。
【文檔編號】H01L27/02GK203521409SQ201320433465
【公開日】2014年4月2日 申請日期:2013年7月19日 優先權日:2013年7月19日
【發明者】魏小丹, 楊曉峰, 張同局, 倪水濱 申請人:京東方科技集團股份有限公司, 成都京東方光電科技有限公司