將信息數據寫入閃速存儲器件時處理寫錯誤的方法和裝置的製作方法
2023-05-19 20:30:06 1
專利名稱：將信息數據寫入閃速存儲器件時處理寫錯誤的方法和裝置的製作方法
技術領域：
本發明涉及一種用於在將信息數據寫入閃速存儲器件時處理寫錯誤的方法和裝 置，其中，將多個閃速存儲器件分配至公共數據總線，並且在總線寫周期中，這些閃速存儲 器件順序地被饋送以要存儲於其中的信息數據。
背景技術：
如在存儲器件(例如，Grass Valley VENOM固態記錄器)中使用的NAND閃速半 導體器件並不是無錯誤地進行操作。對於寫入而言，在頁面導向(page-oriented)模式下， 對閃速存儲器件進行物理訪問，從而一個『頁面』例如包括1024或2048個數據字以及相關 的糾錯碼。未來的快閃記憶體器件將具有4096位元組的頁面大小。可以僅對特定大小的數據『塊』 執行特定閃速存儲器的擦除操作。這樣的數據塊可以包括64個頁面。在存儲器件的製造期間，已經檢測到了一些存儲器缺陷，並且將相應存儲器位 置或頁面標記為『壞』並且不可用。特定電路避免將信息數據存儲在這樣的『壞』位置 處。然而，在閃速半導體的使用期限和操作期間，會出現其他存儲器缺陷。相關處理必須 防止丟失要寫入閃速存儲的這種新缺陷扇區中的信息數據。例如在W02007/080031A1和 W02006/108755A1中描述了相應處理。
發明內容
這種處理的缺點在於，在實際記錄或獲取完成之後，應將意在寫入閃速存儲器的 有缺陷區並高速緩衝到例如SRAM存儲器中的信息數據拷貝至閃速存儲器內的『保存』區。 這需要花費一些額外時間，並且在還沒有將信息數據存儲到記錄裝置的閃速存儲扇區中 時，相應信息是不安全的。記錄裝置的中間故障(例如，操作錯誤或由於電池沒電引起的掉 電)導致信息丟失。然而，在專業存儲系統中，這樣的存儲故障是不可接受的。本發明要解決的問題是，正確處理閃速存儲器件中的信息數據寫錯誤，使得在針 對附著至公共總線的多個閃速存儲器的寫周期期間，進行錯誤處理。權利要求1中公開的 方法解決了該問題。在權利要求2中公開了利用這種方法的裝置。根據本發明，並不是在記錄已經完成之後而是與該記錄並行地處理動態缺陷管 理。有利地，所需的SRAM存儲器大小可以較小，該SRAM存儲器存儲最初意在存儲在缺 陷閃速存儲器頁面中的信息數據。由於當前商業可用NAND快閃記憶體器件的I/O數據速率相對於先前快閃記憶體器件類型的I/ 0數據速率已經得到提高，因此，現在剩餘的可用帶寬可以用於本發明的內部拷貝處理。即使在閃速存儲器件中存在當前未知類型的缺陷的情況下，也有助於所有信息數 據的保存存儲。在記錄裝置故障或由於記錄開始與獲取結束之間發生的低電池狀態而引起 的系統停機的情況下，不會丟失信息。原則上，本發明的方法適合於在將信息數據寫入閃速存儲器件時處理寫錯誤，其
4中，將兩個或多個閃速存儲器件分配至公共數據總線，並且在總線寫周期期間，這些閃速 存儲器件中的兩個或多個順序地被饋送以要存儲於其中的所述信息數據，所述方法包括步 驟-在所述總線寫周期中，所述閃速存儲器件中的至少一個不被饋送所述信息數據 的當前部分以供存儲；-至少在將所述信息數據的當前部分寫入所述閃速存儲器件中當前一個的頁面中 時出現錯誤的情況下，將所述信息數據的所述當前部分寫入非閃速存儲器；-在後續總線寫周期期間，在包含該缺陷頁面的閃速存儲器件正常空閒的情況下， 將該空閒時間段用於將所述信息數據的相應存儲部分從所述非閃速存儲器拷貝至該閃速 存儲器件的被設定為用於保存的或無缺陷的頁面。原則上，本發明的裝置適合於，在將信息數據寫入閃速存儲器件時處理寫錯誤，所 述裝置包括-至少一條公共數據總線；-被分配至所述數據總線中的每一條的兩個或多個閃速存儲器件以及至少一個非 閃速存儲器，其中，所述數據總線中的每一條經由FIFO器件接收應用數據，在總線寫周期中， 每條總線的這些閃速存儲器件中的兩個或多個被順序地饋送以要存儲於其中的所述信息 數據，其中，在所述總線寫周期中，所述閃速存儲器件中的至少一個不被饋送所述信息 數據的當前部分以供存儲，其中，至少在將所述信息數據的當前部分寫入所述閃速存儲器件中當前一個的頁 面中時出現錯誤的情況下，將所述信息數據的所述當前部分寫入非閃速存儲器；其中，在後續總線寫周期期間，在包含缺陷頁面的閃速存儲器件正常空閒的情況 下，將該空閒時間段用於將所述信息數據的相應存儲部分從所述非閃速存儲器拷貝至該閃 速存儲器件的被設定為用於保存的或無缺陷的頁面。在相應的從屬權利要求中公開了本發明的有利附加實施例。
參照附圖描述本發明的示例實施例，在附圖中圖1是總線上已知的存儲器寫周期；圖2是第一寫序列中總線上本發明存儲器寫周期；圖3是不同閃速存儲器為空閒的連續完整總線寫周期；圖4是本發明的拷貝處理。
具體實施例方式對已知NAND閃速存儲器件的寫訪問以兩個步驟執行從閃速存儲器件的I/O管腳收集數量為例如2048或4096位元組(S卩，一個『頁面，) 的信息數據，並將該信息數據存儲在內部緩衝存儲器中。將內部緩衝存儲器的內容(一個頁面)拷貝至閃速存儲區。
5
一方面，以上拷貝處理相對較慢，典型地，一個頁面的拷貝時間為700μ S。另一方 面，從閃速存儲器件的外部訪問內部緩衝存儲器相對較快對於當前器件，總線數據速率為 20-40MB/S，對於下一代閃速存儲器件，總線數據速率高達200MB/S。為了實現增加的數據速率，可以將NAND快閃記憶體器件作為存儲器矩陣布置在記錄裝 置中(如W02007/080031A1的圖1和W02006/108755A1的圖1所示)，該存儲器矩陣受若干 總線的控制，如針對單獨一條總線的當前應用的圖1所示，每條總線B與N個NAND快閃記憶體器
件，器件0、器件1、器件2.....器件Ν-2、器件N-I相連。第一行表示針對器件0的第一寫
周期，第二行表示針對器件1的第二寫周期，依此類推。最後一行表示針對器件N-I的最後 寫周期。參考上述總線數據速率以及上述拷貝時間來計算連接至總線的NAND快閃記憶體器件的 數目，以便於滿足應用數據速率的要求。作為交織復用執行寫操作。現有體系結構(例如， 上述VENOM FlashPak)在寫錯誤的情況下不提供用於額外數據傳送的帶寬。根據本發明，通過以下方式添加額外帶寬(相對於所需應用帶寬)如圖2所示， 將一個或多個附加閃速存儲器件添加至一條或多條總線B，或者使用較快閃速存儲器件。例 如，在總線上需要N個閃速存儲器件以滿足原始帶寬要求的情況下，總線上存在的Ν+1個閃 速存儲器器件提供增加(N+l)/N倍的I/O帶寬。使用該附加帶寬，來輔助正在進行的交織 復用內從SRAM存儲器至快閃記憶體器件的內部拷貝處理。僅在出現快閃記憶體頁面寫錯誤時使用該額 外帶寬。選擇用於快閃記憶體器件的內部拷貝處理的附加帶寬和接口帶寬，以使得實現本發明的 頁面寫錯誤缺陷管理。在無錯誤頁面寫操作期間，總線B上的一個快閃記憶體器件(例如，圖2中的器件0)不 用於當前寫周期內的寫入。圖2示出了一個以器件1開始並以器件N結束的寫周期。第一 行表示針對器件1的第一寫周期，第二行表示針對器件2的第二寫周期，依此類推。最後一 行表示針對器件N的最後寫周期。在後續寫周期期間，在該寫周期中不使用總線B上的另 一快閃記憶體器件，而是在該寫周期中使用器件0。控制器或針對處理器的相應程序(其中，控制 器或處理器未示出)-控制對附著至總線B的閃速存儲器件0至器件N的寫操作；-控制在當前總線寫周期中不使用總線B上的哪一個閃速存儲器；-檢查總線B上的閃速存儲器(或任何其他相應狀態數據)已經用信號報告了寫 錯誤或新的缺陷寫區域；-控制如結合圖4所描述的去往和來自非閃速存儲器的相應信息數據傳送，該非 閃速存儲器附著至總線B。圖3示出了(完整)示例總線寫周期的連續序列，在每個總線寫周期中，不同快閃記憶體 器件在總線B上為空閒，以總線寫周期0中的器件0開始並以總線寫周期N中的器件N結 束。在Ν+1個寫周期之後，每個快閃記憶體器件在總線寫周期N中為空閒。在圖4a中，在閃速存儲器(例如，器件0)中的寫錯誤或該閃速存儲器中的新缺陷 寫區域(由該閃速存儲器)用信號報告的情況下，將要被寫入缺陷快閃記憶體頁面的信息數據臨 時存儲在非閃速存儲器(例如，SRAM存儲器)中。作為備選，寫入當前閃速存儲器中的頁面信息數據還被並行地寫入SRAM存儲器， 而同時在適當時間刪除或蓋寫先前存儲在SRAM存儲器中的信息數據，這意味著，需要SRAM 存儲器的存儲容量比其他實施例中的存儲容量更大。
在後續總線寫周期期間，在包含該缺陷頁面的閃速存儲器件正常空閒的情況下， 如圖4b所示，將該空閒時間段用於發起和執行從SRAM存儲器至該閃速存儲器件的被設定 為用於保存的或無缺陷的快閃記憶體頁面的拷貝操作。其後，如圖4c所示，處理以正常方式繼續。 在總線B的輸入處布置的FIFO用於補償快閃記憶體總線B上的增加(N+1) /N倍的數據速率。在多數情況下，將三個或更多個閃速存儲器件，器件0、器件1.....器件N-I分配
或連接至公共數據總線B，在總線寫周期中，這些閃速存儲器件中的兩個或更多個順序地被 饋送以要存儲於其中的信息數據。在高速緩衝存儲器件內，在第一步驟中，將信息數據寫入 快閃記憶體器件的內部高速緩衝存儲扇區中，以及在第二步驟中，從該高速緩衝存儲器向閃速存 儲器核傳送或編程該信息數據。然而，在『高速緩衝模式』用於閃速存儲器的情況下，閃速存儲器件允許將信息數 據寫入快閃記憶體器件的高速緩衝存儲扇區，而將先前接收到的信息數據從高速緩衝存儲器編程 (即，存儲)到閃速存儲器核(閃速存儲器件具有兩個高速緩衝存儲扇區或兩個高速緩衝存
儲器)中。在這樣的『高速緩衝模式』操作中，將至少兩個閃速存儲器件，器件0、器件1.....
器件N-I分配或連接至公共數據總線B。
權利要求
一種在將信息數據寫入閃速存儲器件時處理寫錯誤的方法，其中，將兩個或更多個閃速存儲器件(器件1、器件1、器件N 1)分配至公共數據總線(B)，並且在總線寫周期中，這些閃速存儲器件中的兩個或更多個被順序地饋送以要存儲於其中的所述信息數據，所述方法包括步驟 在所述總線寫周期中，所述閃速存儲器件中的至少一個不被饋送所述信息數據的當前部分以供存儲； 至少在將所述信息數據的當前部分寫入所述閃速存儲器件中的當前一個的頁面中時出現錯誤的情況下，將所述信息數據的所述當前部分寫入非閃速存儲器(SRAM)； 在後續總線寫周期期間，在包含缺陷頁面的閃速存儲器件正常空閒的情況下，將該空閒時間段用於將所述信息數據的相應存儲部分從所述非閃速存儲器(SRAM)拷貝至該閃速存儲器件的被設定為用於保存的或無缺陷的頁面。
2.根據權利要求1所述的方法，其中，在連續總線寫周期中的每一個中，所述總線上的 所述閃速存儲器件中不同的一個不被饋送所述信息數據的當前部分以供存儲。
3.根據權利要求1或2所述的方法，其中，所述非閃速存儲器(SRAM)是SRAM存儲器。
4.根據權利要求1至3之一所述的方法，其中，所述閃速存儲器件(器件0、器件1、器 件N-1)在高速緩衝模式下進行操作。
5.根據權利要求1至3之一所述的方法，其中，所述閃速存儲器件(器件0、器件1、器 件N-1)不在高速緩衝模式下進行操作，並且三個或更多個閃速存儲器件被分配至所述公 共數據總線(B)。
6.一種在將信息數據寫入閃速存儲器件時處理寫錯誤的裝置，所述裝置包括-至少一條公共數據總線(B)；-被分配至所述數據總線(B)中的每一條的兩個或更多個閃速存儲器件(器件0、器件 1、器件N-1)以及至少一個非閃速存儲器(SRAM)，其中，所述數據總線中的每一條經由FIFO器件接收應用數據，在總線寫周期中，每條 總線的這些閃速存儲器件中的兩個或更多個被順序地饋送以要存儲於其中的所述信息數 據，其中，在所述總線寫操作周期中，所述閃速存儲器件中的至少一個不被饋送所述信息 數據的當前部分以供存儲，其中，至少在將所述信息數據的當前部分寫入所述閃速存儲器件中當前一個的頁面中 時出現錯誤的情況下，將所述信息數據的所述當前部分寫入所述非閃速存儲器(SRAM)；其中，在後續總線寫周期期間，在包含缺陷頁面的閃速存儲器件正常空閒的情況下，將 該空閒時間段用於將所述信息數據的相應存儲部分從所述非閃速存儲器(SRAM)拷貝至該 閃速存儲器件的被設定為用於保存的或無缺陷的頁面。
7.根據權利要求6所述的裝置，其中，在連續總線寫周期中的每一個中，所述總線上的 所述閃速存儲器件中不同的一個不被饋送所述信息數據的當前部分以供存儲。
8.根據權利要求6或7所述的裝置，其中，所述非閃速存儲器(SRAM)是SRAM存儲器。
9.根據權利要求6至8之一所述的裝置，其中，所述閃速存儲器件(器件0、器件1、器 件N-1)在高速緩衝模式下進行操作。
10.根據權利要求6至8之一所述的裝置，其中，所述閃速存儲器件(器件0、器件1、器件N-1)不在高速緩衝模式下進行操作，並且三個或更多個閃速存儲器件被分配至所述公 共數據總線(B)。
全文摘要
本發明公開了一種將信息數據寫入閃速存儲器件時處理寫錯誤的方法和裝置。為了寫入，在面向頁面模式中物理訪問閃速存儲器件，但是這樣的器件在操作中不是無錯的。根據本發明，當在總線(B)寫周期中，順序地將信息數據寫入被分配至公共數據總線的閃速存儲器件(器件0、器件1、器件N-1)時，至少一個所述閃速存儲器件不被饋送所述信息數據的當前部分以供存儲。在將當前信息數據部分寫入所述閃速存儲器件的當前一個的頁面時發生錯誤的情況下，將所述當前信息數據部分寫入非閃速存儲器(SRAM)。在後續總線寫周期期間，在包含缺陷頁面的閃速存儲器件正常空閒的情況下，將該空閒時間段用於將所述信息數據的相應存儲部分從所述非閃速存儲器拷貝至該閃速存儲器件的無缺陷頁面。
文檔編號G06F13/16GK101937719SQ20101021836
公開日2011年1月5日 申請日期2010年6月28日 優先權日2009年6月29日
發明者湯姆森·布魯內, 米夏埃爾·德雷克斯勒, 迪特爾·豪普特 申請人:湯姆森許可貿易公司