提供中央處理器工作點的轉換電路的製作方法

2023-05-19 17:14:46 1

專利名稱：提供中央處理器工作點的轉換電路的製作方法
技術領域：
本實用新型涉及一種提供中央處理器的工作點(Operating point；Quiescent point)的轉換電路，特別涉及一種漸進式變換中央處理器(CentralProcessor Unit)工作頻率及工作電壓的轉換電路。
現代化的計算機除了講究處理及傳送數據的速度，以節省操作時間之外，同時，也要求能節省能源，以降低成本。因此，在計算機的功能當中就有一項是省電模式的設計，亦即在計算機系統預定的時限內，當計算機的螢光屏檢測不到任何動作時，或者硬碟沒有發生任何讀/寫作用時，計算機便會自動進入一種等待模式(Idle)，在等待狀態下，螢光屏顯示器會自動關閉，直到使用者按了鍵盤或移動滑鼠才會恢復正常，而在等待狀態下，硬碟的供電會被縮減至最低，直到系統重新對磁碟機進行存取時，就會回到正常模式(Busy)。
如上所述，計算機系統處於等待模式時，所消耗的電力比較少，主要原理是在等待模式時，將中央處理器的工作頻率及電壓調低，直到正常工作狀態，再回復較穩定的高頻率及高電壓，以節省長時間工作所需消耗的能源。
參考

圖1，為公知計算機系統中變換工作頻率及工作電壓的操作方塊圖。計算機系統100是使用一個時鐘產生器(Clock Generator)110，由晶體振蕩(Crystal Oscillation)方式，來產生一個頻率14.318MHz的時鐘信號VB，接著，由一個倍頻處理單元120，將時鐘信號VB的頻率提高n倍(n=2,3,…)，而倍頻處理單元120是利用一個鎖相迴路(Phase Lock Loop)121，鎖定住時鐘信號VB的相位，以產生一個倍頻信號VD。最後，利用一個除頻處理單元130，將倍頻信號VD的頻率降低m倍(m=2,3,…)，即可獲得一個輸出信號VF以提供中央處理器140所需的工作頻率f。
另一方面，計算機系統100是利用一個直流對直流的電壓調變單元150，來進行工作電壓V的調變。電壓調變單元150具有第一輸入端P1，用以輸入一個直流偏壓VS(通常為5V)，以及第二輸入端P2，為控制信號CTL的輸入端。當控制信號CTL由0電平上升至1電平時，輸出信號VP亦由低電位L上升至高電位H，以提供中央處理器140所需的工作電壓V。
參照圖2A，繪示圖1中工作頻率及工作電壓的變化曲線圖。當計算機系統100處於省電模式的等待狀態D時，中央處理器140的工作頻率f為100MHz，工作電壓V為1.3V，是低頻、低電壓，當計算機系統100在時間點t0進入正常工作模式W後，工作頻率f則變為800MHz，工作電壓V變為1.8V，是高頻、高電壓。然而，此時計算機系統100的電流I也於時間點t0，突然由等待狀態D的低電流1A，變成工作狀態W的高電流10A時，因而，上述的變化曲線會在時間點t0處，產生不穩定的振蕩情形，如圖2B所示。一般為防止此種不穩定現象，會採取額外的保護措施，因而增加了系統的成本。
有鑑於此，本實用新型的主要目的就是在提供一種中央處理器的工作點的轉換電路，利用在計算機系統中加入適當的電阻電容(RC)線路，以實際的電阻電容的組合來調整中央處理器所需的工作頻率與工作電壓，並可將工作頻率與工作電壓的變化設計為同步變化，用以減低上述工作頻率及電壓變化的不穩定性，進而降低系統的成本。
根據本實用新型的目的，提出一種提供中央處理器的工作點的轉換電路，包括一鎖相迴路與一電壓調變單元，用以接收一時鐘信號、一直流偏壓、與一控制信號並輸出一工作頻率與一工作電壓至中央處理器。在鎖相迴路中利用一第一RC線路接收時鐘信號並輸出至壓控振蕩器，再經由壓控振蕩器輸出工作頻率至中央處理器。電壓調變單元是以一電壓放大器接收直流偏壓，並以一第二RC線路接收控制信號並輸出至電壓放大器，控制電壓放大器輸出工作電壓至中央處理器。利用第一RC線路及第二RC線路所提供的RC值，有效降低系統的不穩定現象，節省所需的成本。
為讓本實用新型的上述目的、特徵、和優點能更明顯易懂，下文特舉一較佳實施例，並結合附圖，作詳細說明如下附圖的簡單說明圖1為公知計算機系統中調變工作頻率及工作電壓的操作方塊圖；圖2A為圖1中工作頻率及工作電壓的變化曲線圖；圖2B為圖2A中工作頻率及工作電壓變化具有振蕩現象的變化曲線圖3為依照本實用新型一較佳實施例的提供中央處理器的工作頻率及工作電壓的轉換電路結構圖；圖4為依照本實用新型一較佳實施例的工作頻率及工作電壓變化曲線圖。
參照圖3，其是依照本實用新型一較佳實施例的提供中央處理器的工作點的轉換電路結構圖。此轉換電路包括鎖相迴路300，用以接收時鐘信號CLK，並產生一個輸出信號VF，提供中央處理器310所需的工作頻率f，以及電壓調變單元320，用以接收控制信號CTL(0/1電平)，提供中央處理器310所需的工作電壓V。
鎖相迴路300中包括一壓控振蕩器301與一第一RC線路302，第一RC線路302經由壓控振蕩器301的第一輸入端P1連接至壓控振蕩器301。而電壓調變單元320具有偏壓輸入端A1與信號輸入端A2，偏壓輸入端A1是用以輸入直流偏壓VS，例如為5V，信號輸入端A2是用以接收上述的控制信號CTL。電壓調變單元320內部包括一電壓放大器321與一第二RC線路322，第二RC線路是連接於電壓放大器321與信號輸入端A2之間，用以接收控制信號CTL並經由電壓放大器321的第二輸入端P2輸出至電壓放大器321；電壓放大器321接受上述直流偏壓VS，並在控制信號CTL的控制下，產生電壓為V的輸出信號VP。
上述的第一RC線路302與第二RC線路322可由一電阻R與一電容C組成，例如電阻R的電阻值約為數百KΩ、電容C的電容值約為數十μF至數百μF。利用RC線路本身所造成的遲延來穩定提供中央處理器所需的工作頻率與工作電壓，而不致造成傳統工作頻率與工作電壓因瞬間變化而導致中央處理器的誤動作。另外，還可利用第一RC線路302與第二線路322中各電阻R與電容C的設計，將所需的工作頻率與工作電壓設計成同步變化，以提供中央處理器所需的工作頻率與工作電壓。
參照圖4，其為依照本實用新型一較佳實施例的工作頻率及工作電壓的變化曲線圖。當中央處理器310在時間點t0，由等待模式D變成工作模式W時，工作頻率f是由低頻f1改變為高頻f2，而工作電壓V亦由低電壓V1改變為高電壓V2。由於上述第一RC線路302及第二RC線路322的作用，工作頻率f及工作電壓V自時間點t0的變化是呈漸進式上升。其中可利用上述將第一RC線路302與第二線路322中各電阻R與電容C的設計，將所需的工作頻率與工作電壓設計成同步變化，使得工作頻率f變化的延遲時間t1，與工作電壓V變化的延遲時間t2相同，因此，系統可由低頻與低電壓的省電模式，同一時間漸進式調變到高頻與高電壓的穩定工作模式。
本實用新型的特色是在鎖相迴路及電壓調變單元中，分別加入第一RC線路及第二RC線路，選用適當的電阻電容乘積值(RC值)，使得經由上述時間t0的工作頻率f及工作電壓V的變化，呈漸進式上升，由於英特爾(Intel)的中央處理器允許緩慢漸進式的切換頻率及電壓的特性，因而，本實用新型的設計在不降低系統工作效能下，可降低上述不穩定的振蕩情形，有效提高系統的穩定性。
本實用新型是在鎖相迴路及電壓調變單元中加入具有大電阻電容乘積值的RC線路，可以有效降低中央處理器工作頻率及電壓調變時所產生的振蕩現象，提高系統的穩定性，並降低保護電路所需花費的成本。
綜上所述，雖然本實用新型已以一較佳實施例揭露如上，然其並非用以限定本實用新型，任何本領域的技術人員，在不脫離本實用新型的精神和範圍內，當可作各種更動與潤飾，因此本實用新型的保護範圍應當以權利要求範圍所界定的為準。
權利要求1．一種提供中央處理器工作點的轉換電路，用以接收一時鐘信號、一直流偏壓、與一控制信號並輸出一工作頻率與一工作電壓至該中央處理器，該轉換電路包括一鎖相迴路，包括一第一電阻電容(RC)線路與一壓控振蕩器，該鎖相迴路自該第一RC線路接收該時鐘信號並輸出至該壓控振蕩器，再自該壓控振蕩器輸出該工作頻率至該中央處理器；以及一電壓調變單元，包括一電壓放大器，用以接收該直流偏壓；及一第二RC線路，用以接收該控制信號並輸出至該電壓放大器，控制該電壓放大器輸出該工作電壓至該中央處理器。
2．如權利要求1所述的轉換電路，其中當該中央處理器自一等待模式進入一工作模式時，該工作頻率自低頻經一第一延遲時間轉換為高頻。
3．如權利要求2所述的轉換電路，其中該工作電壓自低電壓經一第二延遲時間轉換為高電壓。
4．如權利要求3所述的轉換電路，其中該第一延遲時間與該第二延遲時間相等。
5．如權利要求1所述的轉換電路，其中該直流偏壓為5伏特。
6．如權利要求1所述的轉換電路，其中該第一電阻電容(RC)線路至少包括一電阻與一電容。
7．如權利要求1所述的轉換電路，其中該第二電阻電容線路至少包括一電阻與一電容。
8．一種提供工作點的轉換電路，包括一鎖相迴路，包括一第一電阻電容(RC)線路與一壓控振蕩器，該鎖相迴路自該第一RC線路接收一時鐘信號並輸出至該壓控振蕩器，再自該壓控振蕩器輸出一工作頻率；以及一電壓調變單元，包括一電壓放大器，用以接收一直流偏壓；及一第二RC線路，用以接收一控制信號，並輸出至該電壓放大器，控制該電壓放大器輸出一工作電壓。
專利摘要一種提供中央處理器的工作點的轉換電路,利用在計算機系統中加入適當的電阻電容(RC)線路,在提供工作電壓的電壓調變單元與工作頻率的鎖相迴路中,以實際的電阻與電容的組合來調整中央處理器所需的工作頻率與工作電壓,並可利用電阻與電容的組合,將工作頻率與工作電壓的變化設計為同步變化,用以減低上述工作頻率及電壓變化的不穩定性,進而降低系統的成本。
文檔編號G06F1/32GK2445367SQ0023561
公開日2001年8月29日 申請日期2000年6月12日 優先權日2000年6月12日
發明者葉嗣平 申請人:華碩電腦股份有限公司