一種製備多層超細矽線條的方法
2023-05-20 11:44:16 2
一種製備多層超細矽線條的方法
【專利摘要】一種製備多層超細矽線條的方法，包括：製備矽的腐蝕掩蔽層；外延形成Fin及其兩端的源漏區；形成多層超細矽線條。本發明的優點如下：原子層澱積可準確定義超細線條的位置，可控性好；對矽的各向異性腐蝕是自停止的，工藝窗口大，腐蝕所得的納米線截面形貌均勻、平整；採用先製備掩膜，後外延溝道的方法，形成多層側壁腐蝕掩膜的工藝簡單，不論掩蔽層層數多少，僅需一次外延窗口的刻蝕即可得到多層側壁掩膜；結合氧化技術可以製備尺寸小於10nm的線條，滿足小尺寸器件關鍵工藝的要求；採用TMAH溶液溼法腐蝕多晶矽，操作簡便，安全；不會引入金屬離子，適用於集成電路製造工藝中；完全和體矽平面電晶體工藝兼容，工藝成本代價小。
【專利說明】一種製備多層超細矽線條的方法
【技術領域】
[0001]本發明屬於超大規模集成電路製造【技術領域】，涉及一種製備集成電路中超細矽線條的方法，尤其涉及一種結合矽的選擇性外延與矽的各向異性腐蝕技術來製備位置與形狀可控的多層超細矽線條的方法。
【背景技術】
[0002]隨著摩爾定律推進到22nm工藝節點，傳統平面器件因其短溝效應和可靠性問題愈加突出，導致器件性能嚴重退化，不能滿足摩爾定律的要求。以魚鰭型場效應電晶體(FinFET)為代表的三維多柵器件(Mult1-gate MOSFET, MuGFET),以其出眾的抑制短溝效應能力，以及集成密度高，與傳統CMOS工藝兼容等優點，在22nm節點成功實現量產。
[0003]在三維多柵器件中，多層圍柵納米線場效應管(Mult1-Bridge-ChannelGate-all-around Nanowire FET，MBC GAA NWFET)具有非常突出的柵控能力，超高集成密度和驅動電流等優勢成為22nm以下節點的有力競爭者。
[0004]製造多層圍柵納米線場效應管的關鍵技術之一是製備位置、截面形狀均勻可控的多層超細矽線條。
[0005]香港科技大學的Ricky M.Y.Ng小組結合電感耦合等離子(ICP)刻蝕中的Bosch工藝與犧牲氧化，形成上下排列的多層納米線[M.Y.Ng Ricky, etal.，EDL, 2009, 30(5):520?522.]。但該方法形成納米線的位置和截面形狀因工藝漲落而不可控，進而造成器件性能漲落嚴重。
[0006]韓國三星電子公司Sung-Young Lee等人以SiGe為犧牲層在體娃襯底上成功製備
7多層溝道場效應管[Sung-Young Lee, et al.，TED, 2003，2 (4): 253-257.]。其核心技術為在體矽上外延得到S1-SiGe的超晶格結構，通過溼法腐蝕去掉SiGe犧牲層得到多層懸空溝道。但該超晶格結構中的各層膜厚受到晶格失配與應力釋放等因素限制，且工藝相對複雜，生產周期相對漫長。
【發明內容】
[0007]本發明針對上述問題，提出了一種結合矽的選擇性外延與矽的各向異性腐蝕技術來製備多層超細線條的方法。該方法製得的多層超細矽線條具有位置與截面形狀均勻、可控的優點。
[0008]術語說明:根據葉良修《半導體物理》第一章中定義:(100)、(110)、(111)為晶面的密勒指數;〈100>、〈110〉、〈111〉、〈112〉為晶向指數。
[0009]本發明的技術方案如下:
[0010]一種製備多層超細矽線條的方法，包括以下步驟:
[0011]A.製備矽的腐蝕掩蔽層，目的是在經步驟B3得到的魚鰭狀矽島Fin側壁形成多層腐蝕掩蔽層；
[0012]掩蔽層的層數與位置決定細線條的層數與位置；通過犧牲層厚度定義出細線條的層間距，為保證經步驟Cl後形成的多層超細矽線條上下完全分離，犧牲層厚度(H)與Fin寬度(WFin)間需滿足:對於(100)襯底，H>WFin*tan54.7。;對於(110)襯底，H>WFin*cot54.7° ；對於(111)襯底，H>0 ;其中54.7°為矽的(100)晶面與(111)晶面的夾角；
[0013]具體實現步驟如下:
[0014]Al.在矽襯底上澱積犧牲層；
[0015]A2.在犧牲層上澱積腐蝕掩蔽層；
[0016]A3.交替重複步驟A1、A2，形成犧牲層-掩蔽層周期性堆疊結構；
[0017]B.通過外延工藝形成Fin及其兩端的源漏區，目的是在矽襯底上通過外延工藝形成Fin結構及與Fin兩端相連的源漏區；
[0018]為保證在步驟Cl中對Fin側壁的各向異性腐蝕能自停止在(111)晶面，從而形成多層懸空的截面為多邊形的超細線條，襯底晶向、Fin的長度方向和側壁晶向需滿足:對於(100)襯底，Fin的長度方向及其側壁晶向均沿〈110〉；對於(110)襯底，Fin的長度方向沿〈110〉，其側壁晶向沿〈100〉；對於(111)襯底，Fin的長度方向沿〈112〉，其側壁晶向沿〈110〉。
[0019]微米尺度的源漏區可保證經步驟Cl形成的多層超細矽線條兩端有足夠的矽作為支撐；
[0020]Fin的高寬比的選擇需滿足最終形成的細線條的層數的要求；
[0021]具體實現步驟如下:
[0022]B1.通過光刻在步驟A3步形成的犧牲層-掩蔽層周期性堆疊結構上定義出Fin與源漏區的外延窗口；
[0023]B2.通過各向異性幹法刻蝕工藝，將光刻定義的圖形轉移到犧牲層-掩蔽層的堆疊結構上，露出娃襯底；
[0024]B3.在B2刻蝕出的外延窗口內，通過外延工藝形成Fin結構及與Fin兩端相連的源漏區，外延的矽膜厚度應大於犧牲層-掩蔽層的堆疊結構總厚度；
[0025]B4.通過化學機械拋光去除掩蔽層頂部的娃膜,露出掩蔽層；
[0026]B5.在外延形成的Fin結構及與Fin兩端相連的源漏區的頂部澱積腐蝕掩蔽層；
[0027]B6.在犧牲層-掩蔽層周期性堆疊結構上光刻定義出矽的各向異性溼法腐蝕窗Π ；
[0028]B7.通過各向異性幹法刻蝕工藝，將光刻定義的圖形轉移到犧牲層-掩蔽層的堆疊結構上，露出娃襯底；
[0029]B8.通過溼法腐蝕去除犧牲層；
[0030]C.形成多層超細矽線條，目的是從Fin的側壁對其進行各向異性腐蝕，在側壁掩蔽層的保護下，腐蝕最終自停止於(111)晶面，形成多層截面為多邊形的超細矽線條，再通過犧牲氧化使其的截面面積減小，變為圓形，具體實現步驟如下:
[0031]Cl.通過各向異性溼法腐蝕形成截面為多邊形的多層超細矽線條；
[0032]C2.通過溼法腐蝕去除掩蔽層；
[0033]C3.通過犧牲氧化形成截面為圓形的多層超細矽線條；
[0034]C4.通過腐蝕去除包裹超細矽線條的犧牲氧化層。
[0035]進一步地，步驟Al與B2中所述矽襯底為體矽襯底或SOI襯底。[0036]進一步地，步驟BI與B6中所述光刻為電子束光刻、193nm浸沒式光刻或其他先進光學光刻。
[0037]進一步地,步驟A1、A2、A3、B5 中所述澱積可選 ALD(Atomic Layer Deposition,原子層澱積)、LPCVD(Low Pressure Chemical Vapor Deposition,低壓化學氣相澱積)、PECVD(Plasma Enhanced Chemical Vapor Deposition,等離子體增強化學氣相澱積)、ICPECVD(Inductively Coupled Plasma Enhance Chemical Vapor Deposition,電感稱合等離子體增強化學氣相澱積)或濺射等，優選ALD。
[0038]進一步地，犧牲層材料可選SiO2，採用BHF (緩衝氫氟酸)溶液進行SiO2犧牲層的釋放，BHF溶液濃度為HF = NH4F=1:30?1:100，優選為1:40，腐蝕溫度為常溫；掩蔽層材料可選Si3N4 ;採用濃磷酸進行Si3N4掩蔽層的去除；腐蝕溫度為170°C。
[0039]進一步地，犧牲層與掩蔽層的材料組合不限於SiO2與Si3N4，但二者需滿足:犧牲層與掩蔽層的刻蝕速率為1:0.5?1:2 ;犧牲層與光刻膠的刻蝕速率比大於5:1 ;掩蔽層與光刻膠的刻蝕速率比大於5:1 ;犧牲層與娃的刻蝕速率比大於5:1 ;掩蔽層與娃的刻蝕速率比大於5:1。
[0040]進一步地,米用TMAH (Tetramethyl Ammonium Hydroxide,四甲基氫氧化銨)溶液進行所述矽的各向異性溼法腐蝕；TMAH溶液濃度為10?25wt%，優選25wt% ;腐蝕溫度為35 ?60°C，優選 40°C。
[0041]進一步地，步驟C3所述超細矽線條的犧牲氧化為幹法氧化；氧化溫度為850?950°C，優選 925°C。
[0042]本發明的優點和積極效果如下:
[0043]I)最終形成的多層超細矽線條的位置與截面形狀均勻、可控；
[0044]2)原子層澱積可準確定義超細線條的位置，可控性好。
[0045]3)對矽的各向異性腐蝕是自停止的，工藝窗口大，腐蝕所得的納米線截面形貌均勻、平整。
[0046]4)採用先製備掩膜，後外延溝道的方法，形成多層側壁腐蝕掩膜的工藝簡單，不論掩蔽層層數多少，僅需一次外延窗口的刻蝕即可得到多層側壁掩膜。
[0047]5)結合氧化技術可以製備尺寸小於IOnm的線條，滿足小尺寸器件關鍵工藝的要求。
[0048]6)採用TMAH溶液溼法腐蝕多晶矽，操作簡便，安全；並且不會引入金屬離子，適用於集成電路製造工藝中。
[0049]7)完全和體矽平面電晶體工藝兼容，工藝成本代價小。
【專利附圖】
【附圖說明】
[0050]圖1-8是本發明提出的基於溼法腐蝕製備多層超細矽線條結構的工藝流程示意圖。各圖中，(a)為俯視圖，(b) (C)分別為(a)中沿A-A』和B_B』的剖面圖。
[0051]其中:
[0052]圖1交替澱積犧牲層-腐蝕掩蔽層的堆疊結構；
[0053]圖2刻蝕出Fin與源漏區的外延窗口 ；
[0054]圖3外延形成Fin與源漏區，化學機械拋光去除多餘矽膜；[0055]圖4化學機械拋光頂部腐蝕掩蔽層；
[0056]圖5刻蝕出矽的各向異性腐蝕窗口 ；
[0057]圖6釋放犧牲層；
[0058]圖7各向異性腐蝕形成截面為多邊形的多層超細矽線條；
[0059]圖8各向同性溼法腐蝕去除包裹矽線條的犧牲氧化層，最終得到截面為圓形的多層超細矽線條。
[0060]圖9為圖例。
【具體實施方式】
[0061]下面結合附圖和具體實例對本發明進行詳細說明。
[0062]實施例1:
[0063]根據下列步驟可以實現2層直徑約5nm的納米線結構:
[0064]I)在(100)體矽襯底上ALD 300人SiO2作為犧牲層；
[0065]2) ALD 200A Si3N4作為腐蝕掩蔽層；
[0066]3) ALD 300A SiO2 作為犧牲層；
[0067]4) ALD 200A Si3N4作為腐蝕掩蔽層，如圖1所示；
`[0068]5)電子束光刻定義Fin與源漏區的外延窗口，其中Fin結構的寬度為20nm，長度為300nm，長度方向與側壁晶向均沿〈110〉；
[0069]6)各向異性刻蝕犧牲層-掩蔽層的堆疊結構，將光刻定義的圖形轉移到堆疊結構上，露出娃襯底；
[0070]7)去除光刻膠，如圖2所示；
[0071]8)選擇性外延1200A矽；
[0072]9)化學機械拋光去除頂部多餘的矽膜，露出頂部Si3N4掩蔽層，如圖3所示；
[0073]10) ALD ^0(>A Si3N4作為頂掩蔽層，如圖4所示；
[0074]11)電子束光刻定義矽的腐蝕窗口 ；
[0075]12)各向異性幹法刻蝕去除窗口內的SiO2-Si3N4疊層材料，露出底部的矽；
[0076]13)去除光刻膠，如圖5所示；
[0077]14)用BHF溶液(HF = NH4F=1:40)去除SiO2犧牲層，如圖6所示；
[0078]15)用溶液濃度為25wt°/c^^TMAH在40°C下各向異性腐蝕矽，使上下的細線條完全分離，如圖7所示；
[0079]16)用熱(1700C )的濃磷酸去除Si3N4掩蔽層；
[0080]17)在925°C下進行幹氧氧化，得到截面為圓形、直徑為5nm的矽納米線；
[0081]18)用BHF溶液(HF = NH4F=1:40)去除包裹在矽納米線周圍的氧化層，如圖8所示；最終得到直徑約5nm的2層納米線結構。
[0082]實施例2:
[0083]製備3層直徑約IOnm的納米線結構。
[0084]同實施例1，不同之處在於:
[0085]a)選用(110) SOI 襯底；[0086]b)第I )-4)步，犧牲層選用ICPECVD的V)f) \多晶鍺，掩蔽層選用ICPECVD的200ASiO2 ；
[0087]c)在第4)步後，執行4.1):ICPECVD 500A多晶鍺作為犧牲層；4.2):ICPECVD澱積4)u\ SiOJt為腐蝕掩蔽層；
[0088]d)第5)步，採用193nm浸沒式光刻定義Fin與源漏區的外延窗口，其中Fin結構的寬度為30納米，長度為300納米，長度方向沿〈110〉晶向，側壁沿〈100〉晶向；
[0089]e)第8 )步選擇性外延2500A矽；
[0090]f)第10)步採用ICPECVD的500A SiO2作為頂掩蔽層；
[0091]g)第11)步採用採用193nm浸沒式光刻定義矽的腐蝕窗口 ；
[0092]h)第14)步採用氨水與雙氧水的混合液(NH4OH = H2O2:H20=2:2:5)在室溫下去除多晶錯犧牲層；
[0093]i)第16)步採用BHF溶液(HF = NH4F=1: 40)去除SiO2腐蝕掩蔽層；
[0094]最終得到直徑約IOnm的3層納米線結構。
[0095]本發明實施例並非用以限定本發明。任何熟悉本領域的技術人員，在不脫離本發明技術方案範圍情況下，都可利用上述揭示的方法和技術內容對本發明技術方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬於本發明技術方案保護的範圍內。
【權利要求】
1.一種製備多層超細矽線條的方法，其特徵是，包括以下步驟: A.製備矽的腐蝕掩蔽層，目的是在經步驟B3得到的魚鰭狀矽島Fin側壁形成多層腐蝕掩蔽層；具體實現步驟如下: Al.在矽襯底上澱積犧牲層； A2.在犧牲層上澱積腐蝕掩蔽層； A3.交替重複步驟A1、A2，形成犧牲層-掩蔽層周期性堆疊結構； B.通過外延工藝形成Fin及其兩端的源漏區，目的是在矽襯底上通過外延工藝形成Fin結構及與Fin兩端相連的源漏區；具體實現步驟如下: B1.通過光刻在A3步形成的犧牲層-掩蔽層周期性堆疊結構上定義出Fin與源漏區的外延窗口 ； B2.通過各向異性幹法刻蝕工藝，將光刻定義的圖形轉移到犧牲層-掩蔽層的堆疊結構上，露出娃襯底； B3.在B2刻蝕出的外延窗口內，通過外延工藝形成Fin結構及與Fin兩端相連的源漏區，外延的矽膜厚度應大於犧牲層-掩蔽層的堆疊結構總厚度； B4.通過化學機械拋光去除掩蔽層頂部的矽膜，露出掩蔽層； B5.在外延形成的Fin結構及與Fin兩端相連的源漏區的頂部澱積腐蝕掩蔽層； B6.在犧牲層-掩蔽層周期性堆疊結構上光刻定義出矽的各向異性溼法腐蝕窗口 ； B7.通過各向異性幹法刻蝕工藝，`將光刻定義的圖形轉移到犧牲層-掩蔽層的堆疊結構上，露出娃襯底； B8.通過溼法腐蝕去除犧牲層； C.形成多層超細矽線條，目的是從Fin的側壁對其進行各向異性腐蝕，在側壁掩蔽層的保護下，腐蝕最終自停止於(111)晶面，形成多層截面為多邊形的超細矽線條，再通過犧牲氧化使其的截面面積減小，變為圓形；具體實現步驟如下: Cl.通過各向異性溼法腐蝕形成截面為多邊形的多層超細矽線條； C2.通過溼法腐蝕去除掩蔽層； C3.通過犧牲氧化形成截面為圓形的多層超細矽線條； C4.通過腐蝕去除包裹超細矽線條的犧牲氧化層。
2.如權利要求1所述的製備多層超細矽線條的方法，其特徵是，步驟A中，掩蔽層的層數與位置決定細線條的層數與位置；通過犧牲層厚度定義出細線條的層間距，為保證經步驟Cl後形成的多層超細矽線條上下完全分離，犧牲層厚度H與Fin寬度WFin間需滿足:對於(100)襯底，H>WFin*tan54.7。;對於(110)襯底，H>WFin*cot54.7。;對於(111)襯底，H>0 ；其中54.7°為矽的(100)晶面與(111)晶面的夾角。
3.如權利要求1所述的製備多層超細矽線條的方法，其特徵是，步驟B中，為保證在步驟Cl中對Fin側壁的各向異性腐蝕能自停止在(111)晶面，從而形成多層懸空的截面為多邊形的超細線條，襯底晶向、Fin的長度方向和側壁晶向需滿足:對於(100)襯底，Fin的長度方向及其側壁晶向均沿〈110〉；對於(110)襯底，Fin的長度方向沿〈110〉，其側壁晶向沿 ;對於(111)襯底，Fin的長度方向沿〈112〉，其側壁晶向沿〈110〉；選擇微米尺度的源漏區，用以保證經步驟Cl形成的多層超細矽線條兩端有足夠的矽作為支撐；Fin的高寬比的選擇需滿足最終形成的細線條的層數的要求。
4.如權利要求1所述的製備多層超細矽線條的方法，其特徵是，步驟Al與B2中所述矽襯底為體矽襯底或SOI襯底。
5.如權利要求1所述的製備多層超細矽線條的方法，其特徵是，步驟BI與B6中所述光刻為電子束光刻或193nm浸沒式光刻。
6.如權利要求1所述的製備多層超細矽線條的方法，其特徵是，步驟Al、A2、A3、B5中所述澱積為原子層澱積ALD、低壓化學氣相澱積LPCVD、等離子體增強化學氣相澱積PECVD、電感耦合等離子體增強化學氣相澱積ICPECVD或濺射。
7.如權利要求1所述的製備多層超細矽線條的方法，其特徵是，所述犧牲層材料為SiO2,採用BHF溶液進行SiO2犧牲層的釋放，BHF溶液濃度為HF = NH4F=1: 30~1:100，腐蝕溫度為常溫；掩蔽層材料為Si3N4，採用濃磷酸進行Si3N4掩蔽層的去除；腐蝕溫度為170°C。
8.如權利要求1所述的製備多層超細矽線條的方法，其特徵是，所述犧牲層與掩蔽層的材料組合需滿足:犧牲層與掩蔽層的刻蝕速率為1:0.5~1:2 ;犧牲層與光刻膠的刻蝕速率比大於5:1 ;掩蔽層與光刻膠的刻蝕速率比大於5:1 ;犧牲層與娃的刻蝕速率比大於5:1 ；掩蔽層與矽的刻蝕速率比大於5:1。
9.如權利要求1所述的製備多層超細矽線條的方法，其特徵是，採用四甲基氫氧化銨TMAH溶液進行所述矽的各向異性溼法腐蝕；TMAH溶液濃度為10~25wt% ;腐蝕溫度為35~60。。。
10.如權利要求1所述的製備多層超細矽線條的方法，其特徵是，步驟C3所述超細矽線條的犧牲氧化為幹法氧化；氧化 溫度為850~950°C。
【文檔編號】H01L21/02GK103824759SQ201410098730
【公開日】2014年5月28日 申請日期:2014年3月17日 優先權日:2014年3月17日
【發明者】黎明, 楊遠程, 樊捷聞, 宣浩然, 張昊, 黃如 申請人:北京大學