減小電鍍層圖形失真的方法
2023-05-20 00:24:31 1
減小電鍍層圖形失真的方法
【專利摘要】本發明公開了一種減小電鍍層圖形失真的方法，應用於對圖形尺寸精度要求高的微電子、微機電系統(MEMS)等領域。本發明通過增加輔助圖形，巧妙地利用電鍍材料間的相互應力反向抵消，大大改善了電鍍層圖形失真的問題。該方法適合任何性質和厚度的可電鍍材料，工藝簡單，可操作性強，無需任何特殊設備，適合於大規模生產。
【專利說明】減小電鍍層圖形失真的方法
【技術領域】
[0001]本發明涉及微電子和微機電系統(MEMS)【技術領域】，尤其涉及一種半導體工藝中減小電鍍層圖形失真的方法。
【背景技術】
[0002]電鍍是微電子和微機電系統(MEMS)【技術領域】中最廣泛應用的工藝，是一種原型化工藝，即通過一步電鍍沉積可形成最終結構。電鍍前通常先採用濺射法在電鍍表面沉積一層薄薄的初始導電層，即種子層，再在種子層上塗覆光刻膠，並圖形化。電鍍過程是金屬沉積的過程，金屬沉積容易產生向外膨脹的應力，其中一個解釋是在電沉積過程中，在陰極上獲得金屬鍍層的同時也析出了氫，氫以分子或氫化物的形式存在於鍍層中。存在於晶格內的氫，使晶格膨脹，若氫逸出晶格後不是離開鍍層，而是聚集在晶粒之間的缺陷處，形成壓力很大的氫氣團，使鍍層膨脹，產生應力，參閱文獻《電鍍層內應力的產生和消除方法》2009年第29卷，第3期，第18頁。在該應力作用下，比較「軟」的光刻膠被擠壓變形，同時鍍層向光刻膠方向外擴，最終獲得的電鍍層圖形變形，圖形變形程度與電鍍層厚度成正比。如果採用「硬」的材料(如:澱積方法實現的二氧化矽或氮化矽等介質膜)可以抵擋電鍍應力的擠壓，防止住圖形變形，但這類「硬」材料澱積溫度往往偏高(要求200度以上)，對低溫犧牲層結構是不能承受的，由於材料的生長速率和應力限制，所能提供的掩膜極限厚度有限，同時厚的這類材料圖形化也是問題，如果需要厚達十幾微米甚至幾十微米的電鍍層，採用這類「硬」材料做掩膜幾乎不現實。再從工藝時間來考慮，採用「硬」材料作掩膜不僅消耗大量澱積時間，對其圖形化也還需要很多時間，大規模生產很不經濟，所以採用光刻膠做電鍍掩膜還是目前比較主流的方法。然而該方法容易產生電鍍層圖形失真的問題，當電鍍層較厚(5微米以上)時，該現象開始越加嚴重。在圖形質量要求非常高的微電子尤其微機電系統領域，有可能導致嚴重問題，例如在微機電系統領域，要求製作厚度達5微米以上金屬結構十分常見，有的設計甚至要求十幾或幾十微米厚，如果電鍍層越厚，圖形變形越嚴重，那麼製作精確圖形結構將變得根本不現實，器件性能被惡化。
[0003]因此要解決電鍍層圖形變形,需要減小電鍍金屬的應力或抵消這種應力，而減小這種應力需要對電鍍工藝的條件如溫度、電鍍速率、溶液組分等一系列要素進行大量實驗摸索，而且不同的金屬都需要重複摸索，材料和時間消耗是相當巨大的。採用抵消應力方法解決電鍍層圖形變形，將是一個低成本而又迅速有效的方法。
【發明內容】
[0004]有鑑於此，為解決現有技術中上述問題或其他不足，本發明提出了一種減小電鍍層圖形失真的方法，通過在電鍍層圖形周圍增加輔助電鍍層以及輔助電鍍層下採用可以去除的犧牲層，利用金屬電鍍生長應力反向抵消的原理，解決電鍍層生長時圖形失真的問題。
[0005]本發明一方面提出了一種減小電鍍層圖形失真的方法，包括:提供一襯底，其上形成有犧牲層、電鍍層；其中，所述犧牲層圖案化後包括圖案區域和非圖案區域，所述電鍍層包括形成第一圖案和第二圖案，所述第一圖案形成在所述圖案化區域上，所述第二圖案形成在所述非圖案區域上。
[0006]進一步地，去除所述電鍍層的第一圖案以及所述第一圖案對應的所述犧牲層的所述圖案化區域。
[0007]進一步地，所述犧牲層採用可圖案化且容易去除的材料。
[0008]進一步地，所述第一圖案形成在所述第二圖案的一側和/或另一側。
[0009]進一步地，所述第一圖案的邊緣與所述第二圖案的邊緣間距在20微米以內。
[0010]本發明另一方面提出了一種減小電鍍層圖形失真的方法，具體包括以下步驟:提供一襯底，具有兩側，其一側上形成有犧牲層；對所述犧牲層圖案化，形成圖案區域和非圖案區域；在所述犧牲層上依次形成種子層、塗覆電鍍掩膜；對所述電鍍掩膜圖案化，提供形成第一圖案和第二圖案的圖形；在所述掩膜上形成電鍍層，形成所述第一圖案和所述第二圖案；去除電鍍掩膜；去除種子層，同時保留所述第一圖案和所述第二圖案下的種子層；去除犧牲層，同時剝離所述第一圖案。
[0011]進一步地，在形成所述電鍍層之前，還包括在所述襯底的另一側上塗覆介質層。
[0012]進一步地，所述犧牲層採用可圖案化且容易去除的材料。
[0013]進一步地，所述第一圖案形成在所述第二圖案的一側和/或另一側。
[0014]進一步地，所述第一圖案的邊緣與所述第二圖案的邊緣間距在20微米以內。
[0015]本發明與現有技術相比，具有以下優點:
[0016]I)犧牲層和輔助電鍍層形成都是採用了典型的半導體工藝，工藝容易實現，兼容性好；
[0017]2)輔助電鍍層在電鍍結束後可立即剝離掉，對電鍍層後面的工藝沒有任何影響；
[0018]3)由於採用應力的相互抵消原理實現電鍍層圖形的不失真，所以電鍍層的應力大小對電鍍層圖形影響可以忽略；
[0019]4)該方法適用於各種材料的電鍍。
【專利附圖】
【附圖說明】
[0020]圖1a-C為本發明電鍍層圖形的平面示意圖；
[0021]圖2a_2j為本發明減小電鍍層圖形失真的方法示意圖；
【具體實施方式】
[0022]下面結合附圖與實施例對本發明作進一步的說明。
[0023]本發明提出一種減小電鍍層圖形失真的方法，通過在電鍍層周圍採用輔助電鍍層和輔助電鍍層下採用可以去除的犧牲層。其目的是利用應力相互抵消的原理，改善電鍍層圖形失真，使圖形變形程度大大減小。
[0024]本發明是這樣實現的，首先圖形化犧牲層，形成圖案區域和非圖案區域；在所述犧牲層上形成種子層，並在其上塗覆一層電鍍掩膜層，圖形化電鍍掩膜層，確定犧牲層、輔助電鍍層、電鍍層相對位置，使輔助電鍍層能夠圍繞在電鍍層周圍並在犧牲層上方；電鍍時由於輔助電鍍層圖形邊緣與電鍍層圖形邊緣相互靠近，它們之間的電鍍掩膜較薄(20微米以內)，在輔助電鍍層和電鍍層的應力共同擠壓下本身變形程度很小，可忽略，同時輔助電鍍層和電鍍層間的應力方向相反、大小几乎相等，使它們間的電鍍掩膜(即電鍍層周圍的掩膜)也不發生位置偏移，最終實現電鍍層圖形幾乎和電鍍前圖形化的掩膜圖形一致；電鍍結束後，由於輔助電鍍層下採用犧牲層結構，通過犧牲層結構的釋放去掉輔助電鍍層。理論上電鍍層可以實現圖形不變形的最大厚度，只與電鍍掩膜可圖形化的最大厚度有關。
[0025]所述輔助電鍍層圍繞在電鍍層圖形的邊緣，該邊緣可以是電鍍層圖形的外邊緣，也可以是電鍍層圖形的內邊緣。製備圖形化的犧牲層時，輔助電鍍層位置被考慮，犧牲層的位置由輔助電鍍層位置決定，犧牲層在輔助電鍍層正下方，略寬於輔助電鍍層。同時輔助電鍍層與電鍍層邊緣保持一定的間距，間距太大，容易導致間距內電鍍掩膜兩側因擠壓產生的形變嚴重，引起電鍍圖形失真；間距太小，又會受電鍍掩膜的去除以及實際工藝實現能力的限制，例如間距太小電鍍掩膜非常薄時，去除的時間會加長，甚至變得困難，另外光刻的精度也限制間距的縮小。所以間距控制要求在工藝能力範圍內儘量小，使間距內電鍍掩膜兩側因擠壓產生的形變可以忽略，保證電鍍圖形不失真。輔助電鍍層的寬度選取也要有所考慮，寬度太大，電鍍材料浪費增加，寬度太小會使產生輔助電鍍層的光刻和電鍍工藝帶來困難，所以寬度控制要求在工藝能力範圍內儘量小，以使電鍍材料的浪費最小。
[0026]所述輔助電鍍層下採用可以去除的犧牲層，其作用是便於輔助電鍍層的去除，且本身去除時不影響電鍍層。犧牲層厚度選取也要有所考慮，厚度太大，導致輔助電鍍層與電鍍層高度差偏大，應力無法完全抵消，電鍍圖形失真。若厚度太薄，犧牲層的去除將變得困難，所以厚度控制要求以方便自身去除和不引起電鍍圖形失真為準，其厚度根據實際工藝能力一般控制在3微米以內。犧牲層材料選擇以方便去除且與後道工藝兼容為準，可以是光刻膠、聚醯亞胺、二氧化矽、氮化矽等介質；
[0027]所述電鍍層結構平面尺寸由電鍍掩膜圖形化尺寸決定，不會發生擠壓電鍍掩膜形變而使得電鍍圖形失真；電鍍層結構的平面尺寸是通過電鍍掩膜圖形化得到的，電鍍掩膜圖形化的精度影響電鍍層結構平面尺寸的精度，掩膜圖形化方法根據掩膜材料性質，可以採用光刻顯影或刻蝕等方法；
[0028]所述電鍍掩膜材料，可選各種介質，可形成高深寬比結構。電鍍掩膜塗覆方法可採用澱積、旋塗、噴塗等方法，厚度由電鍍的厚度決定，一般厚度選擇稍大於電鍍層厚度；
[0029]所述電鍍掩膜材料可圖形化和容易去除，不影響電鍍層結構的形成和後續工藝。電鍍掩膜材料可選用光刻膠或其它可圖形化介質，電鍍層形成後可以容易去除。
[0030]實施例1
[0031]根據電鍍圖形的不同，增加電鍍輔助圖形的方法如圖la-c所示。圖1a中電鍍圖形10內部存在一定空間的未填滿部分時，為防止內外邊緣的外擴變形，圖形內外邊緣都需增加電鍍輔助圖形20 ;圖1b中電鍍圖形10內部不存在未填滿部分時，為防止外邊緣的外擴變形，只在圖形外邊緣增加電鍍輔助圖形20 ;圖1c中電鍍圖形10內部存在未填滿部分，但空留間隙較小時，電鍍圖形間應力正好可以相互抵消，僅在圖形外邊緣增加電鍍輔助圖形20，以防止外邊緣的外擴變形。
[0032]圖2a_i給出了本發明一實施例圖1a-1c分別沿A_A』、B_B』、C_C』方向電鍍圖形的工藝流程。如圖1所示，其總體製作可分為十個步驟:圖2a，襯底101上澱積或者旋塗一層犧牲層102，該犧牲層可以是光刻膠、二氧化矽、氮化矽等介質，材料選擇以方便去除，且不影響工藝為宜，厚度選擇以不影響電鍍層電鍍效果和方便犧牲層去除為宜；圖2b，對犧牲層102圖形化，犧牲層的寬度選擇應根據實際情況以容易去除和能夠在其上實現輔助電鍍層為宜，同時犧牲層離將要實現的電鍍層不易太遠(一般選擇20微米以內)；圖2(:，濺射種子層103，厚度選擇以在圖形化的犧牲層上爬坡不易斷裂為宜；圖2d，塗覆電鍍掩膜104，可採用澱積、旋塗、噴塗等方法，掩膜材料可以是光刻膠或其它可圖形化的介質，塗覆厚度應大於將要電鍍的電鍍層厚度；圖2e，圖形化電鍍掩膜104，同時產生電鍍層106圖形和輔助電鍍層107的圖形，確定電鍍層和輔助電鍍層的位置，要求輔助電鍍層在犧牲層102的上方；圖26襯底101背面塗覆介質層105，作用是消除電鍍時背面的影響，塗覆方式可以是澱積、旋塗、噴塗等，材料和材料厚度選擇應以不影響電鍍，同時方便去除為宜，材料可與104相同；圖28，電鍍要求的金屬層，其中包括電鍍層106和輔助電鍍層107;圖2h，同時去除電鍍掩膜104、105 ;圖2i，去除種子層103，同時保留電鍍層106和輔助電鍍層107下的種子層；圖2j，去除犧牲層102，同時剝離掉輔助圖形107，根據實際情況可採用超聲或倒置去除方法剝離掉輔助圖形107，最終得到比較理想的電鍍層106圖形。
[0033]需要指出的是，圖2是流程示意圖，結構比例均非實際比例。對於本領域的技術人員來說，本發明的其他實施方式是顯而易見的，本發明的範圍在所附的權利要求書中做出了限定。
[0034]作為本發明的一改進，形成如圖lb、Ic所示的電鍍圖形10，則僅需要在電鍍圖形的一側形成輔助電鍍圖形20，優選地，所述電鍍圖形10與電鍍圖形10之間以及電鍍圖形10與輔助電鍍圖形20之間的間距為20微米以內，以實現通過前者兩兩之間應力相互抵消的原理，改善電鍍層圖形失真，使圖形變形程度大大減小的效果。
[0035]以上詳細描述了本發明的優選實施方式，但是，本發明並不限於上述實施方式中的具體細節，在本發明的技術構思範圍內，可以對本發明的技術方案進行多種等同變換，這些等同變換均屬於本發明的保護範圍。
[0036]另外需要說明的是，在上述【具體實施方式】中所描述的各個具體技術特徵，在不矛盾的情況下，可以通過任何合適的方式進行組合。為了避免不必要的重複，本發明對各種可能的組合方式不再另行說明。
【權利要求】
1.一種減小電鍍層圖形失真的方法，包括:提供一襯底，其上形成有犧牲層、電鍍層；其中，所述犧牲層圖案化後包括圖案區域和非圖案區域，所述電鍍層包括形成第一圖案和第二圖案，所述第一圖案形成在所述圖案化區域上，所述第二圖案形成在所述非圖案區域上。
2.根據權利要求1所述的減小電鍍層圖形失真的方法，其特徵在於:去除所述電鍍層的第一圖案以及所述第一圖案對應的所述犧牲層的所述圖案化區域。
3.根據權利要求1所述的減小電鍍層圖形失真的方法，其特徵在於:所述犧牲層採用可圖案化且容易去除的材料。
4.根據權利要求1-3任一項所述的減小電鍍層圖形失真的方法，其特徵在於:所述第一圖案形成在所述第二圖案的一側和/或另一側。
5.根據權利要求4所述的減小電鍍層圖形失真的方法，其特徵在於:所述第一圖案的邊緣與所述第二圖案的邊緣間距在20微米以內。
6.一種減小電鍍層圖形失真的方法，具體包括以下步驟: 提供一襯底，具有兩側，其一側上形成有犧牲層； 對所述犧牲層圖案化，形成圖案區域和非圖案區域； 在所述犧牲層上依次形成種子層、塗覆電鍍掩膜； 對所述電鍍掩膜圖案化，提供形成第一圖案和第二圖案的圖形； 在所述掩膜上形成電鍍層，形成所述第一圖案和所述第二圖案； 去除電鍛掩Ii吳； 去除種子層，同時保留所述第一圖案和所述第二圖案下的種子層； 去除犧牲層，同時剝離所述第一圖案。
7.根據權利要求6所述的減小電鍍層圖形失真的方法，其特徵在於:在形成所述電鍍層之前，還包括在所述襯底的另一側上塗覆介質層。
8.根據權利要求6所述的減小電鍍層圖形失真的方法，其特徵在於:所述犧牲層採用可圖案化且容易去除的材料。
9.根據權利要求6-8任一項所述的減小電鍍層圖形失真的方法，其特徵在於:所述第一圖案形成在所述第二圖案的一側和/或另一側。
10.根據權利要求9所述的減小電鍍層圖形失真的方法，其特徵在於:所述第一圖案的邊緣與所述第二圖案的邊緣間距在20微米以內。
【文檔編號】C25D5/02GK104388994SQ201410529841
【公開日】2015年3月4日 申請日期:2014年10月9日 優先權日:2014年10月9日
【發明者】孫俊峰, 朱健, 禹淼 申請人:中國電子科技集團公司第五十五研究所