淺溝槽隔離結構的形成方法
2023-05-20 15:14:56
專利名稱：淺溝槽隔離結構的形成方法
技術領域：
本發明涉及半導體技術，特別涉及一種淺溝槽隔離結構的形成方法。
背景技術：
隨著半導體工藝進入深亞微米時代，在不同的器件之間，例如CMOS電晶體中的NMOS電晶體和PMOS電晶體之間的隔離均採用淺溝槽隔離結構(STI)進行隔離。傳統的淺溝槽隔離結構的形成方法包括提供半導體襯底，在所述半導體襯底表面形成墊氧化層，在所述墊氧化層表面形成研磨阻擋層；在所述研磨阻擋層表面形成圖形化的光刻膠層，所述圖形化的光刻膠層暴露出研磨阻擋層的部分區域；對所述暴露出的研 磨阻擋層、墊氧化層和半導體襯底進行刻蝕，在所述半導體襯底內形成溝槽；在所述溝槽內填充滿絕緣材料，形成淺溝槽隔離結構。隨著半導體工藝的發展，器件的尺寸變得越來越小，所形成的溝槽的開口尺寸也變得越來越小，但由於為了保證絕緣性能，所述淺溝槽隔離結構需要保持一定的深度，因此所形成的溝槽的深寬比變得越來越大。為了使得絕緣介質材料能順利地填充滿所述大深寬比的溝槽，避免最終形成的淺溝槽隔離結構因為未能完全填充形成空洞，現有技術形成的溝槽為「V」形溝槽或倒梯形溝槽。所述「V」形溝槽或倒梯形溝槽的形成工藝為刻蝕所述半導體襯底的同時在所述刻蝕形成的開口側壁形成聚合物，使得所述最終形成的溝槽側壁為傾斜的。更多關於淺溝槽隔離結構的形成方法請參考專利號為US6713780B2的美國專利文獻。
發明內容
本發明解決的問題是提供一種淺溝槽隔離結構的形成方法，使得形成的淺溝槽隔離結構的側壁光滑平整，沒有突起。為解決上述問題，本發明技術方案提供了一種淺溝槽隔離結構的形成方法，包括提供半導體襯底，在所述半導體襯底表面形成墊氧化層，在所述墊氧化層表面形成研磨阻擋層，在所述研磨阻擋層上形成用於準分子雷射光刻的光刻膠層；利用準分子雷射光刻工藝對所述光刻膠層進行曝光顯影，形成第一開口 ；以具有第一開口的光刻膠層為掩膜，對所述研磨阻擋層和墊氧化層進行刻蝕，形成第二開口，所述第二開口貫穿所述研磨阻擋層、墊氧化層及部分深度的半導體襯底，其中，刻蝕所述墊氧化層和部分深度的半導體襯底的同時在第二開口側壁形成聚合物，使得半導體襯底內的第二開口側壁具有一定的傾斜度；對所述第二開口暴露出的半導體襯底進行刻蝕,形成側壁傾斜的溝槽；在所述溝槽內和研磨阻擋層上形成絕緣材料，並對所述絕緣材料進行化學機械研磨，直到終止於研磨阻擋層，形成淺溝槽隔離結構。
可選的，刻蝕所述墊氧化層的工藝參數包括刻蝕氣體包括SF6和CH2F2，其中，所述SF6的流量範圍為IOsccm 30sccm,所述CH2F2的流量範圍為30sccm 50sccm,反應腔溫度的範圍為60攝氏度 70攝氏度，反應腔壓強的範圍為5毫託 15毫託，射頻功率源的功率範圍為200瓦 600瓦，偏置功率源的功率範圍為70瓦 200瓦。可選的，通過調整所述刻蝕氣體的C/F比，控制在第二開口側壁形成的聚合物的量，控制半導體襯底內的第二開口的側壁傾斜度，使得半導體襯底內的第二開口的側壁傾斜度與溝槽的側壁傾斜度一致。可選的，所述研磨阻擋層的材料為氮化矽或氮氧化矽。可選的，還包括在所述研磨阻擋層和光刻膠層之間形成硬掩膜層，形成第二開口後，以所述硬掩膜層為掩膜，對所述第二開口暴露出的半導體襯底進行刻蝕，形成側壁傾斜的溝槽，且形成絕緣材料後，利用化學機械研磨去除研磨阻擋層上的絕緣材料和硬掩膜層。可選的，所述硬掩膜層的材料為氧化矽或無定形碳。 可選的，採用同一刻蝕工藝刻蝕所述硬掩膜層、研磨阻擋層和墊氧化層。可選的，刻蝕所述硬掩膜層、刻蝕所述研磨阻擋層和刻蝕所述墊氧化層採用不同的刻蝕工藝。可選的，形成第二開口時，所述半導體襯底內的第二開口的深度大於或等於100埃。可選的，還包括在所述研磨阻擋層表面形成底部抗反射層，在所述底部抗反射層表面形成用於準分子雷射光刻的光刻膠層，對所述光刻膠層進行曝光顯影，形成第一開口後,刻蝕去除被第一開口暴露出的底部抗反射層。與現有技術相比，本發明具有以下優點在墊氧化層的刻蝕工藝中，刻蝕所述墊氧化層的同時在第二開口側壁形成聚合物，使得半導體襯底內的第二開口側壁具有一定的傾斜度，且後續形成的溝槽的側壁也具有一定的傾斜度，使得最終形成的淺溝槽隔離結構的側壁光滑，沒有突起，不會影響淺溝槽隔離結構的絕緣性能。
圖1是現有技術形成的溝槽的剖面結構示意圖；圖2至圖8是本發明實施例的淺溝槽隔離結構的形成過程的剖面結構示意圖。
具體實施例方式從背景技術中可知，在半導體襯底表面通常具有一層墊氧化層。由於刻蝕半導體襯底的刻蝕氣體不容易刻蝕所述墊氧化層，因此需要先刻穿所述墊氧化層，再採用不同的刻蝕工藝刻蝕半導體襯底，刻蝕所述墊氧化層的刻蝕氣體通常包括大劑量的CF4或He。由於傳統的I線光刻工藝對應的光刻膠層較厚，在刻蝕所述墊氧化層時仍有部分厚度的光刻膠層保留在研磨阻擋層表面，刻蝕過程中去除的光刻膠會在刻蝕形成的開口側壁形成聚合物，使得所述開口的側壁具有一定傾斜角度。且後續形成的溝槽也為「V」形溝槽或倒梯形溝槽，所述溝槽的側壁也具有一定的傾斜角度，通過控制使得所述開口和溝槽的傾斜角度保持一致，使得最終形成的淺溝槽隔離結構的側壁光滑平整。
但隨著半導體工藝的特徵尺寸變得越來越小，用於光刻的曝光光源的波長也變得越來越小，相對應的光刻膠層的厚度也變得越來越薄。目前，越來越多的廠商使用準分子雷射(ArF)光刻工藝替代傳統的I線光刻工藝對光刻膠層進行曝光。與I線光刻工藝對應的光刻膠層相比，準分子雷射光刻工藝對應的光刻膠層更薄且更軟，刻蝕選擇比較小，更容易在刻蝕過程中被去除。在利用所述準分子雷射光刻工藝形成淺溝槽隔離結構的工藝中，利用所述準分子雷射光刻工藝對應的光刻膠層為掩膜，對研磨阻擋層、墊氧化層和半導體襯底進行刻蝕，在未完全刻穿研磨阻擋層時所述光刻膠層已被刻蝕完，使得後續刻蝕剩餘的研磨阻擋層、墊氧化層和半導體襯底時只能以所述研磨阻擋層為掩膜。由於在刻蝕墊氧化層時已沒有光刻膠層殘留，使得不能依靠光刻膠層在刻蝕形成的開口側壁形成聚合物，且現有刻蝕墊氧化層工藝採用的CF4、He等氣體不能自主地在所述開口側壁形成聚合物，因此所述靠近墊氧化層的開口側壁接近垂直。且為了保證能刻穿所有的所述墊氧化層，刻蝕墊氧化層的工藝往往會過刻蝕部分厚度的半導體襯底，使得刻蝕墊氧化層過程中形成的靠近半導體襯底表面的開口側壁接近垂直。由於現有技術形成的溝 槽的側壁需要具有一定的傾斜角度，使得最終形成的溝槽的側壁不光滑平整，具有折角，請參考圖1，為現有技術形成的溝槽的剖面結構示意圖，所述半導體襯底10內形成的溝槽11的側壁不平整，會形成折角12。所述折角12使得最終形成的淺溝槽隔離結構的側壁具有突起，會導致電荷聚集，影響淺溝槽隔離結構的絕緣性能。因此，本發明實施例提供了一種淺溝槽隔離結構的形成方法，在墊氧化層的刻蝕工藝中，刻蝕所述墊氧化層的同時在第二開口側壁形成聚合物，使得半導體襯底內的第二開口側壁具有一定的傾斜度，且後續形成的溝槽的側壁也具有一定的傾斜度，使得最終形成的淺溝槽隔離結構的側壁光滑，不會影響淺溝槽隔離結構的絕緣性能。為使本發明的上述目的、特徵和優點能夠更為明顯易懂，下面結合附圖對本發明的具體實施方式
做詳細的說明。在以下描述中闡述了具體細節以便於充分理解本發明。但是本發明能夠以多種不同於在此描述的其它方式來實施，本領域技術人員可以在不違背本發明內涵的情況下做類似推廣。因此本發明不受下面公開的具體實施的限制。本發明實施例提供了一種淺溝槽隔離結構的形成方法，請參考圖2至8，為本發明實施例的淺溝槽隔離結構的形成過程的剖面結構示意圖。請參考圖2，提供半導體襯底100，在所述半導體襯底100表面形成墊氧化層110，在所述墊氧化層110表面形成研磨阻擋層120，在所述研磨阻擋層表面120形成硬掩膜層130，在所述硬掩膜層130表面形成底部抗反射層140，在所述底部抗反射層140表面形成用於準分子雷射光刻的光刻膠層150。所述半導體襯底100包括矽襯底、鍺襯底、鍺矽襯底、碳化矽襯底、絕緣體上矽襯底等。在本實施例中，所述半導體襯底100為矽襯底。所述墊氧化層110的材料為氧化矽，所述研磨阻擋層120的材料為氮化矽或氮氧化矽，所述硬掩膜層130的材料為氧化矽或無定形碳。由於氮化矽層或氮氧化矽層與矽襯底的晶格常數相差較大，直接在所述矽襯底表面形成氮化矽層或氮氧化矽層會使得兩者接觸的界面會產生許多缺陷，影響半導體結構的電學性能，因此，需要在所述矽襯底100和研磨阻擋層120之間形成墊氧化層110。形成所述墊氧化層110的工藝為氧化工藝或化學氣相沉積工藝。所述研磨阻擋層120作為後續化學機械研磨形成淺溝槽隔離結構的研磨終止層，所述研磨阻擋層120的厚度定義出所述淺溝槽隔離結構高於半導體襯底表面的高度，所述研磨阻擋層120為單層或多層堆疊結構。在本實施例中，所述研磨阻擋層120為氮化矽層。由於後續化學機械研磨絕緣材料的過程中往往會過研磨，會去除部分厚度的研磨阻擋層，因此所述研磨阻擋層的厚度不能太薄。如果不形成所述硬掩膜層，由於往往還未刻穿所述研磨阻擋層時光刻膠層和底部抗反射層已被刻蝕完，後續只能以研磨阻擋層為掩膜對剩餘的研磨阻擋層、墊氧化層、半導體襯底進行刻蝕，會造成部分厚度的研磨阻擋層被刻蝕去除，因此，本實施例中，在研磨阻擋層120的表面還形成有硬掩膜層130。所述硬掩膜層130與研磨阻擋層120的材料不同，以所述硬掩膜層130為掩膜對剩餘的研磨阻擋層、墊氧化層、半導體襯底進行刻蝕，以保護研磨阻擋層120的厚度不受影響。在本實施例中，所述硬掩膜層130為利用TEOS (正矽酸乙酯)沉積工藝形成的氧化 矽層，所述硬掩膜層130還可以作為避免光刻膠的鹼性汙染的阻擋層。在其他實施例中，所述硬掩膜層還可以作為底部抗反射層或部分底部抗反射層。在其他實施例中，也可以不形成所述硬掩膜層，在所述研磨阻擋層表面直接形成底部抗反射層或光刻膠層。所述底部抗反射層140可以為有機底部抗反射層或無機底部抗反射層。所述底部抗反射層140為單層結構或多層堆疊結構。在本實施例中，所述底部抗反射層140為氮化娃層和氧化娃層的多層堆疊結構。在本實施例中，所述用於準分子雷射光刻的光刻膠層150為深紫外(DUV)光刻對應的光刻膠、真空紫外(VUV)光刻對應的光刻膠或極紫外(EUV)光刻對應的光刻膠。由於準分子雷射的分子能量高且易損傷透鏡，所以曝光的能量不宜太大，且為了提高光刻工藝的效率，所述光刻膠層150為化學增強型光刻膠(Chemically Amplified Resist，CAR)。由於準分子雷射光刻(ArF)包括深紫外(DUV)、真空紫外(VUV)和極紫外(EUV)，其中深紫外的曝光光源的波長最大，極紫外的曝光光源的波長最小，相對應的，所述深紫外光刻對應的光刻膠層的厚度較大，極紫外光刻對應的光刻膠層的厚度最小。其中，當所述光刻膠層為真空紫外光刻對應的光刻膠層或極紫外光刻對應的光刻膠層時，所述光刻膠層更容易在刻蝕過程中被去除，使得利用現有形成工藝形成的溝槽的側壁不光滑平整，具有折角。請參考圖3，利用準分子雷射光源對所述光刻膠層150進行曝光，並對曝光後的光刻膠層進行顯影，形成圖形化的光刻膠層151，所述圖形化的光刻膠層151內具有第一開口155，所述第一開口 155對應於後續形成的淺溝槽隔離結構的位置。請參考圖4，以所述圖形化的光刻膠層151 (請參考圖3)為掩膜，對所述底部抗反射層140、硬掩膜層130、和部分厚度的研磨阻擋層120表面進行刻蝕，形成第三開口 165，直到所述圖形化的光刻膠層151被刻蝕完。在本實施例中，當所述圖形化的光刻膠層151被刻蝕完時，只有部分厚度的研磨阻擋層120被刻蝕。在其他實施例中，當所述圖形化的光刻膠層被刻蝕完時，只有部分厚度的硬掩膜層被刻蝕，所述研磨阻擋層未被刻蝕。所述圖形化的光刻膠層151被刻蝕完的前後兩個刻蝕工藝可以採用同一刻蝕步驟形成或採用兩個不同的刻蝕步驟形成。在本實施例中，所述圖形化的光刻膠層151被刻蝕完的前後兩個刻蝕工藝採用同一刻蝕步驟形成。請參考圖5，以所述底部抗反射層140(請參考圖4)、硬掩膜層130為掩膜，對所述第三開口 165 (請參考圖4)底部的研磨阻擋層120、墊氧化層110進行刻蝕，形成第二開口160，使得所述第二開口 160貫穿所述硬掩膜層130、研磨阻擋層120和墊氧化層110及部分深度的半導體襯底100，其中，所述第二開口 160側壁具有一定的傾斜度。由於幹法刻蝕的速率與待刻蝕結構的密度負相關，與第二開口稀疏的區域相比，第二開口密集的區域的刻蝕速率較慢，使得當第二開口稀疏區域對應的墊氧化層被刻穿時，第二開口密集區域對應的墊氧化層未被完全刻穿，因此，在本實施例中，形成所述第二開口需要進行過刻蝕，直到刻蝕去除部分深度的半導體襯底100。在本實施例中，形成第二開口 160時，所述半導體襯底100內的第二開口 160的深度大於或等於100埃。為了使得絕緣材料能完全填充滿所述溝槽，現有技術形成的溝槽側壁都具有一定的傾斜度。而所述第二開口 160也有部分位於半導體襯底100內，所述位於半導體襯底100 內的第二開口 160的側壁也需要具有特定的傾斜度，使得所述傾斜度等於最終形成的溝槽側壁的傾斜度。而現有刻蝕工藝採用的CF4、He等氣體都不能自主地在所述開口側壁形成聚合物，使得第二開口 160的側壁接近垂直。在本實施例中，刻蝕所述底部抗反射層140、硬掩膜層130、研磨阻擋層120和墊氧化層Iio的工藝包括刻蝕氣體包括SF6和CH2F2，其中，所述SF6的流量範圍為IOsccm 30SCCm，所述CH2F2的流量範圍為30SCCm 50SCCm，反應腔溫度的範圍為60攝氏度 70攝氏度，反應腔壓強的範圍為5毫託 15毫託，射頻功率源的功率範圍為200瓦 600瓦，偏置功率源的功率範圍為70瓦 200瓦。由於本發明實施例的刻蝕氣體的C/F比比較高，因此在刻蝕過程中會在所述第二開口側壁形成聚合物，使第二開口的側壁具有傾斜度，使所述位於半導體襯底內的第二開口的側壁傾斜度與最終形成的溝槽的側壁傾斜度一致，從而保證最終形成的淺溝槽隔離結構的側壁光滑平整。且利用同一刻蝕工藝對所述底部抗反射層140、硬掩膜層130、研磨阻擋層120、墊氧化層110和部分深度的半導體襯底100進行刻蝕，節省了刻蝕工藝步驟。在其他實施例中，所述刻蝕氣體還可以包括CHF3，使得所述刻蝕過程中會在所述第二開口側壁形成聚合物，使第二開口的側壁具有傾斜度。且在刻蝕形成所述第二開口時，所述底部抗反射層和部分厚度的硬掩膜層也被同時去除。在其他實施例中，刻蝕所述底部抗反射層的工藝、刻蝕所述硬掩膜層的工藝、刻蝕所述研磨阻擋層和刻蝕所述墊氧化層採用不同的刻蝕工藝。在其他一個實施例中，也可以先採用CF4、He等氣體對底部抗反射層、硬掩膜層進行刻蝕，刻蝕速率較快；然後採用包括SF6和CH2F2的刻蝕氣體對研磨阻擋層和墊氧化層進行刻蝕，直到所有第二開口對應的墊氧化層被刻穿，且刻蝕去除部分深度的半導體襯底。在其他實施例中，刻蝕所述底部抗反射層、硬掩膜層、研磨阻擋層時不會同時形成聚合物，使得所述刻蝕所述硬掩膜層、研磨阻擋層對應的第二開口的側壁接近垂直，有利於控制第二開口的大小。請參考圖6，以所述硬掩膜層130為掩膜，對所述第二開口 160 (請參考圖5)暴露出的半導體襯底100進行刻蝕，形成側壁傾斜的溝槽170。
在本實施例中，所述刻蝕工藝為等離子體刻蝕工藝，刻蝕氣體至少包括C12、HBr、
02、CF4等，其中，所述Cl2的流量範圍為IOsccm 30sccm，所述HBr的流量範圍為IOOsccm 200sccm,所述O2的流量範圍為3sccm 9sccm,所述CF4的流量範圍為IOsccm 30sccm。由於利用上述刻蝕工藝會在溝槽側壁形成聚合物，因此所述溝槽170的側壁具有一定的傾斜度。請參考圖7，在所述溝槽170 (請參考圖6)內和硬掩膜層130表面形成絕緣材料180。所述絕緣材料180的材料為氧化矽、氮化矽或兩者的結合。在本實施例中，先在所述溝槽側壁利用熱氧化工藝形成一層氧化矽層，再在所述溝槽170內和硬掩膜層130表面利用化學氣相沉積工藝形成氧化矽層，所述利用化學氣相沉積工藝形成的氧化矽層完全填充滿所述溝槽170。
請參考圖8，對所述絕緣材料180 (請參考圖7)、硬掩膜層130 (請參考圖7)進行化學機械研磨，直到終止於研磨阻擋層120 (請參考圖7)，位於所述溝槽內的絕緣材料形成淺溝槽隔離結構185。形成所述淺溝槽隔離結構185後，利用溼法刻蝕工藝去除所述研磨阻擋層120。本發明雖然已以較佳實施例公開如上，但其並不是用來限定本發明，任何本領域技術人員在不脫離本發明的精神和範圍內，都可以利用上述揭示的方法和技術內容對本發明技術方案做出可能的變動和修改，因此，凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所作的任何簡單修改、等同變化及修飾，均屬於本發明技術方案的保護範圍。
權利要求
1.一種淺溝槽隔離結構的形成方法，其特徵在於，包括 提供半導體襯底，在所述半導體襯底表面形成墊氧化層，在所述墊氧化層表面形成研磨阻擋層，在所述研磨阻擋層上形成用於準分子雷射光刻的光刻膠層； 利用準分子雷射光刻工藝對所述光刻膠層進行曝光顯影，形成第一開口 ； 以具有第一開口的光刻膠層為掩膜，對所述研磨阻擋層和墊氧化層進行刻蝕，形成第二開口，所述第二開口貫穿所述研磨阻擋層、墊氧化層及部分深度的半導體襯底，其中，刻蝕所述墊氧化層和部分深度的半導體襯底的同時在第二開口側壁形成聚合物，使得半導體襯底內的第二開口側壁具有一定的傾斜度； 對所述第二開口暴露出的半導體襯底進行刻蝕，形成側壁傾斜的溝槽； 在所述溝槽內和研磨阻擋層上形成絕緣材料，並對所述絕緣材料進行化學機械研磨，直到終止於研磨阻擋層，形成淺溝槽隔離結構。
2.如權利要求1所述的淺溝槽隔離結構的形成方法，其特徵在於，刻蝕所述墊氧化層的工藝參數包括刻蝕氣體包括SF6和CH2F2，其中，所述SF6的流量範圍為IOsccm 30SCCm，所述CH2F2的流量範圍為30SCCm 50SCCm，反應腔溫度的範圍為60攝氏度 70攝氏度，反應腔壓強的範圍為5毫託 15毫託，射頻功率源的功率範圍為200瓦 600瓦，偏置功率源的功率範圍為70瓦 200瓦。
3.如權利要求2所述的淺溝槽隔離結構的形成方法，其特徵在於，通過調整所述刻蝕氣體的C/F比，控制在第二開口側壁形成的聚合物的量，控制半導體襯底內的第二開口的側壁傾斜度，使得半導體襯底內的第二開口的側壁傾斜度與溝槽的側壁傾斜度一致。
4.如權利要求1所述的淺溝槽隔離結構的形成方法，其特徵在於，所述研磨阻擋層的材料為氮化矽或氮氧化矽。
5.如權利要求1所述的淺溝槽隔離結構的形成方法，其特徵在於，還包括在所述研磨阻擋層和光刻膠層之間形成硬掩膜層，形成第二開口後，以所述硬掩膜層為掩膜，對所述第二開口暴露出的半導體襯底進行刻蝕，形成側壁傾斜的溝槽，且形成絕緣材料後，利用化學機械研磨去除研磨阻擋層上的絕緣材料和硬掩膜層。
6.如權利要求5所述的淺溝槽隔離結構的形成方法，其特徵在於，所述硬掩膜層的材料為氧化娃或無定形碳。
7.如權利要求1或5所述的淺溝槽隔離結構的形成方法，其特徵在於，採用同一刻蝕工藝刻蝕所述硬掩膜層、研磨阻擋層和墊氧化層。
8.如權利要求1或5所述的淺溝槽隔離結構的形成方法，其特徵在於，刻蝕所述硬掩膜層、刻蝕所述研磨阻擋層和刻蝕所述墊氧化層採用不同的刻蝕工藝。
9.如權利要求1所述的淺溝槽隔離結構的形成方法，其特徵在於，形成第二開口時，所述半導體襯底內的第二開口的深度大於或等於100埃。
10.如權利要求1所述的淺溝槽隔離結構的形成方法，其特徵在於，還包括在所述研磨阻擋層表面形成底部抗反射層，在所述底部抗反射層表面形成用於準分子雷射光刻的光刻膠層，對所述光刻膠層進行曝光顯影，形成第一開口後，刻蝕去除被第一開口暴露出的底部抗反射層。
全文摘要
一種淺溝槽隔離結構的形成方法，包括提供半導體襯底，在所述半導體襯底表面形成墊氧化層，在所述墊氧化層表面形成研磨阻擋層，在所述研磨阻擋層上形成光刻膠層；以所述光刻膠層為掩膜，對所述研磨阻擋層和墊氧化層表面進行刻蝕，形成第二開口，所述第二開口貫穿所述研磨阻擋層、墊氧化層及部分深度的半導體襯底，所述半導體襯底內的第二開口側壁具有一定的傾斜度。由於在墊氧化層的刻蝕工藝中，刻蝕所述墊氧化層的同時在第二開口側壁形成聚合物，使得半導體襯底內的第二開口側壁具有一定的傾斜度，且後續形成的溝槽的側壁也具有一定的傾斜度，使得最終形成的淺溝槽隔離結構的側壁光滑，沒有突起，不會影響淺溝槽隔離結構的絕緣性能。
文檔編號H01L21/762GK103021924SQ20121056415
公開日2013年4月3日 申請日期2012年12月21日 優先權日2012年12月21日
發明者熊磊, 奚裴 申請人:上海宏力半導體製造有限公司