數據驅動電路及應用它的電致發光顯示器的製作方法

2023-05-21 06:45:56

專利名稱：數據驅動電路及應用它的電致發光顯示器的製作方法
技術領域：
本發明涉及用於驅動有源矩陣顯示器的驅動電路。特別是，本發明涉及給電致發光顯示器施加數據信號的數據驅動電路。本發明還涉及電致發光顯示器。
背景技術：
諸如電致發光顯示器之類的有源矩陣顯示器可包括以矩陣形式排列的像素陣列，即矩陣像素單元，其中該矩陣由數據線和掃描線之間的交叉點組成。也就是說，數據線可構成該矩陣像素單元的垂直線(即列線)，而掃描線可構成該矩陣像素單元的水平線(即行線)。該數據驅動電路可在預定時間給矩陣像素單元提供數據信號。
圖1是數據驅動電路的典型結構的方框圖。參見圖1，數據驅動電路可包括移位寄存器10，鎖存單元20和D/A轉換器30。
該移位寄存器10可接收啟動脈衝(/CLK)和時鐘(CLK)信號，以產生多個移位信號。移位信號可以被順序地產生並傳送至鎖存單元20。該鎖存單元20可接收數據信號(例如視頻數據)以及移位信號。取樣鎖存可串行地接收數據信號並且可並行地輸出移位信號。因此，一行數據信號可同時施加至一行像素單元上(未示出)。
該D/A轉換器單元30可將從鎖存單元20以數字數據信號輸出的數據信號轉換成模擬數據信號。然後該D/A轉換器單元30可以輸出模擬數據信號至像素單元(未示出)。根據灰度級比值，可以使用轉換成模擬數據信號的數字數據信號來顯示顏色。
圖2是移位寄存器的典型結構的示意圖，其可被用於圖1所示的數據驅動電路。參見圖2，移位寄存器可採用主從觸發器配置，在一個典型的操作中，當時鐘處在低電平時，該移位寄存器可接收和輸出信號。否則當時鐘處在高電平時，該移位寄存器可以不輸出信號。
在這個典型電路中，可能存在這樣一個問題，因為當反相器的輸入處在低電平時，該反相器會輸出靜態電流。而且，該靜態電流可以在觸發器內的一半反相器中產生。因此，由於觸發器內接收高電平輸入的反相器的數量可以與接收低電平輸入的反相器的數量相同，所以該電路的總功率消耗可能會增加。
如圖2所示，高電平輸出電壓可通過說明可能存在於電源電壓電位與地之間的電壓和電阻而計算出來，低電平輸出電壓可高於電晶體的閾值電壓。換句話說，在每一級接收到的高電平輸入電壓可根據電晶體性能的偏差而不同。因此，該電路可能會由於在高電平時產生的這些電平變化而誤操作。而且，該輸出電壓的低電平偏差可通過圖2所示電路的反相器中的輸入電晶體的ON電阻偏差來表示，這可能增加輸入電壓的高電平偏差。例如，用在電致發光顯示器中的電晶體可能會由於可能存在實際的性能偏差而導致上述問題，甚至更糟糕。
另外，反相器通過使電流經過輸入電晶體流向輸出端來對輸出端充電。輸出端可能通過使電流從輸出端流向負載電晶體來進行放電。因此，當輸出端被充電時，負載電晶體的源極-柵極電壓可能會逐漸地減少。因此放電電流可能會發生波動，放電的效率可能會惡化。

發明內容
因此，本發明針對數據驅動電路及應用它的電致發光顯示器，其基本上克服了由於相關現有技術的限制和缺陷而導致的一個或多個問題。
因此，本發明的典型實施例的特點是提供數據驅動電路，其由於移位寄存器可包括多個PMOS或NMOS電晶體和電容器而能夠通過移除靜態電流可能流經的路徑而減少功率消耗並利用引導方法(bootstrap technique)在正電源電壓到負電源電壓的範圍內切換輸出電壓，其還可通過2-相時鐘信號進行操作。本發明還提供應用該數據驅動電路的電致發光顯示器。
本發明的上述或其它的特點和優點中的至少一個可通過下述方案實現提供數據驅動電路，其包括移位寄存器單元，所述移位寄存器單元進一步包括串聯連接並可以接收數據信號和輸出數據信號的多個第一級，在其中，每個第一級接收從之前的第一級輸出的數據信號，其還包括有多個第二級的鎖存單元，其中每個第二級可以連接至不同的預定第一級並可以接收從該預定第一級輸出的數據信號，其中第二級的數量基本為第一級數量的一半。
該預定第一級可為第偶數個第一級。該預定第一級可為第奇數個第一級。
每個第一級可連接至第一時鐘和第二時鐘並接收第一時鐘信號和第二時鐘信號作為輸入，其中，每個第一級當第一和第二時鐘信號彼此相同時儲存數據信號，而當第一和第二時鐘信號彼此不同時輸出所儲存的數據信號。
第一級可以包括第一電晶體，其連接在輸入端和第一節點之間並基於第二時鐘導通，第二電晶體，其連接在第一時鐘和第二節點之間並基於第一節點的電壓導通，第三電晶體，其連接在第一電源和第三節點之間並基於第二時鐘導通，第四電晶體，其連接在第二時鐘和第三節點之間並基於第一節點的電壓導通，第五電晶體，其連接在第二電源和輸出端之間並基於第三節點的電壓導通，以及第一電容器，其連接在第一節點和輸出端之間並維持著輸出端和第一節點的電壓。
每個第一級包括PMOS電晶體或NMOS電晶體。
第一和第二時鐘信號可包括數據讀入周期和數據傳送周期，數據讀入周期比數據傳送周期短。第二時鐘信號可以與經延遲的第一時鐘信號相似。
每個第二級可接收在相同的周期輸入的第一使能信號和第二使能信號，其中，每個第二級當第一和第二使能信號彼此相同時可以儲存數據信號，而當第一和第二使能信號彼此不同時可以輸出儲存的數據信號。
第二級可以包括第六電晶體，其連接在輸入端和第四節點之間並基於第一使能信號發生器導通，第七電晶體，其連接在第二使能信號發生器和第五節點之間並基於第四節點的電壓導通，第八電晶體，其連接在第一電源和第六節點之間並基於第一使能信號發生器導通，第九電晶體，其連接在第一使能信號發生器和第六節點之間並基於第四節點的電壓導通，第十電晶體，其連接在第二電源和輸出端之間並基於第六節點的電壓導通，以及第二電容器，其連接在第四節點和輸出端之間並維持著輸出端和第四節點的電壓。
每個第二級可以包括PMOS電晶體或NMOS電晶體。
第二級可以基於第一和第二使能信號同時並行地輸出數據信號。
第一和第二使能信號可以具有在施加點上的第一時鐘信號和第二時鐘信號的波形。
數據驅動電路可以包括連接至鎖存單元的D/A轉換器，其中D/A轉換器可以接收來自鎖存單元的數字數據信號並輸出模擬數據信號。
本發明的上述或其它的特點和優點中的至少一個可通過下述內容實現提供一種電致發光顯示器，其可以包括像素單元，所述像素單元進一步包括接收數據信號和掃描信號的像素，傳送掃描信號給像素的掃描驅動電路，傳送數據信號給像素的數據驅動電路，其中數據驅動電路可以包括移位寄存器單元，所述移位寄存器單元進一步包括多個串聯連接並接收數據信號和輸出數據信號的第一級，其中每個第一級可以接收從之前的第一級輸出的數據信號，以及可以包括多個第二級的鎖存單元，其中每個第二級可以連接至不同的預定第一級並可以接收從該預定第一級輸出的數據信號，其中第二級的數量基本為第一級數量的一半。
該預定第一級可為第偶數個第一級。該預定第一級可為第奇數個第一級。
每個第一級可連接至第一時鐘和第二時鐘並接收第一時鐘信號和第二時鐘信號作為輸入，其中，每個第一級當第一和第二時鐘信號彼此相同時可以儲存數據信號，而當第一和第二時鐘信號彼此不同時可以輸出所儲存的數據信號。
第一級可以包括第一電晶體，其連接在輸入端和第一節點之間並基於第二時鐘導通，第二電晶體，其連接在第一時鐘和第二節點之間並基於第一節點的電壓導通，第三電晶體，其連接在第一電源和第三節點之間並基於第二時鐘導通，第四電晶體，其連接在第二時鐘和第三節點之間並基於第一節點的電壓導通，第五電晶體，其連接在第二電源和輸出端之間並基於第三節點的電壓導通，以及第一電容器，其連接在第一節點和輸出端之間並維持著輸出端和第一節點的電壓。
第一和第二時鐘信號可包括數據讀入周期和數據傳送周期，數據讀入周期比數據傳送周期短。第二時鐘信號可以與延遲的第一時鐘信號相似。
每個第二級可接收在相同的周期上輸入的第一使能信號和第二使能信號，其中，每個第二級當第一和第二使能信號彼此相同時可以儲存數據信號，而當第一和第二使能信號彼此不同時可以輸出所儲存的數據信號。
第二級可以包括第六電晶體，其連接在輸入端和第四節點之間並基於第一使能信號發生器導通，第七電晶體，其連接在第二使能信號發生器和第五節點之間並基於第四節點的電壓導通，第八電晶體，其連接在第一電源和第六節點之間並基於第一使能信號發生器導通，第九電晶體，其連接在第一使能信號發生器和第六節點之間並基於第四節點的電壓導通，第十電晶體，其連接在第二電源和輸出端之間並基於第六節點的電壓導通，以及第二電容器，其連接在第四節點和輸出端之間並維持著輸出端和第四節點的電壓。
第二級可基於第一和第二使能信號同時並行地輸出數據信號。


通過參照附圖對實施方案進行詳細描述，對本領域技術人員來說，本發明的上述以及其它特點和優點將會更明白，其中圖1是數據驅動電路的典型結構的方框圖；圖2是可用於圖1所示的數據驅動電路的移位寄存器的典型結構的示意圖；圖3是根據本發明的典型實施例的有機電致發光顯示器的典型結構的示意圖；圖4是根據本發明的典型實施例、可由圖3所示的電致發光顯示器使用的典型數據驅動電路的示意圖；圖5是圖4所示的數據驅動電路的典型操作的時序圖；圖6是根據本發明的典型實施例、可由圖3所示的電致發光顯示器使用的典型數據驅動電路的示意圖；圖7是圖6所示的數據驅動電路的典型操作的時序圖；圖8是根據本發明的典型實施例、可由圖4和圖6所示的數據驅動電路使用的典型第一級的電路圖；圖9是根據本發明的典型實施例、可由圖4和圖6所示的數據驅動電路使用的典型第二級的電路圖；圖10是根據本發明的典型實施例、可由圖4和圖6所示的數據驅動電路使用的另一個典型第一級的電路圖；圖11是根據本發明的典型實施例、可由圖4和圖6所示的數據驅動電路使用的另一個典型第二級的電路圖；圖12是圖4所示的數據驅動電路的典型操作的時序圖，在其中可以使用圖10和圖11所示的第一級和第二級；以及圖13是圖6所示的數據驅動電路的典型操作的時序圖，在其中可以使用圖10和圖11所示的第一級和第二級。
具體實施例方式
於2005年11月7日在韓國知識產權局提交的，題為「數據驅動電路及使用其的有機電致發光顯示器」的韓國專利申請第10-2005-0106171號，在此將其全部內容作為參考引入。
以下參照附圖對本發明進行詳細描述，在附圖中示出了本發明的典型實施例。然而，本發明可以以不同的形式得到體現，而不應當解釋為局限於這裡所提出的實施例。更精確地說，這些實施例的提供是為了公開更完全更徹底，並向本領域技術人員完整地傳達本發明的範圍。在附圖中，為了更清楚地示出，元件的尺寸被誇大。相同的附圖標記始終代表相同的組成部分。
圖3是根據本發明的典型實施例的有機電致發光顯示器(OLED)的典型結構的示意圖。然而，應當理解，OLED作為電致發光顯示器中的特殊類型，其不應當限制本發明的範圍。更確切地說，僅僅是出於說明和討論的目的，在此將OLED提出作為電致發光顯示器的示例。而且，OLED本實質上是有代表性的，這裡的討論不應當限制這類顯示器的實現，包括所用的組件，進行的操作以及到那裡的連接。參見圖3，OLED可以具有像素單元100，其包括與掃描線S1至Sn以及數據線D1至Dm連接的多個像素110，用於驅動數據線D1至Dm的數據驅動電路200，用於驅動掃描線S1至Sn的掃描驅動電路300，以及用於控制掃描驅動電路300和數據驅動電路200的定時控制單元400。
像素單元100可接收來自外部電源(未示出)的第一電源(ELVDD)以及第二電源(ELVSS)，並可以給每個像素110供電。接收第一電源(ELVDD)以及第二電源(ELVSS)的每個像素110可以通過控制經由例如與數據信號對應的發光二極體(未圖示)從第一電源(ELVDD)流向第二電源(ELVSS)的電流，來產生對應於數據信號的光。
數據驅動電路200可接收來自定時控制單元400的數據驅動控制信號(DCS)。接收數據驅動控制信號(DCS)的數據驅動電路200可產生數據信號，並且可將所產生的數據信號提供給數據線D1至Dm，以便它們與掃描信號同步。數據驅動電路200可以包括多個開關元件。這些開關元件可以是也可以不全是同一種類型的。例如，該開關元件可通過PMOS電晶體、NMOS電晶體或其他適合的元件中的一種、多種或者它們的結合來實現。
掃描驅動電路300可接收來自定時控制單元400的掃描驅動控制信號(SCS)。接收掃描驅動控制信號(SCS)的掃描驅動電路300可產生掃描信號並且順序地將所產生的掃描信號提供給掃描線S1至Sn。即掃描驅動電路300可操作來順序地產生掃描信號並將所產生的掃描信號提供給像素單元100，該掃描信號可以驅動多個像素。
定時控制單元400可產生數據驅動控制信號(DCS)和掃描驅動控制信號(SCS)，以與可以從外部電源(未示出)提供的同步信號相對應。在定時控制單元400中產生的DCS可被提供給數據驅動電路200，而SCS可被提供給掃描驅動電路300。定時控制單元400還可以將可以從外部電源(未示出)產生的DATA提供給數據驅動電路200。
圖4是根據本發明的典型實施例、可與圖3所示的典型OLED一起使用的典型數據驅動電路的示意圖。然而，應當理解，該典型的數據驅動電路不應當限制於圖3的典型的OLED。更確切地說，該典型數據驅動電路可與其它電致發光顯示器一起使用。參見圖4，該數據驅動電路200可包括移位寄存器和鎖存單元。
該移位寄存器可包括多個第一級2101至2102n，且每個第一級可通過第一時鐘(CLK1)和第二時鐘(CLK2)進行操作，然後第一級2101可輸出第一載波(s[1])並可以將第1載波(s[1])傳送至第2個第一級2102。數據信號(例如，視頻數據)可以與第1載波(s[1])一起輸出。第2個第一級2102可接收第1載波，然後可以將第2載波傳送至第3個第一級和第1個第二級2201，然後第3個第一級可將第3載波傳送至第4個第一級2104。即，第偶數個第一級2102、2104、......、2102n-2、2102n可將載波傳送至相鄰的第一級(第奇數個第一級2103、2105、......、2102n-3、2102n-1)和第二級。
鎖存單元可包括多個第二級2201至220n，且每個第二級可通過由第一和第二使能信號發生器提供的第一使能信號(EN1)和第二使能信號(EN2)進行操作。多個第二級2201至220n可連接至第偶數個第一級2102、2104、......、2102n-2、2102n的輸出線，以接收從第偶數個第一級2102、2104、......、2102n-2、2102n傳送至載波(s2，s4，、......、s2n-2，s2n)的數據信號(al至an)。因此，多個第二級2201至220n可為多個第一級2101至2102n的數量的一半。而且，每個第二級可同時基於第一使能信號(EN1)和第二使能信號(EN2)輸出數據信號(例如，視頻數據)。因此，數據信號(例如，視頻數據)可被串行地輸入至多個第一級2101至2102n，而且可通過多個第二級2201至220n並行地輸出。
圖5是圖4所示的數據驅動電路的典型操作的時序圖。參見圖5，第一時鐘CLK1可為可以周期性地產生並且具有較長高電平周期和較短低電平周期的脈衝。第二時鐘(CLK2)也可為與第一時鐘(CLK1)相比延遲一預定周期的脈衝。從第1個第一級2101輸出的載波(s1)可以以與第一時鐘(CLK1)相同的周期產生，而且當信號處在低電平時，載波(s1)輸出第1數據(a1)。可以串行地接收輸入數據的第1個第一級2101可持續，以在載波(s[1])上順序地輸出該第1數據(a1)的第n個數據。依次，第2個第一級2102接收來自第1個第一級2101的第一載波，然後輸出第2載波(s2)。因此，在第1數據(a1)與第1載波(s1)相比被延遲一預定時間後，第2載波(s2)輸出第1數據(a1)，並順序輸出從第1數據(a1)至第n數據(an)的數據。以這種方式，第n載波(sn)輸出從第1數據(a1)至第n數據(an)的數據。第一和第二使能信號(EN1，EN2)可以在第1載波至第n載波(sn)上輸出第1數據(a1)至第n數據(an)的點上輸入，然後由多個第二級2201至220n同時輸出。
圖6是根據本發明的典型實施例的可與圖3所示的OLED一起使用的另一個典型數據驅動電路的示意圖。此外，應當理解，該典型數據驅動電路不應當限於圖3中的典型OLED。更確切地說，該典型數據驅動電路可與其它電致發光顯示器一起使用。參見圖6，數據驅動電路200可包括移位寄存器和鎖存單元。
移位寄存器可包括多個第一級2101至2102n，且每個第一級可由第一時鐘(CLK1)和第二時鐘(CLK2)操作。第一級2101可輸出第一載波(s1)並將第1載波(s1)傳送至第2個第一級2102和第1個第二級2201。可以承載數據信號(例如，視頻數據)並以第1載波(s1)輸出。因此，該第2個第一級2102可接收第1載波(s1)並可將第2載波傳送至第3個第一級2103，然後該第3個第一級2103可將第3載波(s3)傳送至第4個第一級和第2個第二級2202。即，第奇數個第一級2101、2103、......、2102n-3、2102n-1可將載波傳送至相鄰的第一級(第偶數個第一級2102、2104、......、2102n-2、2102n)和第二級。
鎖存單元可包括多個第二級2201至220n，且每個第二級可由第一使能信號(EN1)和第二使能信號(EN2)操作。多個第二級2201至220n可連接至第奇數個第一級2101、2103、......、2102n-3、2102n-1的輸出線，以接收從第奇數個第一級2101、2103、......、2102n-3、2102n-1傳送來的數據信號(a1至an)。因此，多個第二級2201至220n可為多個第一級2101至2102n的數量的一半。而且，每個第二級可同時基於第一使能信號(EN1)和第二使能信號(EN2)輸出數據信號(例如，視頻數據)。因此，數據信號(例如，視頻數據)可被串行輸入至多個第一級2101至2102n，而且可通過多個第二級2201至220n並行地輸出。
圖7是圖6所示的數據驅動電路的典型操作的時序圖。參見圖7，第一時鐘CLK1可為可以周期性產生並可以具有較長高電平周期和較短低電平周期的脈衝。第二時鐘(CLK2)可為與第一時鐘(CLK1)脈衝相比延遲一預定周期的脈衝。可從第1個第一級2101輸出的載波(s1)可以以與第一時鐘(CLK1)相同的周期產生，而且當信號處在低電平時，該載波(s1)可以輸出數據(a1)。載波(s1)可以持續，以順序地輸出第1數據(a1)至第n數據(an)。
第2個第一級2102可以接收來自第1個第一級的第一載波(s1)並可以輸出第2載波(s2)。在第1數據(a1)與第1載波(s[1])相比被延遲一預定時間後，第2載波(s2)可以輸出第1數據(a1)，並可順序地輸出從第1數據(a1)至第n數據(an)的數據。以這種方式，第n個第一級2102n可輸出第n載波(sn)。第一和第二使能信號(EN1，EN2)可在第1載波(s1)至第n載波(sn)上輸出第1數據(a1)至第n數據(an)的點上輸入，然後可以同時由多個第二級2201至220n輸出。
圖8是根據本發明的典型實施例、可用於圖4和圖6所示的數據驅動電路的典型第一級的電路圖。圖9是根據本發明的典型實施例、可用於圖4和圖6所示的數據驅動電路的典型第二級的電路圖。
參見圖8和圖9，除了第一級可接收第一時鐘信號(CLK1)和第二時鐘信號(CLK2)，而第二級可接收第一使能信號(EN1)和第二使能信號(EN2)之外，第一級和第二級可具有相同的結構。然而，儘管未示出，也可以考慮第一級和第二級不具有相同結構的其它實現。而且，僅僅是出於說明和討論的目的，第一級和第二級可通過PMOS電晶體和電容器來實現。然而，其他不具有PMOS電晶體和電容器的實現也能被實施。
如上所述，既然第一級和第二級可以採用相同的方式連接，下面將僅參照第一級的連接來描述第一級和第二級。
參見圖8，在第一電晶體(M1)中，源極可以連接至輸入端(IN)，漏極可以連接至第一節點(N1)，而柵極可以連接至第二時鐘(CLK2)。在第二電晶體(M2)中，源極可以連接至第一時鐘(CLK1)，漏極可以連接至第二節點(N2)，而柵極可以連接至第一節點(N1)。在第三電晶體(M3)中，源極可以連接至第三節點(N3)，漏極可以連接至第二電源(VSS)，而柵極可以連接至第二時鐘(CLK2)。在第四電晶體(M4)中，源極可以連接至第二時鐘(CLK2)，漏極可以連接至第三節點(N3)，而柵極可以連接至第一節點(N1)。還有，在第五電晶體(M5)中，源極可以連接至第一電源(VDD)，漏極可以連接至輸出端(0UT)，柵極可以連接至第三節點(N3)。最後，在電容器(C1)中，第一電極可以連接至第一節點(N1)，而第二電極可以連接至第二節點(N2)。第二節點(N2)還可以連接至輸出端(OUT)。因此，通過輸入端(IN)輸入的數據信號被儲存在電容器(C1)中，然後在一預定時間後通過輸出端(OUT)輸出。
圖10圖示可用於圖4和圖6所示的數據驅動電路的另一個典型第一級的電路圖。圖11圖示另一個典型第二級的電路圖。參見圖10和圖11，第一級和第二級可通過NMOS電晶體和電容器來實現。此外，第一級和第二級的其它實施也可以被實現。在接收到第一時鐘信號和第二時鐘信號後第一級開始操作，而在接收到第一使能信號和第二使能信號後，第二級開始操作。
圖12圖示圖4所示的數據驅動電路的典型操作的時序圖，其中圖10和圖11所示的第一級和第二級可被用於此。圖13圖示圖6所示的數據驅動電路的典型操作的時序圖，其中圖10和圖11所示的第一級和第二級可被用於此。參見圖12和圖13，在第一級和第二級中輸入/輸出的信號的波形可通過NMOS電晶體來實現。信號可以被反相，然後輸入至第一級和第二級以操作數據驅動電路，如圖6所示。結果，圖12和圖13的描述與圖7的描述相同。
如上所述，根據本發明的數據驅動電路具有如下優點，因為其可以通過消除靜態電流可能流過的路徑從而減少功率消耗，並且當高電平輸出通過數據驅動電路時，由於輸出端不會被再次充電而可將洩漏電流減到最少，而且當低電平輸出通過數據驅動電路時，由於進行引導，而使向輸出端放電的電流的減少最小化，從而增加操作速度。
在此已經公開了本發明的典型實施例，儘管使用了特定術語，但它們僅用於一般意義的說明和理解描述，而不是出於限制的目的。因此，應當理解在不偏離由下述權利要求提出的本發明的原理和精神的情況下，本領域普通技術人員可以在形式和細節方面作出各種改變。
權利要求
1.一種數據驅動電路，包括移位寄存器單元，其包括串聯連接的多個第一級，其中每個第一級接收從之前的第一級輸出的數據信號；以及鎖存單元，其包括多個第二級，其中每個第二級連接至不同的預定第一級並接收從該預定第一級輸出的數據信號，其中第二級的數量基本上為第一級數量的一半。
2.如權利要求1所述的數據驅動電路，其中該預定第一級是第偶數個第一級。
3.如權利要求1所述的數據驅動電路，其中該預定第一級是第奇數個第一級。
4.如權利要求1所述的數據驅動電路，其中每個第一級連接至第一時鐘和第二時鐘並接收第一時鐘信號和第二時鐘信號作為輸入，其中，每個第一級當第一和第二時鐘信號彼此相同時儲存數據信號，而當第一和第二時鐘信號彼此不同時輸出所儲存的數據信號。
5.如權利要求4所述的數據驅動電路，其中每個第一級包括第一電晶體，其連接在輸入端和第一節點之間並基於第二時鐘導通；第二電晶體，其連接在第一時鐘和第二節點之間並基於第一節點的電壓導通；第三電晶體，其連接在第三節點和第一電源之間並基於第二時鐘導通；第四電晶體，其連接在第二時鐘和第三節點之間並基於第一節點的電壓導通；第五電晶體，其連接在第二電源和輸出端之間並基於第三節點的電壓導通；以及第一電容器，其連接在第一節點和輸出端之間並維持輸出端和第一節點的電壓。
6.如權利要求5所述的數據驅動電路，其中每個第一級包括PMOS或NMOS電晶體。
7.如權利要求4所述的數據驅動電路，其中第一和第二時鐘信號包括數據讀入周期和數據傳送周期，且數據讀入周期比數據傳送周期短。
8.如權利要求7所述的數據驅動電路，其中第二時鐘信號與經延遲的第一時鐘信號相似。
9.如權利要求1所述的數據驅動電路，其中每個第二級接收在相同的周期上輸入的第一使能信號和第二使能信號，其中，每個第二級當第一和第二使能信號彼此相同時儲存數據信號，而當第一和第二使能信號彼此不同時輸出所儲存的數據信號。
10.如權利要求9所述的數據驅動電路，其中每個第二級包括第六電晶體，其連接在輸入端和第四節點之間並基於第一使能信號發生器導通；第七電晶體，其連接在第二使能信號發生器和第五節點之間並基於第四節點的電壓導通；第八電晶體，其連接在第一電源和第六節點之間並基於第一使能信號發生器導通；第九電晶體，其連接在第一使能信號發生器和第六節點之間並基於第四節點的電壓導通；第十電晶體，其連接在第二電源和輸出端之間並基於第六節點的電壓導通；以及第二電容器，其連接在第四節點和輸出端之間，該第二電容器維持輸出端和第四節點的電壓。
11.如權利要求10所述的數據驅動電路，其中每個第二級包括PMOS或NMOS電晶體。
12.如權利要求9所述的數據驅動電路，其中第二級基於第一和第二使能信號同時並行地輸出數據信號。
13.如權利要求12所述的數據驅動電路，其中第一和第二使能信號具有在施加點上的第一時鐘信號和第二時鐘信號的波形。
14.如權利要求1所述的數據驅動電路，包括連接至鎖存單元的D/A轉換器，其中該D/A轉換器接收來自鎖存單元的數字數據信號並輸出模擬數據信號。
15.一種電致發光顯示器，包括像素單元，包括接收數據信號和掃描信號的像素；掃描驅動電路，傳送掃描信號至像素；以及數據驅動電路，傳送數據信號至像素；其中該數據驅動電路包括移位寄存器單元，其包括串聯連接的多個第一級，其中每個第一級接收從之前的第一級輸出的數據信號；以及鎖存單元，其包括多個第二級，其中每個第二級連接至不同的預定第一級並接收從該預定第一級輸出的數據信號，其中第二級的數量基本為第一級數量的一半。
16.如權利要求15所述的電致發光顯示器，其中該預定第一級是第偶數個第一級。
17.如權利要求15所述的電致發光顯示器，其中該預定第一級是第奇數個第一級。
18.如權利要求15所述的電致發光顯示器，其中每個第一級連接至第一時鐘和第二時鐘並接收第一時鐘信號和第二時鐘信號作為輸入，其中，每個第一級當第一和第二時鐘信號彼此相同時儲存數據信號，而當第一和第二時鐘信號彼此不同時輸出所儲存的數據信號。
19.如權利要求18所述的電致發光顯示器，其中每個第一級包括第一電晶體，其連接在輸入端和第一節點之間並基於第二時鐘導通；第二電晶體，其連接在第一時鐘和第二節點之間並基於第一節點的電壓導通；第三電晶體，其連接在第三節點和第一電源之間並基於第二時鐘導通；第四電晶體，其連接在第二時鐘和第三節點之間並基於第一節點的電壓導通；第五電晶體，其連接在第二電源和輸出端之間並基於第三節點的電壓導通；以及第一電容器，其連接在第一節點和輸出端之間並維持輸出端和第一節點的電壓。
20.如權利要求18所述的電致發光顯示器，其中第一和第二時鐘信號包括數據讀入周期和數據傳送周期，數據讀入周期比數據傳送周期短。
21.如權利要求20所述的電致發光顯示器，其中第二時鐘信號與延遲的第一時鐘信號相似。
22.如權利要求15所述的電致發光顯示器，其中每個第二級接收在相同的周期上輸入的第一使能信號和第二使能信號，其中，每個第二級當第一和第二使能信號彼此相同時儲存數據信號，而當第一和第二使能信號彼此不同時輸出所儲存的數據信號。
23.如權利要求22所述的電致發光顯示器，其中每個第二級包括第六電晶體，其連接在輸入端和第四節點之間並基於第一使能信號發生器導通；第七電晶體，其連接在第二使能信號發生器和第五節點之間並基於第四節點的電壓導通；第八電晶體，其連接在第一電源和第六節點之間並基於第一使能信號發生器導通；第九電晶體，其連接在第一使能信號發生器和第六節點之間並基於第四節點的電壓導通；第十電晶體，其連接在第二電源和輸出端之間並基於第六節點的電壓導通；以及第二電容器，其連接在第四節點和輸出端之間，該第二電容器維持輸出端和第四節點的電壓。
24.如權利要求22所述的電致發光顯示器，其中第二級基於第一和第二使能信號同時並行地輸出數據信號。
全文摘要
本發明涉及數據驅動電路，其包括移位寄存器單元，所述移位寄存器單元進一步包括串聯連接並可接收數據信號和可以輸出數據信號的多個第一級，其中每個第一級可以接收從之前的第一級輸出的數據信號，其還包括有多個第二級的鎖存單元，其中每個第二級可以連接至不同的預定第一級並接收從該預定第一級輸出的數據信號，其中第二級的數量基本上可以為第一級數量的一半，其進一步包括連接至鎖存單元的D/A轉換器，其可以接收數字數據信號並輸出模擬數據信號。
文檔編號H05B37/02GK101013556SQ200610064419
公開日2007年8月8日 申請日期2006年11月7日 優先權日2005年11月7日
發明者申東蓉 申請人:三星Sdi株式會社