接口帶可編程邏輯控制器的擴展模塊的系統及方法
2023-05-21 08:56:21 2
專利名稱：接口帶可編程邏輯控制器的擴展模塊的系統及方法
技術領域：
本發明一般涉及將控制模塊接口到其它模塊上。更具體地，本發明的示範實施例涉及接口帶可編程邏輯控制器(PLC)的擴展模塊。
背景技術：
此前，已利用接口將控制模塊接口到其它模塊上。然而，在通過引用將其全文結合在此的名為「從屬ASIC」的美國專利申請序號09/814,221中所描述與要求的發明所詳細設想的系統及方法之前，尚無用於接口多種通信協議的通用接口可以利用。
然而，存在著對接口帶可編程邏輯控制器(PLC)的擴展模塊的改進的系統及方法的需求。此外，存在著對檢測通信信號的第一字節上存在的錯誤來防止寫出無效數據的需求。
發明內容
本發明涉及用於與可編程邏輯控制器一起使用的擴展模塊的通信接口。這一通信接口包含與擴展模塊通信以便讀與寫離散輸入/輸出、模擬輸入/輸出、智能模塊控制、及擴展模塊狀態的處理器。在一個實施例中，這些擴展模塊是應用特定的集成電路(ASIC)。該ASIC具有適當地應答輸入/輸出擴展總線信號的狀態機結構。在示範性實施例中，ASIC中包含智能藉此從來自控制器的消息的第一字節起進行檢錯。從而，該ASIC檢測何時傳遞了來自控制器的錯誤消息，並將消息傳輸給其輸出狀態不根據來自控制器的消息而改變的消息擴展模塊。從而，擴展模塊忽略該錯誤消息。
一個示範實施例涉及一種防止接口控制器與輸入/輸出(I/O)設備的通信接口寫出無效數據的方法。這一方法可包含解碼從控制器傳遞給應用特定集成電路(ASIC)的消息中的控制字節，確定控制器正在尋址的是若干擴展模塊中哪一個擴展模塊及正在傳遞的是哪一類型的消息，生成奇偶校驗位，將生成的奇偶校驗位與附加在控制字節上的奇偶校驗位比較，以及如果奇偶校驗位不匹配，發布信號保留這些擴展模塊的輸出狀態。
另一示範實施例涉及響應用於接口擴展模塊的通信協議，以便讀與寫離散輸入/輸出(I/O)、模擬I/O、智能模塊控制及擴展模塊狀態的通信接口裝置。該裝置可包含用於解碼從控制器傳遞的消息中的控制字節的裝置，用於確定該控制器正在尋址的是若干擴展模塊中哪一擴展模塊(EM)及正在傳遞的是哪一類型的消息的裝置，用於生成奇偶校驗位的裝置，用於將該生成的奇偶校驗位與附加在控制字節上的奇偶校驗位比較的裝置，以及用於在奇偶校驗位不匹配時發布信號來保持這些擴展模塊的輸出狀態的裝置。
另一示範實施例涉及提供串行通信給擴展模塊來讀與寫離散輸入/輸出、模擬輸入/輸出、智能模塊控制、及擴展模塊狀態的系統。這一系統可包含提供通信與控制給若干擴展模塊的狀態機結構以及提供讀消息與寫消息給狀態機結構的控制器。這些讀消息與寫消息的第一字節包含控制信息與奇偶校驗位。將狀態機結構配置成解碼來自控制器的控制信息，確定控制器正在尋址這些擴展模塊中哪一個及來自控制器的消息是讀還是寫消息，生成測試奇偶校驗位，將來自控制器的奇偶校驗位與該測試奇偶校驗位比較，以及如果來自控制器的奇偶校驗位與該測試奇偶校驗位不匹配便傳遞檢錯信號給這些擴展模塊。
熟悉本技術的人員在審閱了後面的圖、詳細說明、及所附權利要求時，本發明的其它本質與優點將是顯而易見的。
下面將參照附圖描述本發明的示範實施例，其中相同的數字表示相同的元件，以及圖1為從擴展模塊(EM)觀察到的輸入/輸出(I/O)擴展總線信號的表；圖2為展示擴展總線針腳分配及連接器鍵朝向的擴展模塊印刷接線板(PWB)圖20；圖3為擴展總線寫周期處理的信號圖；圖4為擴展總線讀周期處理的信號圖；圖5為ASIC針腳分配、信號名、緩衝器類型、及信號說明的表；圖6為展示連接在I/O擴展總線上的擴展模塊(EM)從屬應用特定集成電路(ASIC)的電路圖；圖7為連接在一起的一組ASIC模塊；
圖8為按照各種值的ASIC模式的表；圖9為用在模式1操作中的地址與控制部分的表；圖10為用在模式2操作中的總線信號表；圖11為PLC的模擬輸入訪問序列的框圖；圖12為PLC的模擬輸出訪問序列的框圖；圖13為設定振蕩器周期的電路圖；圖14為定時器電路；圖15-23為各種消息類型與條件的ASIC信號的定時圖；圖24-28為PLC的模擬輸入中的指令的定時圖；以及圖29-31為PLC的模擬輸出中的指令的定時圖。
具體實施方案描述了接口帶可編程邏輯控制器(PLC)的擴展模塊的系統與方法。在下面的描述中，為了說明的目的，陳述了許多特定細節以便提供對本發明的徹底理解。然而，對於熟悉本技術的人員而言，顯而易見可以無須這些特定細節而實踐示範性實施例。在其它實例中，以框圖形式示出結構與裝置以便方便示範性實施例的描述。
在一個示範性實施例中，本發明的接口提供對擴展模塊(EM)的串行通信。接口的CPU控制去往與來自EM的所有通信並在這裡稱作「主功能」。擴展模塊包含ASIC來實現這一串行通信協議並稱作「從屬功能」或「從屬ASIC」。
圖1示出從擴展模塊(EM)觀察到的示範性輸入/輸出(I/O)擴展總線信號的表10，從PLC到EM及從EM到EM的連接最好是用10腳管座型連接的1對1連接。
圖2示出擴展總線針腳分配及連接器鍵朝向的示範性擴展模塊印刷接線板(PWB)圖20。
圖3-4示出擴展總線讀周期與寫周期序列。總線處理是由XA_OD信號上的短低態有效脈衝發動的。圖3中MA-模塊0至6的模塊地址(3位)R-讀/寫位(讀低態有效)RA-寄存器R0至R15的寄存器地址(4位)CP-CPU在MA、R、RA上生成的控制奇偶校驗(2位)寫數據-寫到模塊上的數據(8位)
DP-CPU在寫數據上生成的數據奇偶校驗(2位)ACK-好的寫周期的模塊確認(2位)圖4中MA-模塊0至6的模塊地址(3位)R-讀/寫位(讀低態有效)RA-寄存器R0至R15的寄存器地址(4位)CP-CPU在MA、R、RA上生成的控制奇偶校驗(2位)讀數據-讀自模塊的數據(8位)DP-CPU在寫數據上生成的數據奇偶校驗(2位)圖5示出EM SLAVE ASIC的針腳分配、信號名、緩衝器類型及信號說明的表50。ASIC的輸入/輸出(I/O)提供所有擴展模塊I/O配置。即ASIC為通用接口。這一通用性是通過在ASIC中實現多種操作模式完成的。下面參照圖15-31進一步描述這多種操作模式。
圖6示出連接在I/O擴展總線上的擴展模塊(EM)從屬ASIC 62。外部滯後門64提供附加滯後來確保保持時鐘的質量。除了外部滯後門64，EM從屬ASIC 62在所有關鍵性輸入信號上實現模擬Schmitt觸發器輸入緩衝器66來防禦電噪聲幹擾。模擬Schmitt觸發器輸入作用在EMC_1、EMC_N、XAS、XOD、及EXP2輸入信號上。
已設計出能消除外部滯後門64的EM從屬ASIC 62。只有一個時鐘輸入是有效的並將其它時鐘輸入拉到適當的狀態。I/O擴展總線上的數據信號EMD是雙向信號而方向控制與緩衝存儲是受EM從屬ASIC 62控制的。
將EM從屬ASIC 62設計成接收及轉發I/O擴展總線信號到下遊下一個模塊或將來自下遊模塊的數據轉發回PLC。信號XAS與XOD是從I/O擴展總線信號XAOD導出的。XAS信號跟隨XAOD信號與在發動總線處理的時鐘前沿上抽樣的短低態有效脈衝(1個時鐘周期)。信號XOD濾出該短低態有效脈衝XAS，並只在XAOD已經是低態10μsec或以上時才成為有效。信號XOD是到ASIC中的異步輸入並復位ASIC及清除所有輸出。輸出信號ASIC_XAOD用作對下遊下一個模塊的XAOD輸入。這一輸出信號包含XAS與XOD功能並附加ASIC生成的同步XAS信號(ASIC_XAS)。當在總線消息的第一字節上檢測到奇偶校驗錯誤時ASIC_XAS成為低態有效並保持低態大約2.2μsec。下遊模塊檢測到有效的XAS，從而保留輸出數據。
在接通電源時XOD釋放時鎖存輸入模塊地址MA_IN〔20〕並且只能在XOD低態時改變。下一個模塊地址MA_OUT〔20〕是通過將輸入模塊地址增加一生成的並將其傳輸給下遊下一個模塊。第一個擴展模塊具有模塊地址零，並能總共級聯8個擴展模塊。
EM從屬ASIC 62提供兩個雙向緩衝器68與69來適當地處理I/O擴展總線上的數據信號。EMD緩衝器(雙向緩衝器68)用PLC或上遊擴展模塊(較小物理地址的擴展模塊)傳輸及接收數據。雙向緩衝器69EMD_NEXT_EM用下遊擴展模塊(較大物理地址的擴展模塊)傳輸與接收數據。雙向緩衝器68與69的方向受到EM從屬ASIC 62的狀態機邏輯的下述控制。EMD緩衝器68默認為輸入，並在EM從屬ASIC 62已確定PLC已尋址該模塊或具有較大地址的模塊及正在請求應答時改變到輸出。EMD_NEXT_EM緩衝器69默認為輸出，並在EM從屬ASIC 62已確定已請求具有大於其本身的地址的模塊來應答PLC時改變到輸入。在已尋址該模塊或上遊模塊時，在對PLC應答期間EMD_NEXT_EM信號將數據總線驅動到低態。
EM從屬ASIC 62提供不反相(EMC_N)與反相時鐘(EM_I)輸入。在使用外部滯後門64時，反相時鐘輸入有效並將不反相時鐘輸入拉高。在不使用滯後門的情況中，不反相時鐘輸入有效並將反相時鐘輸入拉低。在任何一種情況中，EM從屬ASIC 62都輸出不反相時鐘EMC_0到下遊下一個模塊。
圖7示出ASIC系列72(ASIC 72a、72b、72c)及ASIC系列74(ASIC74a、74b、74c)。ASIC系列72為CPU所控制的三個連接的ASIC模塊的集合。在CPU具有控制時緩衝器76(示出為帶陰影的)在使用中。ASIC系列74為具有地址0、1、與2的三個連接的ASIC模塊的集合。ASIC系列74示出操作狀態，其中CPU已尋址EM模塊74b且EM模塊74b應答並且EM模塊74a傳遞通過的數據到CPU。在這一操作中使用緩衝器78。
圖8提供按照ID_BUF與ANA_TYPE值列出ASIC模式的表80。EM從屬ASIC 62具有三種操作模式來支持所有類型的擴展模塊。在初始接通電源時將標識寄存器(ID_BUF)輸入到ASIC中並由ASIC解碼其值來確定操作模式。當已將ID_BUF解碼為模擬類型時，利用輸入信號ANA_TYPE來選擇模式1或模式2操作。
EM從屬ASIC模式0提供8個離散輸入及8個離散輸出，並且不需要外部寄存器。模式0稱作離散模式。
在模式0中，EXT0埠作為8位數據輸入埠操作而EXT1埠作為低態有效8位數據輸出埠操作。信號EXP0、EXP1、EXP2、及EXP4的功能是與模式相關的。在模式0中，信號EXP0、EXP1、及EXP2用作監視器定時器功能，下面將對圖13-14進一步描述。
EM從屬ASIC模式1提供智能模塊、帶板上微處理器的模擬模塊或需要8個以上輸入及8個以上輸出的模塊使用的總線接口。模式1可稱作總線接口模式。
EXT0埠作為高態有效、8位雙向數據埠操作而EXT1埠包含8位地址與控制。圖9包含模式1中的EXT1地址與控制埠的表90。監視器定時器功能可利用信號EXP0、EXP1、及EXP2。信號EXP4是模式1中的輸入並可稱作WDT0。監視暫停(WDT0)輸入用在智能模塊或包含本機處理器的模塊上。如果本機處理器的監視器定時器起動，則WDT0信號成為高態有效。EM從屬ASIC通過在任何應答消息上返回全1給PLC來應答這一輸入。例如，在讀周期中，EM從屬ASIC返回8個數據位1及兩個奇偶校驗位1。PLC在讀數據上識別出奇偶校驗錯誤而不處理該信息。即使WDT0已成為高態有效時EM從屬ASIC也允許下遊模塊傳遞。圖21與22提供這些信號的模式1讀與寫序列及定時的實例。
模式2操作是對非智能模擬模塊特定的並提供特定模數轉換器(ADC)。數模轉換器(DAC)、及模擬輸入多路復用器所需的配置與控制。EXT0總線用作8位、高態有效、雙向數據總線，用於與DAC及ADC裝置傳輸及接收數據。EXT1總線用於控制ADC與MUX裝置並示出在圖10的表100中。
在模式2中，用信號EXP0、EXP1、EXP2、及EXP4來控制DAC裝置並示出在圖2中。模式2操作遵照PLC發布的訪問模擬裝置的獨一無二的指令序列。用在模式2中的PLC指令序列的說明對圖11與12進一步描述。參照圖24-31進一步描述該序列的實例及這些信號的定時。
參見圖11，其中示出模擬輸入方向序列110。PLC以特定的順序指令次序訪問模擬輸入。如果PLC在序列中任何指令上檢測到錯誤，則PLC可重試故障的指令而無須起動該序列。
在步驟112中，從存儲體0中訪問模擬輸入，而PLC通過在寄存器地址2h(R2)中寫入16進位值0來選擇存儲體0。在步驟114中，存儲體0有4條多路復用通道供選擇而PLC通過將任何值寫入想要的通道的最高位(MSB)單元中來選擇該MUX通道。在步驟116中，用對該想要的通道的最低位(LSB)的PLC寫來起動ADC轉換。在步驟118中，在規定的時間量之後，PLC讀取MSB而MSB讀同時復位MUX裝置從而不選擇輸入。這是為力圖減少通道間串擾而進行的。在步驟119中，PLC讀取LSB。LSB讀處理起動另一ADC轉換，因此將該LSB值存儲在ASIC中的臨時寄存器中。這便允許PLC重試LSB讀。任何一個狀態寄存器的PLC讀或任何寫處理釋放該臨時寄存器。
參見圖12，其中示出了模擬輸出訪問序列120。模擬輸出是由PLC按特定順序指令次序訪問的。如果PLC在序列中任何指令上檢測到錯誤，則PLC可重試故障的指令而無須從頭起動序列。
在步驟122中，從存儲體4訪問模擬輸出。PLC通過將值4h寫入寄存器地址2h(R2)來選擇存儲體4。存儲體4具有多達四條模擬輸出通道。在步驟124中，PLC通過尋址想要的通道的MSB來選擇模擬輸出通道。在這一處理期間將MSB字節寫到DAC。在步驟126中，PLC尋址想要的通道的LSB。將該LSB字節寫入DAC而在短時段之後發生DAC加載。
現在按照示範實施例描述監視器定時器操作。利用外部針腳EXP0、EXP1、及EXP2來實現模式0與1中的監視器功能。監視器的一個目的是在CPU與擴展模塊通信故障超過規定時段的事件中截止所有離散輸出。當ASIC在模式0或1操作中時起動監視器定時器功能。監視器由XOD或返回給CPU的有效ACK的出現復位。如果這兩個事件都未發生，則在監視器超時之後清除所有輸出。一旦監視器超時，它便保持空轉直到發布了XOD或者有效的ACK返回到CPU為止。在模式0中，在ASIC內部清除輸出。在模式1中，用信號EXP0來清除外部寄存器並將其稱作EXT_CLR。如果監視器超時，將控制埠EXT1置位成全1。
為了實施監視器定時器電路，利用信號EXP2作為監視器時鐘輸入(CLK_IN)。諸如LM555定時器電路等外部振蕩器電路驅動「模擬Schmitt觸發器」時鐘輸入EXP2。EM從屬ASIC提供反相時鐘輸出信號EXP1，在不使用LM555定時器電路的情況中可將其用來反饋到外部RC網絡中。圖13示出設定大約590μsec的振蕩器周期的RC網絡電路130。將EM從屬ASIC預置成1200個計數並給定590μsec的振蕩器周期，監視器時段為大約708msec。圖14示出定時器電路實現140。
按照示範性實施例描述擴展模塊(EM)從屬ASIC操作。EM從屬ASIC實現狀態機結構來提供適當的通信與控制。PLC提供給EM從屬ASIC的有兩種類型的消息寫消息與讀消息。兩種消息的第一字節為帶有兩個奇偶校驗位的控制字節。EM從屬ASIC解碼該控制字節並確定該PLC正在尋址哪一個BM模塊、消息類型(讀或寫)及正在訪問的寄存器。EM從屬ASIC在接收的控制字節上生成兩位奇偶校驗位並將它們的值與附加在控制字節上的奇偶校驗位比較。如果奇偶校驗位並不匹配則該EM從屬ASIC發布有效ASIC_XAS大約2.2μsec。通過XAOD信號將ASIC_XAS傳輸到下遊下一個模塊，從而保持輸出狀態。
寫消息的第二字節為帶兩個奇偶校驗位的寫數據字節。EM從屬ASIC在該寫數據字節上生成奇偶校驗位並將這一值與寫數據字節一起接收的奇偶校驗位比較。如果這兩個值不等，則EM從屬ASIC用無效確認(11)應答PLC。如果奇偶校驗值相等，則EM從屬ASIC用有效確認(01)應答PLC並用新數據更新輸出數據總線。在時鐘前沿上將確認數據傳輸給PLC。
讀消息的第二字節為從EM從屬ASIC對PLC的應答並包括一個讀字節及EM從屬ASIC生成的兩個奇偶校驗位。EM從屬ASIC在時鐘前沿上將讀數據字節與奇偶校驗位傳輸給PLC。
在初始接通電源時，PLC發布有效XOD信號。檢測到XOD將狀態機置於其原始狀態並清除離散輸出及模擬輸出。也是在初始接通電源時，EM從屬ASIC確定其模塊地址(MA_IN)、操作模式(模式0、1或2)並通過將其模塊地址增加一擴展下一模塊地址(MA_OUT)。一旦發布了XOD，EM從屬ASIC鎖存該模塊地址MA_IN。當在時鐘的前沿上抽樣到有效的XAS信號時，便發動總線處理。在抽樣XAS為真時，狀態機從其原始狀態轉變到狀態0。在進入狀態0時初始化狀態機並在下一個時鐘前沿上擴展到狀態1。如果在任何時間上XOD信號成為有效的，則異步復位所有輸出而狀態機返回到其原始狀態。
圖15-23示出各種消息類型與條件的EM從屬ASIC信號的定時圖150、160、170、180、190、200、210、220、及230。參見圖15，在時鐘21的前沿上在輸出埠EXT1上啟動新數據。在模式0中，EXT1為低態有效輸出埠。
在圖16中，啟動對外部埠EXT0的輸入數據一個時鐘周期並在時鐘12的後沿上在ASIC內部登記。在時鐘13的前沿上內部登記的讀數據開始在EMD信號上串行移位出去。最小的寄存器配置時間是10nsec且最小保持時間是10nsec。
一起參見圖17與圖18，將在控制字節上生成的奇偶校驗位與附加在控制字節上的奇偶校驗位比較，並在時鐘10的後沿上登記結果。如果檢測到控制字節奇偶檢驗錯誤，則EM從屬ASIC生成其本身的XAS信號並在時鐘11的前沿上成為低態有效及保持低態9個時鐘周期。用CPU生成的信號XAS與XOD選通該ASIC信號ASIC_XAS。得出的輸出ASIC_XAOD用作對下遊下一個模塊的XAOD信號。當在控制字節上檢測到奇偶校驗錯誤時ASIC生成的XAS信號的目的是保留下遊擴展模塊的I/O數據。EM從屬ASIC只在時鐘0與12上抽樣XAS輸入信號。如果EM從屬ASIC在時鐘12上抽樣到有效的XAS，則它返回到其原始狀態，從而防止將無效數據寫到輸出上。
參見圖19，當在寫數據字節上檢測到奇偶校驗錯誤時，EM從屬ASIC用無效確認應答CPU並且不用新數據更新EXT1數據，寫數據字節上的奇偶校驗錯誤並不生成有效的ASIC_XAS信號，這一點與控制字節上的奇偶校驗錯誤不同。
圖20中的讀消息示出當CPU已尋址帶較高物理地址的EM時EM從屬ASIC的應答。讀字節是由被尋址的下遊模塊驅動的。信號EMD-TRI_EN及NEXT_EM_TRI_EN示出EMD雙向數據緩衝器的方向控制。
參見圖21-23，在模式1中，EXT0埠是高態有效的雙向數據埠而EXT1埠用作控制的8位。
參見圖23，擁有板上處理器的擴展模塊具有監視器超時信號。EM從屬ASIC提供輸入WDT0或EXP4來監視本機處理器的監視器超時狀態。當WDT0為低態時EM從屬ASIC正常操作。如果WDT0信號變成高態，EM從屬ASIC在讀消息應答期間用全1應答CPU。這在CPU所讀取的數據上強加奇偶校驗錯誤，從而防止CPU應答無效數據。如果本機處理器已超時，EM從屬ASIC並不禁止可能連接在系統上的其它模塊。換言之，即使本機處理器已超時，EM從屬ASIC也適當地應答預定給其它擴展模塊的消息。
PLC通過發布指定的指令序列來訪問模擬輸入。圖24-28示出五條示範性指令的定時圖並示出模式2中的EM從屬ASIC的定時要求。EM從屬ASIC允許PLC重試任何給出的指令而無須從頭起動序列。
參見圖24，利用第一指令，PLC通過寫0hex到寄存器2選擇存儲體0或寫1hex到寄存器2選擇存儲體2。EM從屬ASIC識別出這是模擬輸入序列的第一指令。
參見圖25，藉助第二指令，PLC通過寫任何值到想要的輸入通道的MSB單元中來選擇要讀的輸入通道。EM從屬ASIC解碼該消息並使MUX選擇想要的輸入通道。
參見圖26，藉助第三指令，PLC通過寫任何值到想要的通道的LSB來發動模數轉換。EM從屬ASIC解碼這一消息並使ADC_BYTE_SEL信號成為低態及ADC_RD信號脈衝地產生低態。這兩個條件導致ADC起動轉換。
參見圖27，藉助第四指令，PLC讀取轉換後的模擬信號的最高位(MSB)。EM從屬ASIC通過將ADC_BYTE_SEL設定為高態並在時鐘10的後沿上將MSB起動到EXT0數據總線上並將其保持在上面直到時鐘13的後沿而尋址MSB。EM從屬ASIC在時鐘12的後沿上登記MSB並在時鐘13上開始將新數據移位回PLC。
參見圖28，藉助最後指令，PLC讀取轉換後的模擬信號的最低位(LSB)。EM從屬ASIC通過將ADC_BYTE_SEL設定為低態並在時鐘10的後沿上起動LSB到EXT0數據總線上及保持在上面直到時鐘13的後沿來尋址LSB。在時鐘12的後沿上登記LSB並在時鐘13上將新數據移位回PLC。LSB讀指令還導致ADC發動新的轉換，因此將該LSB放置在ASIC內部的臨時保存寄存器中。這允許PLC重試最後指令及接收有效數據。在任何寫處理或任何狀態寄存器讀處理時釋放該保存寄存器。
PLC通過發布指定的指令序列訪問模擬輸出。圖29-31示出三條示範性指令的定時圖並示出模式2中的EM從屬ASIC的定時要求。EM從屬ASIC允許PLC重試三條指令中任何一條而無須從頭起動序列。
參見圖29，藉助第一指令，PLC通過寫4hex到寄存器2中選擇存儲體4。EM從屬ASIC識別出這是模擬輸出序列的第一指令。
參見圖30，PLC通過寫通道的MSB單元來選擇該模擬輸出通道。在這一指令期間還將MSB寫到數模轉換器中。ME從屬ASIC在時鐘16的前沿上將ADDR_DAC設定為高態。在時鐘21的前沿上將MSB起動到總線上並在時鐘22的前沿上將其起動到DAC鎖存器中。在時鐘23的前沿上將MSB鎖存到DAC中。
參見圖31，藉助最後指令，PLC尋址想要的通道的LSB，並將該LSB值寫到數模轉換器中。EM從屬ASIC在時鐘16的前沿上將ADDR_DAC信號拉低。在時鐘21的前沿上將LSB起動到EXZT0數據總線上並在時鐘22的前沿上起動到DAC鎖存器中。WR_DAC_0的前沿導致DAC鎖存LSB而LD_DAC的前沿導致數模轉換。
雖然圖中所示與上面描述的示範性實施例是當前較佳的，應理解這些實施例只是通過示例方式提供的。其它實施例可包含例如各種不同的智能電纜。本發明不限於特定實施例，而是可擴展到所附權利要求範圍與精神中的各種修正、組合、與重新配置。
權利要求
1.一種防止接口控制器與輸入/輸出(I/O)設備的通信接口寫出無效數據的方法，包括解碼從控制器傳遞給應用特定的集成電路(ASIC)的消息中的控制字節，該控制字節擁有奇偶校驗位；確定該控制器正在尋址若干擴展模塊中哪一擴展模塊(EM)及正在傳遞哪一類型的消息；生成奇偶校驗位；將生成的奇偶校驗位與附加在控制字節上的奇偶校驗位比較；以及如果奇偶校驗位不匹配，發布信號來保持這些擴展模塊的輸出狀態。
2.如權利要求1的方法，其中確定控制器正在尋址若干擴展模塊中哪一擴展模塊(EM)及正在傳遞哪一類型的消息還包括確定正在訪問哪一寄存器。
3.如權利要求1的方法，其中從控制器傳遞給ASIC的消息為寫消息。
4.如權利要求1的方法，其中從控制器傳遞給ASIC的消息為讀消息。
5.如權利要求4的方法，其中該讀消息的第二字節包含ASIC生成的奇偶校驗位。
6.如權利要求1的方法，還包括，如果奇偶校驗位匹配，允許這些擴展模塊繼續操作。
7.如權利要求1的方法，其中這些擴展模塊為從菊花鏈形式連接在一起的七個擴展模塊。
8.如權利要求1的方法，其中該發布的信號是傳輸給下遊下一個擴展模塊的錯誤檢測信號。
9.如權利要求1的方法，其中該發布的信號有效2.2微秒。
10.一種應答用於接口擴展模塊，以便讀與寫離散輸入/輸出(I/O)、模擬I/O、智能模塊控制及擴展模塊狀態的通信協議的通信接口裝置，包括用於解碼從控制器傳遞的消息中的控制字節的裝置，該控制字節具有奇偶校驗位；用於確定該控制器正在尋址若干擴展模塊中哪一擴展模塊(EM)及正在傳遞哪一類型的消息的裝置；用於生成奇偶校驗位的裝置；用於將生成的奇偶校驗位與附加在控制字節上的奇偶校驗位進行比較的裝置；以及如果奇偶校驗位不匹配，發布信號保持這些擴展模塊的輸出狀態的裝置。
11.如權利要求10的裝置，還包括提供第一離散輸入/輸出裝置的第一操作模式。
12.如權利要求11的裝置，還包括提供需要8個輸入與輸出以上的模塊所使用的總線接口的第二操作模式。
13.如權利要求12的裝置，還包括提供非智能模擬模塊的控制的第三操作模式。
14.一種提供對擴展模塊的串行通信以便讀與寫離散輸入/輸出、模擬輸入/輸出、智能模塊控制、及擴展模塊狀態的系統，包括提供對若干擴展模塊的通信與控制的狀態機結構；以及向狀態機結構提供讀消息與寫消息的控制器，讀消息與寫消息的第一字節包含控制信息及奇偶校驗位；其中將該狀態機結構配置成解碼來自控制器的控制信息；確定控制器正在尋址若干擴展模塊中哪一個及來自控制器的消息是讀消息還是寫消息；生成測試奇偶校驗位；比較來自控制器的奇偶校驗位與測試奇偶校驗位；以及如果來自控制器的奇偶校驗位與測試奇偶校驗位不匹配，傳遞錯誤檢測信號給若干擴展模塊。
15.如權利要求14的系統，其中該狀態機結構是從應用特定的集成電路(ASIC)實現的。
16.如權利要求15的系統，其中該ASIC包含雙向緩衝器。
17.如權利要求15的系統，其中該ASIC具有三種操作模式用於具有8個或更少輸入/輸出的離散輸入/輸出的第一模式，用於具有8個以上輸入/輸出的離散輸入/輸出的第二模式，以及用於配置與控制非智能模擬模塊的第三模式。
18.如權利要求17的系統，其中實現了監視器功能，當該控制器不能與這些擴展模塊之一通信超過一個時段時禁止所有離散輸出。
19.如權利要求18的系統，其中該監視器功能是在第一與第二操作模式中啟動的。
20.如權利要求14的系統，其中將該錯誤檢測信號傳遞至少2.2微秒。
全文摘要
一種通信接口包含與擴展模塊通信以便讀與寫離散輸入/輸出、模擬輸入/輸出、智能模塊控制、及擴展模塊狀態的處理器。該擴展模塊可以是應用特定的集成電路(ASIC)，各具有適當地應答輸入/輸出擴展總線信號的狀態機結構。該ASIC可包含利用來自控制器的消息的第一字節的錯誤檢測。從而，該ASIC檢測到已從控制器傳遞錯誤消息時傳輸消息給擴展模塊使它們不響應來自控制器的消息改變它們的輸出狀態。
文檔編號G06F13/38GK1409220SQ0214361
公開日2003年4月9日 申請日期2002年9月20日 優先權日2001年9月20日
發明者M·R·馬斯 申請人:西門子能量及自動化公司