半導體晶體襯底、半導體裝置及其製造方法
2023-05-20 19:12:41 2
半導體晶體襯底、半導體裝置及其製造方法
【專利摘要】本發明提供半導體晶體襯底和半導體裝置及其製造方法。製造半導體晶體襯底的方法包括通過將包含氮組分的氣體供給到由包含矽材料形成的襯底並使襯底的表面氮化來形成氮化物層；以及通過供給包含氮組分的氣體和包含Al的源氣體而在氮化物層上形成AlN層。
【專利說明】半導體晶體襯底、半導體裝置及其製造方法
[0001]相關申請的交叉引用
[0002]本申請基於2012年9月28日提交的在先日本專利申請2012-218248並要求其優先權益，該專利申請的全部內容通過弓I用併入本文。
【技術領域】
[0003]本文所討論的實施方案涉及半導體晶體襯底和半導體裝置及其製造方法。
【背景技術】
[0004]氮化物半導體例如GaN、AIN、InN等及其混合晶體材料具有寬帶隙，從而被用作高功率電子器件或短波發光裝置。其中，已經研究和開發了應用於場效應電晶體(FET)技術，特別是作為高功率器件的高電子遷移率電晶體(HEMT)(參見例如日本公開專利申請2002-359256)。
[0005]利用這樣氮化物半導體的HEMT用於高功率和高效放大器、高功率開關器件等。
[0006]在使用這樣氮化物半導體的HEMT中，在襯底上形成氮化鋁鎵/氮化鎵(Al GaN/GaN)異質結構，使得其GaN層可作為電子渡越層。另外，襯底可以由藍寶石、碳化矽(SiC)、氮化鎵(GaN)、娃(Si)等形成。
[0007]在氮化物半導體中，例如GaN由於其較高的飽和電子速度和較寬的帶隙所帶來的較高耐壓特性而具有優良的電子特性。另外，GaN具有纖鋅礦型晶體結構，以在與c軸平行的在[0001]方向具有極性。
[0008]另外，當AlGaN/GaN異質結構形成時，由於AlGaN和GaN之間晶格常數不同引起的晶格畸變，可激發壓電極化。因此，可在靠近GaN層邊界表面的區域中產生高濃度的二維電子氣(2DEG)。
[0009]這樣的由GaN、AlGaN等形成的氮化物半導體層可以使用金屬有機化學氣相沉積(MOCVD)經外延生長形成。然而，當氮化物半導體層在矽襯底上通過MOCVD法形成時，在矽和鎵之間可發生回熔(melt-back)反應。因此，為了避免回熔反應的發生，使用AlN模板(AIN template),其中AlN層形成在娃襯底上。
[0010]因此，例如，當製造利用氮化物半導體的HEMT時，氮化物半導體層形成在作為半導體晶體襯底的AlN模板的AlN層上。
【發明內容】
[0011]根據一個方面，一種製造半導體晶體襯底的方法包括:通過將包含氮組分的氣體供給到由包含矽的材料形成的襯底並使襯底的表面氮化來形成氮化物層；以及通過供給包含氮組分的氣體和包含Al的源氣體而在氮化物層上形成AlN層。
[0012]本文所公開的實施例的目的和優點將通過在權利要求中具體指出的要素和組合來實現和獲得。
[0013]應當理解，前面的一般描述和後面的詳細描述都是示例性和說明性的，而不是對所要求保護的本發明進行限制。
【專利附圖】
【附圖說明】
[0014]圖1示出根據本發明第一實施方案的半導體晶體襯底的一種示例性構造；
[0015]圖2A、2B和2C不出根據第一實施方案製造半導體晶體襯底的一種不例性方法；
[0016]圖3示出根據第二實施方案的半導體裝置的一種示例性構造；
[0017]圖4A和圖4B是根據第二實施方案的其它半導體裝置的一種示例性構造；
[0018]圖5A、5B和5C不出根據第二實施方案製造半導體裝置的一種不例性方法；
[0019]圖6A和6B示出根據第二實施方案製造半導體裝置的一種示例性方法；
[0020]圖7是一個相關圖，其示出形成氮化物層的時間段和電子渡越層中的衍射峰FWHM之間的關係；
[0021]圖8A、8B和8C示出氮化物層的表面上的AFM圖像；
[0022]圖9A和9B示出電子渡越層的表面上的AFM圖像；
[0023]圖10示出根據第三實施方案的一種示例性分立封裝半導體器件；
[0024]圖11是根據第三實施方案的電源裝置的一種示例性電路圖；和
[0025]圖12示出根據第三實施方案的高功率放大器的一種示例性構造。
【具體實施方式】
[0026]在使用AlN模板的情況下，取決於AlN模板，在AlN模板上形成的GaN層等晶體品質可能被損壞。結果，所製造的HEMT的電子特性可能劣化。例如，導通電阻值可能增加。
[0027]因此，期望提供一種半導體晶體襯底和一種製造半導體晶體襯底的方法，用於製造具有優良電子特性且包含優良晶體品質的氮化物半導體層的半導體裝置。
[0028]此外，還期望提供一種半導體裝置和製造具有優良電子特性且包含優良晶體品質的氮化物半導體層的半導體裝置的方法。
[0029]在下文中，描述本發明的實施方案。此外，相同的附圖標記用於描述相同的元件，其重複描述可被省略。
[0030]第一實施方案
[0031]半導體晶體襯底
[0032]描述根據本發明第一實施方案的一個半導體晶體襯底。如圖1所不，本實施方案中的半導體晶體襯底被稱為「A1N模板」，其中氮化物層11形成在由矽(Si)等形成的襯底10上，AlN層12形成在氮化物層11上。
[0033]襯底10可以由包含Si的材料(如SiC)以及Si形成。另外，氮化物層11由包含娃和氮的材料例如SiN(氮化娃)、SiON等形成。所形成的氮化物層11的厚度在2nm至5nm的範圍內(即大於或等於2nm且小於或等於5nm),優選在2nm至3nm的範圍內。當氮化物層11過薄時，則可能變得難以取得如下所述的期望效果。
[0034]製造半導體晶體襯底的方法
[0035]接著，描述根據本實施方案製造半導體晶體襯底的方法。本文所描述的半導體晶體襯底使用MOCVD裝置來形成。
[0036]首先，如圖2A所示，製備由矽等形成的襯底10，並將其置於MOCVD裝置的室中。由矽等形成的襯底10是矽(111)襯底。
[0037]接下來，如圖2B所示，在由矽等形成在襯底10的表面上形成氮化物層11。具體而言，將襯底10置於MOCVD裝置的室中。然後，將空氣從室抽空，並且在室中產生氫或氮氣氛。然後，將襯底10加熱，直到襯底10的溫度為1000°C (攝氏度)。
[0038]之後，將氨(NH3)供給到室中，使得被引入室中的氨的氮組分與襯底10表面上的娃反應以在襯底10的表面上形成SiN層，即氮化物層11。
[0039]為了使用氨等來形成SiN層(即氮化物層11)，優選襯底溫度在800°C (攝氏度)和1100°C (攝氏度)之間。通過這樣做，在襯底10的表面上形成的氮化物層11具有2nm至5nm範圍內、優選2nm至3nm範圍內的厚度。
[0040]如上所述形成的氮化物層11可以由例如包含殘留氧的SiON形成。另外，在以上描述中，描述了其中將氨(NH3)供給到室中的情況。然而，例如，可以將氮氣(N2)氣體引入室中以產生等離子體，以使襯底10表面上的矽氮化以形成SiN層(即，氮化物層11)。
[0041]接下來，如圖2C所示，形成AlN層12。具體地，在室內供給氨的狀態下，還將三甲基鋁(TMA)供給到室中。
[0042]通過這樣做，由於利用其中氨和TMA用作源氣體的MOCVD的外延生長，所以在氮化物層11上形成AlN層12。如上所述形成的AlN層12的厚度為約200nm。另外，如上所述，氮化物層11和AlN層12可順序形成。
[0043]具體而言，從供給氨起經過預定的時間段後，供給TMA。通過這樣做，可以在襯底10上層疊(依次形成)氮化物層11和AlN層12。此外，當使用其中注入(摻雜)硼(B)的襯底作為襯底10時，硼(B)可以被混入氮化物層11中。
[0044]如上所述，可以形成(製造)A1N模板(即，根據本實施方案的半導體晶體襯底)。
[0045]第二實施方案
[0046]半導體裝置
[0047]接著，描述本發明的第二實施方案。在本實施方案中，提供了使用根據第一實施方案的半導體晶體襯底的半導體裝置。參考圖3，描述了本實施方案中的半導體裝置。
[0048]在本實施方案的半導體裝中，在由矽等形成的襯底10上層疊並形成氮化物層11、AlN層12、緩衝層21、電子渡越層22、電子供給層23等。
[0049]通過這樣做，在電子渡越層22中，在電子渡越層22和電子供給層23之間邊界表面附近的區域處形成2DEG22a。另外，在本實施方案的半導體裝置中，在電子供給層23上形成柵電極31、源電極32和漏電極33。
[0050]另外，在本實施方案中，使用根據第一實施方案的半導體晶體襯底，其中在襯底10上形成氮化物層11和AlN層12。
[0051]另外，在本實施方案中，緩衝層21由厚度為約800nm的AlGaN層形成，電子渡越層22由厚度為約1200nm的GaN層形成，電子供給層23由厚度為約20nm的AlGaN層形成。
[0052]另外，在本實施方案中，如圖4A所示，可以通過移除電子供給層23在柵電極31正下方的一部分而在柵電極31的正下方形成凹部51，使得在凹部51中形成柵電極31。通過這樣做，可以移除(消除)柵電極31正下方的DEG22a並實現常斷操作。
[0053]此外，如圖4B所示，可以在電子供給層23和柵電極31之間形成p-GaN層52。通過這樣做，可以移除(消除)柵電極31正下方的DEG22a並實現常斷操作。[0054]製造半導體裝置的方法
[0055]接著，描述根據本實施方案的半導體裝置的製造方法。通過使用根據第一實施方案的半導體晶體襯底可以形成根據本實施方案的半導體裝置。
[0056]然而，在本實施方案中，描述了包括根據第一實施方案的形成半導體晶體襯底的步驟的製造半導體的方法。
[0057]首先，如圖5A所示，準備由矽等形成的襯底10，並將其置於MOCVD裝置的室中。由矽等形成的襯底10是矽(111)襯底。
[0058]接下來，如圖5B所示，在矽等形成的襯底10的表面上形成氮化物層11。具體而言，將襯底10置於MOCVD裝置的室內。
[0059]然後，將空氣從室中抽空，並且在室中形成氫或氮氣氛。然後，將襯底10加熱，直到襯底10的溫度為1000°C (攝氏度)。
[0060]之後，將氨(NH3)供給到室中，從而使引入室中的氨的氮組分與襯底10表面上的娃反應以在襯底10表面上形成SiN層，即氮化物層11。
[0061]為了使用氨等來形成SiN層(S卩，氮化物層11)，優選襯底溫度在800°C (攝氏度)到1100°c (攝氏度)之間。
[0062]通過這樣做，在襯底10表面上形成的氮化物層11具有2nm至5nm範圍內、優選在2nm至3nm範圍內的厚度。如上所述形成的氮化物層11可以由例如包含殘餘氧的SiON形成。另外，在上面的描述中，描述了其中氨(NH3)被供給到室中的情況。
[0063]然而，例如，可以將氮氣(N2)氣體引入室中以產生等離子體，以使襯底10表面上的矽氮化以形成SiN層(即，氮化物層11)。
[0064]接下來，如圖5C所示，形成AlN層12。具體地，在室內供給氨的狀態下，還將三甲基鋁(TMA)供給到室中。通過這樣做，由於利用其中氨和TMA用作源氣體的MOCVD的外延生長，所以在氮化物層11上形成AlN層12。如上所述形成的AlN層12厚度為約200nm。
[0065]接下來，如圖6A所示，通過MOCVD外延生長在AlN層12上層疊(依次形成)緩衝層21、電子渡越層22和電子供給層23。
[0066]具體而H，緩衝層21由厚度為約800nm的AlGaN層形成，電子渡越層22由厚度為約1200Bm的GaN層形成，電子供給層23由厚度為約20nm的AlGaN層形成。通過這樣做，在電子渡越層22和電子供給層23之間的邊界表面附近的區域中形成2DEG22a。
[0067]另外，當形成緩衝層21和電子供給層23時，使用TMA、三甲基鎵(TMG)和NH3作為源氣體。另外，當形成電子渡越層22時，使用TMA和NH3作為源氣體。
[0068]接下來，如圖6B所示，在電子供給層23上形成柵電極31、源電極32和漏電極33。
[0069]通過這樣做，可以(形成)製造根據本實施方案的半導體裝置。
[0070]氮化物層11
[0071]接著，描述氮化物層11和電子渡越層22等的晶體品質之間的關係。圖7示意性地示出形成氮化物層11的時間段和在氮化物層11上形成電子渡越層22的GaN層表面的X-射線衍射的衍射峰半峰全寬(FWHM)之間的關係。
[0072]如圖7所示，通過延長形成氮化物層11的時間段(即，通過增加氨供給到室中的時間段)，半峰全寬值(FWHM)可減小。S卩，電子渡越層22的晶體品質可得到改善。
[0073]具體地，當用於形成氮化物層11的時間段是30秒或更少時，與形成氮化物層11的時間段是10秒或更少的情況相比，電子渡越層22的晶體品質可以改善。
[0074]例如，當形成氮化物層11的時間段是10秒時，電子渡越層22衍射峰的半峰全寬(FffHM)值是1256弧秒。另一方面，當形成氮化物層11的時間段是60秒時，電子渡越層22衍射峰的半峰全寬(FWHM)值是796弧秒。如上所述，通過將形成氮化物層11的時間段增加到30秒或更長的時間，在氮化物層11上形成的電子渡越層22的晶體品質可以得到改善。
[0075]通過這樣做，製造的半導體裝置中HEMT的導通電阻值可降低。另外，如上所述形成的氮化物層11的膜厚度在2nm至5nm的範圍內，優選在2nm至3nm的範圍內。
[0076]接下來，描述形成氮化物層11的時間段(「形成時間段」)和氮化物層11的表面狀態之間的關係。圖8A至圖SC示出氮化物層11表面上的原子力顯微鏡(AFM)照片。具體而言，圖8A示出氮化物層11的形成時間段是10秒時的AFM圖像。
[0077]圖8B示出氮化物層11的形成時間段是30秒時的AFM圖像。圖8C示出氮化物層11的形成時間段是60秒時的AFM圖像。如圖8A至圖8C所示，由於氮化物層11形成時間段的延長，黑色凹部的數目相應增加。
[0078]當在氮化物層11表面上的黑色凹陷部分的數目增加時，更有可能防止在氮化物層11上形成緩衝層21的位錯。
[0079]因此，在緩衝層21上形成的電子渡越層22中的位錯數目也可能減少。結果，據認為，如圖7所示，在電子渡越層22的半峰全寬(FWHM)值可減小，因此，電子渡越層22的晶體品質可得到改善(增強)。
[0080]圖9A和9B示出電子渡越層22表面的AFM圖像。具體而言，圖9A示出的電子渡越層22為其中在形成時間段為10秒(S卩，圖8A的情況下)的氮化物層11上形成緩衝層21和電子渡越層22的AFM圖像。
[0081]圖9B示出的電子渡越層22為其中在形成時間段為60秒(即，圖SC的情況下)的氮化物層11上形成緩衝層21和電子渡越層22的AFM圖像。在圖9B中的表面上發現的缺陷數目小於圖9A表面上的缺陷數目。
[0082]因此，通過延長形成時間段，可以減少電子渡越層22的缺陷數目，從而提高了晶體品質。另外，通過這樣做，所形成的半導體裝置中HEMT的導通電阻值可減少。
[0083]第三實施方案
[0084]接著，將描述第三實施方案。在本實施方案中，提供半導體裝置、電源裝置和高頻放大器。
[0085]在本實施方案中本發明的半導體裝置是指根據第二實施方案的分立封裝半導體裝置。圖10示意性的示出分立封裝半導體裝置的內部。然而，電極布置與第二實施方案的圖中所示的不同。
[0086]首先，使用利用劃片等切割根據第二實施方案製造的半導體裝置形成的GaN基半導體材料來形成HEMT半導體晶片410。然後，通過管芯粘合劑如釺料將半導體晶片410固定在引線框420上。在這裡，半導體晶片410與第二實施方案中的半導體裝置對應。
[0087]接著，使用接合線431將柵電極411連接到柵極引線421，使用接合線432將源電極412連接到源極引線422，使用接合線43將漏電極4133連接到漏極引線423。
[0088]在這裡，接合線431、432和433由金屬材料形成。另外，在本實施方案中，柵電極411是指柵電極焊墊，其在根據第二實施方案的半導體裝置中與柵電極51相連。類似地，源電極412是指源極焊墊，其在根據第二實施方案所述的半導體裝置中與源電極52相連。漏電極413是指漏電極焊墊，其在根據第二實施方案的半導體裝置中與漏電極53相連。
[0089]接著，使用模製樹脂440、通過傳遞模製法進行樹脂密封。通過這樣做，可以製造使用GaN基半導體材料的HEMT分立封裝半導體器件。
[0090]接著，描述根據本實施方案的電源裝置和高頻放大器。根據本實施方案的電源供給裝置和高頻放大器是指使用根據第二實施方案的半導體裝置的電源裝置和高頻放大器。
[0091]首先，參照圖11所示，描述根據本實施方案的電源裝置。該電源裝置460包括高壓一次電路461、低壓二次電路462以及位於一次電路461和二次電路462之間的變壓器463。
[0092]一次電路461包括交流(AC)電源464、所謂的橋式整流電路465、多個開關裝置(在圖11的例子中有四個開關器件)466、單開關裝置467等。
[0093]二次電路462包括多個開關裝置(在圖11的例子中有三個開關裝置)468等。在圖11的實例中，使用根據第一實施方案的半導體裝置作為開關裝置466和467。
[0094]在這裡，期望的是在一次電路461中的開關裝置466和467為常斷型半導體。作為在二次電路462中使用的開關裝置468，使用由矽形成的典型金屬絕緣體半導體場效應電晶體(MISFET)。
[0095]接著，參照圖12，描述根據本實施方案的高頻放大器。根據本實施方案的高頻放大器470可被用作例如用於可攜式電話的基站的高功率放大器。
[0096]高頻放大器470包括的數字預失真電路471、混頻器472、功率放大器473和定向耦合器474。該數字預失真電路471對輸入信號的非線性失真進行補償。
[0097]該混頻器472將非線性失真已補償的輸入信號與AC信號混合。功率放大器473將已與交流信號混合的輸入信號放大。在圖12的實例中，功率放大器473包括根據第一實施方案的半導體裝置。
[0098]定向耦合器474執行對輸入信號和輸出信號等的監測。在圖12的電路，通過切換操作，通過混頻器472可以將輸出信號可與交流信號混合併傳送到數字預失真電路471。
[0099]本文的所有示例性和條件性表述旨在教導目的，以幫助讀者理解本發明和由發明人貢獻的概念以拓展本領域，並且可被解釋為(但不限於)這些具體記載的實施例和條件，說明書中這些實施例的組織也不涉及本發明的優勢或劣勢的顯示。雖然已詳詳細描述了本發明的實施方案，但是應當理解，在不脫離本發明的精神和範圍的情況下可以進行多種變化、替代和變更。
【權利要求】
1.一種製造半導體晶體襯底的方法，所述方法包括: 通過將包含氮組分的氣體供給到由包含矽的材料形成的襯底並由此使所述襯底的表面氮化來形成氮化物層；以及 通過供給所述包含氮組分的氣體和包含Al的源氣體而在所述氮化物層上形成AlN層。
2.根據權利要求1所述的方法，其中所述包含氮組分的氣體是氨。
3.根據權利要求1或2所述的方法，其中在形成所述氮化物層時所述襯底的溫度在800攝氏度至1100攝氏度的範圍內。
4.根據權利要求1或2所述的方法，其中所述氮化物層的厚度在2nm至5nm的範圍內。
5.根據權利要求1或2所述的方法，其中所述氮化物層由包含氮化矽(SiN)的材料形成。
6.根據權利要求1或2所述的方法，其中所述AlN層是通過MOCVD形成的。
7.—種製造半導體裝置的方法，所述方法包括: 在基於根據權 利要求1或2所述的方法製造的半導體晶體襯底的AlN層上形成緩衝層； 在所述緩衝層上形成電子渡越層；以及 在所述電子渡越層上形成電子供給層。
8.根據權利要求7所述的方法，還包括: 在所述電子供給層上形成柵電極、源電極和漏電極。
9.根據權利要求7所述的方法，其中通過MOCVD形成所述緩衝層、所述電子渡越層和所述電子供給層， 其中所述緩衝層由包含AlGaN的材料形成； 其中所述電子渡越層由包含GaN的材料形成，以及 其中所述電子供給層由包含AlGaN的材料形成。
10.一種半導體晶體襯底,包括: 由包含矽的材料形成的襯底； 形成在所述襯底上且由包含矽和氮的材料形成的氮化物層；和 在所述氮化物層上形成的AlN層。
11.根據權利要求10所述的半導體晶體襯底，其中所述氮化物層的厚度在2nm至5nm的範圍內。
12.根據權利要求10或11所述的半導體晶體襯底，其中所述氮化物層由包含氮化矽(SiN)的材料形成。
13.根據權利要求10或11所述的半導體晶體襯底，其中所述襯底是矽襯底。
14.一種半導體裝置，包括: 由包含矽的材料形成的襯底； 形成在所述襯底上且由包含矽和氮的材料形成的氮化物層； 在所述氮化物層上形成的AlN層； 在所述AlN層上形成的電子渡越層；和 在所述電子渡越層上形成的電子供給層。
15.根據權利要求14所述的半導體裝置，其中所述襯底是矽襯底。
16.根據權利要求14或15所述的半導體裝置，還包括: 在所述AlN層和所述電子渡越層之間形成的緩衝層， 其中所述緩衝層由包含AlGaN的材料形成。
17.根據權利要求14或15所述的半導體裝置， 其中所述電子渡越層由包含GaN的材料形成，以及 其中所述電子供給層由包含AlGaN的材料形成。
18.根據權利要求14或15所述的半導體裝置，其中在所述電子供給層上形成有柵電極、源電極和漏電極。
19.一種電源裝置，包括根據權利要求14或15所述的半導體裝置。
20.一种放大器， 包括根據權利要求14或15所述的半導體裝置。
【文檔編號】H01L21/31GK103715081SQ201310329130
【公開日】2014年4月9日 申請日期:2013年7月31日 優先權日:2012年9月28日
【發明者】苫米地秀一, 小谷淳二, 中村哲一 申請人:富士通株式會社