製造具有掩埋位線的半導體器件的方法

2023-04-29 18:00:41

專利名稱：製造具有掩埋位線的半導體器件的方法
技術領域：
本發明的示例性實施例涉及一種製造半導體器件的方法，具體而言，涉及一種製造具有掩埋位線的半導體器件的方法。
背景技術：
隨著動態隨機存取存儲(DRAM)器件集成度的增加，2維QD)結構達到極限。因此，正在開發具有垂直柵(Vertical Gate, VG)的3維(3D) DRAM，其在下文稱為VG DRAM。具有垂直柵的3D DRAM可以包括有源區，所述有源區中的每個都是由本體(body) 和形成在本體之上的柱(pillar)形成；掩埋位線BBL;以及垂直柵VG。相鄰有源區的本體彼此被溝槽分隔開，並且掩埋位線BBL被形成在構槽中。每個掩埋位線BBL與每個有源區的側壁電連接。每個垂直柵VG被形成在掩埋位線BBL之上的柱的側壁上，並且源和漏被形成在柱中。垂直柵VG用在形成源與漏之間的垂直溝道。為了驅動掩埋位線中的單元，可以使用一側接觸(One-Side-Contact，0SC)工藝。 一側接觸工藝也可以稱為單側接觸(Single-Side-ContactSSC)。一側接觸工藝是在有源區中形成接觸同時使有源區與相鄰有源區絕緣的工藝。因為在具有垂直柵結構的3維DRAM中位線具有掩埋結構，所以掩埋位線BBL的面積受到限制。因此，可以使用金屬層形成具有低位線電阻的掩埋位線BBL。為了將金屬層填充到深溝槽中而不產生空隙，可以使用化學氣相沉積(Chemical Vapor Deposition, CVD) ΧΧ^Ι^ ΜΚ (Atomic Layer Deposition, ALD)工"2。掩埋位線BBL可以由氮化鈦(TiN)層和鎢(W)層形成。通過CVD工藝沉積氮化鈦 (TiN)層和鎢(W)層。在此，當減少掩埋位線BBL的線寬度時，可能發生電阻劇烈增加，因為掩埋位線 BBL中的鎢(W)所佔據的面積被降低而氮化鈦(TiN)層的厚度保持相同。因為CVD工藝導致鎢層的粗糙表面，所以可能產生空隙及裂縫。當執行後續回蝕工藝以獲得期望位線高度時，掩埋位線BBL可能不合要求地被切斷或被刺穿至下襯底，並因此可能產生有缺陷的半導體器件產品。

發明內容
本發明的示例性實施例涉及一種可以降低掩埋位線電阻的半導體器件製造方法。根據本發明的一個示例性實施例，製造半導體器件的方法包括以下步驟刻蝕襯底以形成分隔有源區的溝槽；形成具有開口以使每個有源區的側壁的一部分開放的絕緣層；形成矽層圖案以間隙填充每個溝槽的一部分並覆蓋絕緣層中的開口 ；在矽層圖案之上形成金屬層；以及形成金屬矽化物層作為掩埋位線，其中當金屬層與矽層圖案反應時，形成金屬矽化物層。根據本發明的另一示例性實施例，製造半導體器件的方法包括以下步驟刻蝕襯底以形成分隔有源區的溝槽；形成具有開口以使每個有源區的側壁的一部分開放的絕緣層；在絕緣層之上形成矽層以間隙填充每個溝槽的一部分；在絕緣層的側壁的部分上形成間隔部；通過使用間隔部作為刻蝕阻擋層刻蝕矽層；在被刻蝕的矽層之上形成金屬層；以及形成金屬矽化物層作為掩埋位線，其中當金屬層與矽層反應時形成金屬矽化物層。


圖IA至圖IF是描述根據本發明的第一示例性實施例製造半導體器件的方法的剖面圖。圖2A至圖2F是描述根據本發明的第二示例性實施例製造半導體器件的方法的剖面圖。圖3A至圖3H是描述根據本發明的第三示例性實施例製造半導體器件的方法的剖面圖。圖4A至圖4J是描述根據本發明的示例性實施例形成開口的方法的剖面圖。圖5描述根據本發明的一個方面的計算機系統的實施例。具體執行方式下面將參照附圖更詳細地描述本發明的示例性實施例。然而，本發明可以以不同形式執行並不應該解釋為受到本文所列實施例的限定。另外，提供這些實施例是為了使本說明書充分和完整，並向本領域技術人員傳達本發明的範圍。在本說明書中，相似的附圖標記在本發明的不同附圖和實施例中表示相似的部分。附圖並非依比例繪製，並且在一些實例中，為了清楚地描述實施例的特徵可能對比例作誇大處理。當提及第一層在第二層「上」或在襯底「上」時，它不僅表示第一層直接形成在第二層或襯底上的情況，而且還表示在第一層與第二層或襯底之間存在第三層的情況。圖IA至圖IF是描述根據本發明的第一實施例製造半導體器件的方法的剖面圖。參照圖1A，在襯底201之上形成彼此由多個溝槽202分隔開的多個本體203。襯底201可以是矽襯底。可以通過將襯底201刻蝕期望的深度來形成溝槽202，其中在產生溝槽202的同時形成本體203。因為襯底201是矽襯底，所以本體203是矽本體。本體203 沿著垂直於襯底201的表面的方向延伸。本體203用作有源區，所述有源區是用於形成電晶體的溝道、源和漏的區域。每個本體203具有多個側壁，形成包括至少兩個相對側壁的線型本體，其也可以稱為有源本體。在本體203之上形成硬掩模層204。當刻蝕襯底201以形成溝槽202時，硬掩模層 204用作刻蝕阻擋層。硬掩模層204包括電介質材料如氧化物和氮化物。根據一個實例，使用氮化物層作為硬掩模層204，其中硬掩模層204是氮化矽層。在每個本體203的兩個側壁、本體203之間的溝槽202的剩餘表面以及硬掩模層 204的側壁上形成絕緣層205和206。絕緣層包括內襯(liner)氧化物層205及內襯氮化物層206。內襯氧化物層205形成在每個本體203的兩個側壁和溝槽202的底部的襯底201 的水平表面上。內襯氮化物層206形成在內襯氧化物層205的一部分(例如，上部)的表面上。通過將絕緣層的一部分去除形成開口 207。開口 207形成一側接觸(OSC)結構，所述一側接觸選擇性地暴露出每個本體203的一個側壁的一部分並形成線型接觸，因為開口 207使每個本體203的一個側壁的一部分沿著本體203延伸的方向以線形狀開放。如以上所述，絕緣層205和絕緣層206提供暴露出每個本體203的一個側壁的一部分的開口 207。雖然未在圖中示出，在形成開口 207之後，可以通過使用傾斜離子注入工藝、等離子體摻雜工藝或使用摻雜層的熱擴散工藝在每個本體203的一個側壁的一部分上形成結。 根據一個實例，結具有約IXlO2tl原子/cm3或更高的摻雜濃度，其中摻雜劑可以是磷⑵或砷(As)以使結成為N型結。通過在形成結過程中使用等離子體摻雜工藝或熱擴散工藝，可以將結的深度控制為淺的，並且可以容易地控制摻雜劑的摻雜濃度，其中結成為垂直溝道電晶體的源或漏。參照圖1B，形成多晶矽層208以間隙填充(gap-fill)溝槽202。多晶矽層208通過原子層沉積(ALD)工藝或化學氣相沉積(CVD)工藝形成。以這種方式，可以間隙填充溝槽202而不產生空隙。參照圖1C，在選擇性地去除多晶矽層208之後，用多晶矽層208部分地填充溝槽 202。據此，在溝槽202中形成多晶矽層圖案208A。多晶矽層圖案208A部分地填充溝槽202 並覆蓋開口 207。另外，多晶矽層圖案208A被形成為具有足以完全覆蓋開口 207的高度。為了形成多晶矽層圖案208A，執行回蝕工藝，或者可以在使用化學機械拋光 (CMP)執行平坦化工藝之後執行回蝕工藝。參照圖1D，形成金屬層209。金屬層209包括可以引起矽化反應的金屬。例如，金屬層209包括選自鈷(Co)、鈦(Ti)、鉭(Ta)、鎳(Ni)、鎢(W)、鉬(Pt)和鈀(Pd)中的任一種。根據一個實例，使用鈷層作為金屬層209。金屬層209通過CVD工藝或ALD工藝形成。根據所使用的前驅體，金屬層209的工藝溫度、壓力及流速是可變的，其中金屬層209的沉積厚度在約50A至約500A的範圍。參照圖1E，執行退火工藝210。據此，當多晶矽層圖案208A與金屬層209反應時， 形成金屬矽化物層211。金屬矽化物層211包括選自鈷矽化物、鈦矽化物、鉭矽化物、鎳矽化物、鎢矽化物、鉬矽化物和鈀矽化物中的任一種。退火工藝210可以是快速熱退火。在形成金屬矽化物層211之後，未反應的金屬層209A保留下來。參照圖1F，去除未反應的金屬層209A。未反應的金屬層209A通過溼法刻蝕工藝去除。根據一個實例，當金屬層(圖ID中的209)為鈷層時，可以執行退火工藝至少兩次以形成鈷矽化物層。在此，執行初步退火工藝和二次退火工藝。初步退火工藝在約40(TC至約600°C的溫度範圍內執行，而二次退火工藝在約600°C至約800°C的溫度範圍內執行。作為初步退火工藝的結果，形成具有CoSix相的鈷矽化物，其中X在0. 1至1. 5的範圍。作為二次退火工藝的結果，使具有CoSix相的鈷矽化物(其中，X在0. 1至1. 5的範圍)轉變成 CoSi2相的鈷矽化物。在鈷矽化物中，CoSi2相的鈷矽化物具有最低電阻率。在初步退火工藝與二次退火工藝之間通過使用硫酸(H2SO4)與過氧化氫(H2O2)的化學混合物來去除未反應鈷層(例如，圖IE中的209A)。在本發明的第一示例性實施例中的金屬矽化物層211形成通過開口 207與本體 203耦接的掩埋位線BBL。通過使用金屬矽化物層211作為掩埋位線BBL可以降低掩埋位線BBL的電阻。因為通過使用多晶矽層圖案208A作為緩衝來防止在本體203中發生矽化反應，所以降低了結洩漏。通過降低掩埋位線的電阻，可以增加半導體器件的運行速度。圖2A至圖2F是描述根據本發明的第二示例性實施例製造半導體器件的方法的剖面圖。參照圖2A，在襯底301之上形成彼此被多個溝槽302分隔開的多個本體303。襯底301包括矽襯底。通過將襯底301刻蝕期望的深度來形成溝槽302，其中在產生溝槽302 的過程中形成本體303。因為襯底301是矽襯底，所以本體303是矽本體。本體303沿著垂直於襯底301的表面的方向延伸。使用本體303作為有源區，所述有源區是用於形成電晶體的溝道、源和漏的區域。每個本體303具有多個側壁，形成包括至少兩個相對側壁的線型本體，並且可以稱為有源本體。在本體303之上形成硬掩模層304。當刻蝕襯底301以形成溝槽302時，硬掩模層 304用作刻蝕阻擋層。硬掩模層204包括電介質材料如氧化物和氮化物。根據一個實例，使用氮化物層作為硬掩模層304，其中硬掩模層304為氮化矽層。在每個本體303的兩個側壁、本體303之間的溝槽302的剩餘表面和硬掩模層304 的側壁上形成絕緣層305和絕緣層306。絕緣層包括內襯氧化物層305和內襯氮化物層 306。內襯氧化物層305形成在每個本體303的兩個側壁和溝槽302的底部的襯底301的水平表面上。內襯氮化物層306形成在內襯氧化物層305的一部分(例如，上部)的表面上。通過將絕緣層的一部分去除來形成開口 307。開口 307形成一側接觸(OSC)結構， 所述一側接觸結構選擇性地暴露出每個本體303的側壁的一部分，並形成線型接觸，因為開口 307使每個本體303的一個側壁的一部分沿著本體303延伸的方向以線形狀開放。如以上所述，絕緣層305和絕緣層306提供暴露出每個本體303 —個側壁的一部分的開口 307。雖然未在圖中示出，在形成開口 307之後，通過使用傾斜離子注入工藝、等離子體摻雜工藝或使用摻雜層的熱擴散工藝可以在每個本體303的一個側壁的一部分上形成結。 根據一個實例，結具有約IXlO2tl原子/cm3或更高的摻雜濃度，其中摻雜劑可以是磷⑵或砷(As)，以使結成為N型結。通過在形成結的過程中使用等離子體摻雜工藝或熱擴散工藝， 可以將結的深度控制為淺的，並可以容易地控制摻雜劑的摻雜濃度，其中結成為垂直溝道電晶體的源或漏。參照圖2B，形成多晶矽層308以間隙填充溝槽302。多晶矽層308通過原子層沉積(ALD)工藝或化學氣相沉積(CVD)工藝形成。多晶矽層308以產生裂縫S(309)的方式來形成。為了產生裂縫309 (例如，空腔/空隙)，多晶矽層被控制為不以非晶相沉積，而以多晶相沉積，其中多晶層308在沉積的過程中具有不良的臺階覆蓋(st印coverage) 0例如，當在約600°C至約900°C範圍的溫度下沉積多晶矽層308時，可以誘導裂縫的產生。
參照圖2C，在選擇性地去除多晶矽層308之後，用多晶矽層308部分地填充溝槽 302。據此，在溝槽302中形成多晶矽層圖案308A。多晶矽層圖案308A部分地填充溝槽302 並覆蓋開口 307。另外，多晶矽層圖案308A被形成為具有足以完全覆蓋開口 307的高度。為了形成多晶矽層圖案308A，執行回蝕工藝，或者可以在使用化學機械拋光 (CMP)執行平坦化工藝後執行回蝕工藝。因為在多晶矽層308中產生裂縫309，所以當執行回蝕工藝時，在例如裂縫308的下部暴露出裂縫309。因此，與平坦表面配置相比，多晶矽層圖案308A具有U形表面/空腔，以據此增加多晶矽層圖案308A的表面積。在誘導裂縫309的產生並執行後續回蝕工藝以例如刻蝕裂縫309的上部的情況下，在後續矽化工藝期間，通過使用多晶矽層圖案308A作為緩衝，可以防止在本體303上形成矽化物。參照圖2D，形成金屬層310。金屬層310包括可以引起矽化反應的金屬。例如，金屬層310包括選自鈷(Co)、鈦(Ti)、鉭(Ta)、鎳(Ni)、鎢(W)、鉬(Pt)和鈀(Pd)中的任一種。根據一個實例，使用鈷層作為金屬層310。金屬層310通過CVD工藝或ALD工藝形成。根據所使用的前驅體，金屬層310的工藝溫度、壓力和流速是可變的，其中金屬層310的沉積厚度在約IOA至約300A的範圍。參照圖2E，執行退火工藝311。據此，當多晶矽層圖案308A與金屬層310反應時， 形成金屬矽化物層312。金屬矽化物層312包括選自鈷矽化物、鈦矽化物、鉭矽化物、鎳矽化物、鎢矽化物、鉬矽化物和鈀矽化物中的任一種。退火工藝311可以是快速熱退火。在形成金屬矽化物層312之後，未反應的金屬層310A保留下來。參照圖2F，去除未反應的金屬層310A。未反應的金屬層310A通過溼法刻蝕工藝去除。根據一個實例，當金屬層(圖2D中的310)為鈷層時，可以執行退火工藝至少兩次，以形成鈷矽化物層。在此，執行初步退火工藝和二次退火工藝。初步退火工藝在約400°C 至約600°C範圍的溫度下執行，而二次退火工藝在約600°C至約800°C範圍的溫度下執行。 作為初步退火工藝的結果，形成具有CoSix相的鈷矽化物，其中X在0. 1至1. 5的範圍。作為二次退火工藝的結果，使具有CoSix相的鈷矽化物轉變為具有CoSi2相的鈷矽化物，其中， X在0.1至1.5的範圍。在鈷矽化物中，CoSi2相的鈷矽化物具有最低的電阻率。在初步退火工藝與二次退火工藝之間通過使用硫酸(H2SO4)和過氧化氫(H2O2)的化學混合物來去除未反應的鈷層(例如，圖2E中的310A)。本發明的第二示例性實施例中的金屬矽化物層312形成通過開口 307與本體303 耦接的掩埋位線BBL。通過使用金屬矽化物層312作為掩埋位線可以降低掩埋位線BBL的電阻。因為通過使用多晶矽層圖案308A作為緩衝防止在本體303中發生矽化反應，所以降低了結洩漏。通過降低掩埋位線的電阻，可以提高半導體器件的運行速度。根據本發明的第二示例性實施例，可以形成更薄的金屬矽化物層312，其中在多晶矽層308的底部或側面沒有產生界面空隙。圖3A至圖3H是描述根據本發明的第三示例性實施例製造半導體器件的方法的剖面圖。
參照圖3A，在襯底401之上形成彼此被多個溝槽402分隔開的多個本體403。襯底401包括矽襯底。通過將襯底401刻蝕期望的深度來形成溝槽402，其中在產生溝槽402 的過程中形成本體403。因為襯底401是為矽襯底，所以本體403為矽本體。本體403沿著垂直於襯底401表面的方向延伸。使用本體403作為有源區，所述有源區是用於形成電晶體的溝道、源和漏的區域。每個本體403具有多個側壁，形成包括至少兩個相對側壁的線型本體，並且每個本體403也可以稱為有源本體。在本體403之上形成硬掩模層404。當刻蝕襯底401以形成溝槽402時，硬掩模層 404用作刻蝕阻擋層。硬掩模層404包括電介質材料如氧化物和氮化物。根據一個實例，使用氮化物層作為硬掩模層404，其中硬掩模層404為氮化矽層。在每個本體403的兩個側壁、本體403之間的溝槽402的剩餘表面和硬掩模層404 的側壁上形成絕緣層405和絕緣層406。絕緣層包括內襯氧化物層405和內襯氮化物層 406。內襯氧化物層405被形成在每個本體403的兩個側壁和溝槽402的底部的襯底401 的水平表面上。內襯氮化物層406被形成在內襯氧化物層405的一部分(例如，上部)的
表面上。通過將絕緣層的一部分去除形成開口 407。開口 407形成一側接觸(OSC)結構，所述一側接觸結構選擇性地暴露出每個本體403的側壁的一部分並形成線型接觸，因為開口 407使每個本體403的一個側壁的一部分沿著本體403延伸的方向以線形狀開放。如以上所述，絕緣層405和絕緣層406提供暴露出每個本體403的一個側壁的一部分的開口 407。雖然未在圖中示出，在形成開口 407之後，通過使用傾斜離子注入工藝、等離子體摻雜工藝或使用摻雜層的熱擴散工藝可以在每個本體403的一個側壁的一部分上形成結。 根據一個實例，結具有約IXlO2tl原子/cm3或更高的摻雜濃度，其中摻雜劑可以是磷⑵或砷(As)以使結成為N型結。通過在形成結的過程中使用等離子體摻雜工藝或熱擴散工藝， 可以將結的深度控制為淺的並可以容易地控制摻雜劑的摻雜濃度，其中結成為垂直溝道電晶體的源或漏。參照圖:3B，形成多晶矽層408以間隙填充溝槽402。多晶矽層408通過原子層沉積(ALD)工藝或化學氣相沉積(CVD)工藝形成。以這種方式，可以間隙填充溝槽402而不
產生空隙。參照圖3C，在選擇性地去除多晶矽層408後，用多晶矽層408部分地填充溝槽 402。據此，在溝槽402中形成多晶矽層圖案408A。多晶矽層圖案408A部分地填充溝槽402 並覆蓋開口 407。另外，多晶矽層圖案408A被形成為具有足以完全覆蓋開口 407的高度。為了形成多晶矽層圖案408A，執行回蝕工藝，或者可以在使用化學機械拋光 (CMP)執行平坦化工藝之後執行回蝕工藝。參照圖3D，在多晶矽層圖案408A所暴露出的內襯氮化物層406的側壁上形成間隔部409。間隔部409由可以在後續形成金屬矽化物層之後被去除的材料或電介質材料形成， 其中選擇間隔部材料以便在高溫下執行的後續熱工藝中不會與金屬層反應。間隔部409通過沉積間隔部層並執行回蝕工藝來形成。間隔部包括選自矽層、氧化矽層、氮化矽層、TiN, TiAlN, Tiff, TiO2, WSi2, WN、TaN, TaW和Tei2O5中的至少任一種。當使用導電層作為間隔部 409時，在後續形成金屬矽化物之後，將所述導電層去除。
接著，通過使用間隔部409作為刻蝕阻擋層，部分地刻蝕多晶矽層圖案408A。據此，多晶矽層圖案成為具有U形和U形空腔。下文中，用附圖標記「408B」來表示U形多晶矽層圖案。據此，與平坦表面配置相比，多晶矽層圖案408B的表面積增加了。在此，U形多晶矽層圖案408B保留在每個溝槽402的底部和側壁上，同時仍然覆蓋開口 407。根據另一個實例，多晶矽層圖案408B可以只保留在每個溝槽402的側壁上，同時仍然覆蓋開口 407。如以上所述，當使用間隔部409形成多晶矽層圖案408B時，在後續矽化工藝期間可以防止在本體403上形成矽化物。參照圖3E，形成金屬層410。金屬層410包括可以引起矽化反應的金屬。例如，金屬層410包括選自鈷(Co)、鈦(Ti)、鉭(Ta)、鎳(Ni)、鎢(W)、鉬(Pt)和鈀(Pd)中的任一種。根據一個實例，使用鈷層作為金屬層410。金屬層410通過CVD工藝或ALD工藝形成。根據所使用的前驅體，金屬層410的工藝溫度、壓力和流速是可變的，其中金屬層410的沉積厚度在約IOA至約300A的範圍。參照圖3F，執行退火工藝411。據此，當多晶矽層圖案408B與金屬層410反應時， 形成金屬矽化物層412。金屬矽化物層412包括選自鈷矽化物、鈦矽化物、鉭矽化物、鎳矽化物、鎢矽化物、鉬矽化物和鈀矽化物中的任一種。退火工藝411可以是快速熱退火。在形成金屬矽化物層412之後，未反應的金屬層410A保留下來。參照圖3G，去除未反應的金屬層410A。未反應的金屬層410A通過溼法刻蝕工藝來去除。根據一個實例，當金屬層(圖3E中的410)為鈷層時，可以執行退火工藝至少兩次以形成鈷矽化物層。在此，執行初步退火工藝和二次退火工藝。初步退火工藝在約40(TC至約600°C範圍的溫度下執行，而二次退火工藝在約600°C至約800°C範圍的溫度下執行。作為初步退火工藝的結果，形成具有CoSix相的鈷矽化物，其中X在0. 1至1. 5的範圍。作為二次退火工藝的結果，使具有CoSix相的鈷矽化物轉變為具有CoSi2相的鈷矽化物，其中，X 在0.1至1.5的範圍。在鈷矽化物中，CoSi2相的鈷矽化物具有最低的電阻率。在初步退火工藝與二次退火工藝之間通過使用硫酸(H2SO4)與過氧化氫(H2O2)的化學混合物來去除未反應的鈷層(例如，圖2F中的410)。參照圖3H，去除間隔部409。在此，間隔部409通過溼法刻蝕工藝來去除。當間隔部409由TiN形成時，可以在初步退火工藝與二次退火工藝之間使用硫酸(H2SO4)與過氧化氫(H2O2)的化學混合物來去除它們。根據另一個實例，當間隔部409由電介質材料形成時， 可以不去除間隔部409。根據一個實例的金屬矽化物層412變成通過開口 407與本體403耦接的掩埋位線 BBL0通過使用金屬矽化物層412作為掩埋位線，可以降低掩埋位線BBL的電阻。因為通過使用多晶矽層圖案408B作為緩衝以防止在本體403中發生矽化反應，所以降低了結洩漏。通過降低掩埋位線的電阻，可以提高半導體器件的運行速度。根據本發明的第三示例性實施例，可以容易地控制多晶矽層圖案的寬度和深度。圖4A至圖4J是描述根據本發明的上述示例性實施例形成開口的方法的剖面圖。參照圖4A，在襯底21之上形成硬掩模層M。硬掩模層M可以是氮化物層。或者，硬掩模層可以是包括氧化物層和氮化物層的層疊層。例如，硬掩模層M可以通過順序地層疊硬掩模(HM)氮化物層和硬掩模(HM)氧化物層來形成。另外，硬掩模層對可以通過順序地層疊硬掩模氮化物層、硬掩模氧化物層、硬掩模氮氧化矽(SiON)層和硬掩模碳層來形成。當硬掩模層M包括硬掩模氮化物層時，可以在襯底21與硬掩模層M之間進一步形成焊盤氧化物層。硬掩模層M可以使用光致抗蝕劑層圖案(未顯示)來形成。接著，通過使用硬掩模層M作為刻蝕阻擋層執行溝槽刻蝕工藝。更具體地，通過使用硬掩模層M作為刻蝕阻擋層並將襯底21刻蝕期望的深度來形成本體22。本體22通過溝槽23彼此分隔開，並且每個本體22具有兩個側壁並用於形成電晶體。溝槽刻蝕工藝可以是各向異性刻蝕工藝。當襯底21為矽襯底時，各向異性刻蝕工藝可以是等離子體幹法刻蝕工藝，所述幹法刻蝕工藝單獨使用氯氣(Cl2)或溴化氫(HBr)氣體或使用其氣體混合物。在襯底21之上通過溝槽23將多個本體22分隔開。本體22可以形成線型柱，所述線型柱也稱為線型有源柱，因為它們是有源區並且形成線型柱。第一內襯層25由絕緣層形成。第一內襯層25包括氧化物層如氧化矽層。在第一內襯層25之上形成間隙填充本體22之間的溝槽23的犧牲層26。根據一個實例的犧牲層沈包括未摻雜的多晶矽或非晶矽。在圖4B中，將犧牲層沈平坦化直到暴露出硬掩模層M的表面為止。犧牲層26 的平坦化包括化學機械拋光(CMP)工藝。接著，執行回蝕工藝以刻蝕犧牲層沈。作為回蝕工藝的結果，形成提供第一凹陷Rl的犧牲層圖案^A。在CMP工藝期間，可以將設置在硬掩模層M之上的第一內襯層25拋光。據此，形成覆蓋硬掩模層M和每個溝槽23的兩個側壁的第一內襯層圖案25A。第一內襯層圖案25A還覆蓋每個溝槽23的底部。在回蝕工藝之後，通過溼法刻蝕工藝使第一內襯層圖案25A變細。在此，通過控制溼法刻蝕工藝的時間使第一內襯層圖案25A在每個本體22的側壁上保留期望的厚度。參照圖4C，第二內襯層27由在包括犧牲層圖案2隊的襯底結構之上的絕緣層形成。第二內襯層27包括氮化物層如氮化矽層。第二內襯層27被形成為具有與在變細工藝期間變細的第一內襯層圖案25A減少厚度相同的厚度。參照圖4D，選擇性地刻蝕第二內襯層27。據此，在第一內襯層圖案25A的變細區域中形成第二內襯層圖案27A。在形成第二內襯層圖案27A的過程中，可以應用回蝕工藝， 並且第二內襯層圖案27A可以具有間隔部的形式。接著，通過使用第二內襯層圖案27A作為刻蝕阻擋層，使犧牲層圖案26A凹陷期望的深度。據此，形成暴露出第一內襯層圖案25A的一部分的表面的第二凹陷R2。用附圖標記「26B」表示形成第二凹陷R2的犧牲層圖案21當犧牲層圖案26B包含多晶矽時，通過回蝕工藝使犧牲層圖案26A凹陷。參照圖4E，在包括第二凹陷R2的襯底結構之上均勻地形成金屬氮化物層。接著， 通過對金屬氮化物層執行間隔部刻蝕工藝來形成犧牲間隔部觀。犧牲間隔部觀被形成在每個本體22的兩個側壁上並且可以是氮化鈦(TiN)層。參照圖4F，形成間隙填充層，所述間隙填充層用於間隙填充形成有犧牲間隔部觀的第二凹部R2。間隙填充層可以是氧化物層。根據一個實例，間隙填充層可以是旋塗電介質(Spin-On-Dielectric, SOD)層。接著，將間隙填充層平坦化，然後執行回蝕工藝以便形成如圖4F所示的凹陷的間隙填充層四。在包括凹陷的間隙填充層四的襯底結構之上形成第三內襯層30。第三內襯層30包括未摻雜的多晶矽。參照圖4G，執行傾斜離子注入工藝31。傾斜離子注入工藝31是以預定角度離子注入摻雜劑的工藝。摻雜劑被注入到第三內襯層30的一部分中(圖4F)。傾斜離子注入工藝31被以期望角度執行。所述角度在大約5°至大約50°的範圍。離子束的一部分被硬掩模層M遮擋。因此，第三內襯層30的一部分被摻雜，而第三內襯層30的另一部分保持未摻雜。根據一個實例，離子注入的摻雜劑為P型摻雜劑，例如硼。 為了離子注入硼，使用BF2作為摻雜劑源。據此，第三內襯層30在硬掩模層M右側的部分 (30B)保持未摻雜。作為摻雜劑的傾斜離子注入工藝31的結果，第三內襯層30 (圖4F)成為摻雜的第三內襯層30A，所述摻雜的第三內襯層30A包括在硬掩模層M的左側的部分和在硬掩模層 M的上表面上所形成的部分。第三內襯層的部分30B沒有被摻雜並成為未摻雜的第三內襯層 30B。參照圖4H，去除未摻雜的第三內襯層30B。在此，根據摻雜劑的存在，用作第三內襯層的多晶矽的不同部分被以不同的刻蝕速率刻蝕。更具體地，未注入摻雜劑的未摻雜的多晶矽具有快速溼法刻蝕速率。因此，通過使用具有可以刻蝕未摻雜的多晶矽的高選擇性的化學物質來選擇性地去除未摻雜的多晶矽，其中可以使用溼法刻蝕工藝或溼法清潔工藝來刻蝕。在去除未摻雜的第三內襯層30B之後，只有摻雜的第三內襯層30A保留下來。使用保留的摻雜的第三內襯層30A，將每個溝槽23中的犧牲間隔部觀中的一個去除。據此，在凹陷的間隙填充層四與第二內襯層圖案27A之間形成間隙(未用附圖標記表示)。通過溼法刻蝕工藝去除犧牲間隔部觀。據此，只有一個犧牲間隔部保留在每個溝槽 23中。用附圖標記「^A」表示保留的犧牲間隔部。參照圖41，執行清潔工藝以暴露出一個側壁的一部分。清潔工藝包括溼法清潔工藝。使用例如氫氟酸(HF)或緩衝氧化物刻蝕劑(BOE) 來執行溼法清潔工藝。通過溼法清潔工藝，可以選擇性地去除第一內襯層圖案25A，而不損傷犧牲層圖案^B、保留的犧牲間隔部28A和第二內襯層圖案27A。在此，硬掩模層對、第一內襯層圖案25A、第二內襯層圖案27A、犧牲層圖案26B和保留的犧牲間隔部28A統稱為「絕緣層」並共同地提供開口 32，所述開口 32暴露出每個本體22的一個側壁的一部分。開口 32相當於本發明的上述示例性實施例中的開口。參照圖4J，將摻雜的第三內襯層30A去除。在此，摻雜的第三內襯層30A和犧牲層圖案^B都包含多晶矽並同時被去除。在將摻雜的第三內襯層30A和犧牲層圖案26B去除之後，將保留的犧牲間隔部^A 去除。根據本發明的一個示例性實施例，通過形成金屬矽化物層的掩埋位線可以降低掩埋位線的電阻，並且通過使用多晶矽作為緩衝可以防止由有源區的直接矽化反應引起的結洩漏。因為降低了結洩漏和位線電阻，所以可以提高半導體器件的運行速度並可以獲得改善的可靠性。圖5描述了根據本發明的一個方面的計算機系統的實施例。參照圖5，計算機系統500包括輸出裝置(例如，監視器)501、輸入裝置(例如，鍵盤)502和主板504。主板504可以攜帶數據處理單元(例如，微處理器)506和至少一個存儲裝置508。 存儲裝置508可以包括上述本發明的各種方面。存儲裝置508可以包括存儲單元陣列。包括處理器506的計算機系統500的各種組件可以包括本發明所述的至少一種存儲結構。處理器裝置506可以相當於處理器模塊，並且使用所述模塊的相關存儲器可以包括本發明的教導。存儲裝置508可以相當於存儲模塊。例如，可以在利用本發明的教導的實施中可以使用單線存儲模塊(SIMM)和雙線存儲模塊(DIMM)。雖然已經以具體的示例性實施例的方式描述了本發明，但是對於本領域技術人員來說明顯的是，在不脫離所附權利要求書限定的本發明的精神和範圍的情況下，可以進行各種變化和修改。
權利要求
1.一種製造半導體器件的方法，包括 刻蝕襯底以形成將有源區分隔開的溝槽；形成絕緣層，所述絕緣層具有使每個有源區的側壁的一部分開放的開口 ； 形成矽層圖案以間隙填充每個溝槽的一部分並覆蓋所述絕緣層中的所述開口 ； 在所述矽層圖案之上形成金屬層；以及形成金屬矽化物層作為掩埋位線，其中當所述金屬層與所述矽層圖案反應時形成所述金屬矽化物層。
2.如權利要求1所述的方法，其中所述矽層圖案的形成包括 在所述絕緣層之上形成矽層以間隙填充所述溝槽；以及刻蝕所述矽層，其中被刻蝕的矽層覆蓋所述開口。
3.如權利要求1所述的方法，其中所述矽層圖案的形成包括形成矽層，在所述矽層內具有裂縫，其中所述矽層間隙填充所述溝槽；以及刻蝕所述矽層以刻蝕所述裂縫的上部分，其中被刻蝕的矽層覆蓋所述開口。
4.如權利要求3所述的方法，其中在600°C至900°C範圍的溫度下沉積所述矽層。
5.如權利要求1所述的方法，所述矽層圖案的形成包括 在所述絕緣層之上形成矽層以間隙填充所述溝槽；對所述矽層執行初步刻蝕工藝；在所述初步刻蝕工藝之後，在所述絕緣層的側壁上形成間隔部；以及通過使用所述間隔部作為刻蝕阻擋層，對所述矽層執行二次刻蝕工藝。
6.如權利要求5所述的方法，其中在所述二次刻蝕工藝之後，所述矽層圖案具有U形空腔。
7.如權利要求1所述的方法，其中所述矽層圖案的形成包括 通過原子層沉積工藝或化學氣相沉積工藝沉積矽層；以及刻蝕所述矽層。
8.如權利要求1所述的方法，其中所述矽層圖案包括多晶矽層。
9.如權利要求1所述的方法，其中所述金屬層包括選自鈷、鈦、鉭、鎳、鎢、鉬和鈀的一種。
10.如權利要求1所述的方法，其中使用快速熱退火方法來執行所述金屬矽化物層的形成。
11.如權利要求1所述的方法，進一步包括在形成所述金屬矽化物層之後，將所述金屬層未與所述矽層圖案反應的剩餘部分去除。
12.一種製造半導體器件的方法，包括 刻蝕襯底以形成將有源區分隔開的溝槽；形成絕緣層，所述絕緣層具有使每個有源區的側壁的一部分開放的開口 ； 在所述絕緣層之上形成矽層以間隙填充每個溝槽的一部分並覆蓋所述絕緣層中的所述開口 ；在所述絕緣層的側壁的部分上形成間隔部； 通過使用所述間隔部作為刻蝕阻擋層刻蝕所述矽層； 在被刻蝕的矽層之上形成金屬層；以及形成金屬矽化物層作為掩埋位線，其中當所述金屬層與所述矽層反應時形成所述金屬矽化物層。
13.如權利要求12所述的方法，其中所述間隔部的形成包括在所述絕緣層的側壁的部分之上形成將要用作間隔部的間隔部層；以及對所述間隔部層執行回蝕工藝。
14.如權利要求12所述的方法，其中所述間隔部包括選自絕緣層、金屬層和金屬氮化物層中的一種。
15.如權利要求12所述的方法，其中所述間隔部包括選自矽層、氧化矽層、氮化矽層、 TiN, TiAlN, Tiff, TiO2, WSi2^ffN, TaN, Taff 和 Tei2O5 中的一種。
16.如權利要求12所述的方法，其中在所述矽層的形成中，所述矽層包括多晶矽層。
17.如權利要求12所述的方法，其中通過原子層沉積工藝或化學氣相沉積工藝沉積所述娃層。
18.如權利要求12所述的方法，其中所述金屬層包括選自鈷、鈦、鉭、鎳、鎢、鉬和鈀中的一種。
19.如權利要求12所述的方法，其中所述金屬矽化物層的形成包括執行初步退火工藝以使所述金屬層與所述矽層反應；去除所述金屬層未與所述矽層反應的剩餘部分；以及執行二次退火工藝。
20.如權利要求12所述的方法，其中所述金屬矽化物層包括鈷矽化物層。
21.如權利要求12所述的方法，其中使用快速熱退火方法來執行所述金屬矽化物層的形成。
22.如權利要求12所述的方法，其中所述金屬矽化物層的形成包括執行退火工藝以使所述金屬層與所述矽層反應；以及去除所述金屬層。
23.如權利要求12所述的方法，進一步包括在形成所述金屬矽化物層之後去除所述間隔部。
24.如權利要求12所述的方法，其中在通過使用所述間隔部作為刻蝕阻擋層來刻蝕所述矽層之後，所述矽層保留在每個溝槽的底部和側壁上並填充所述開口。
25.如權利要求12所述的方法，其中在通過使用所述間隔部作為刻蝕阻擋層來刻蝕所述矽層之後，所述矽層保留在每個溝槽的側壁上並填充所述開口。
26.如權利要求12所述的方法，其中在通過使用所述間隔部作為刻蝕阻擋層來刻蝕所述矽層後，被刻蝕的矽層具有空腔。
全文摘要
本發明提供一種製造具有掩埋位線的半導體器件的方法，包括以下步驟刻蝕襯底以形成將有源區分隔開的溝槽；形成絕緣層，所述絕緣層具有使每個有源區的側壁的一部分開放的開口；形成矽層圖案以間隙填充每個溝槽的一部分並覆蓋絕緣層中的開口；在矽層圖案之上形成金屬層；以及形成金屬矽化物層作為掩埋位線，其中當金屬層與矽層圖案反應時形成金屬矽化物層。
文檔編號H01L21/768GK102569201SQ20111027512
公開日2012年7月11日 申請日期2011年9月16日 優先權日2010年12月30日
發明者黃義晟 申請人:海力士半導體有限公司