用於電荷耦合流水線adc的電荷傳輸電路的製作方法

2023-05-25 05:39:06 2

專利名稱：用於電荷耦合流水線adc的電荷傳輸電路的製作方法
技術領域：
本實用新型涉及一種用於電荷耦合流水線模數轉換器的電荷傳輸電路，屬於集成電路技術領域。
背景技術：
隨著數位訊號處理技術的不斷發展，電子系統的數位化和集成化是必然趨勢。然而現實中的信號大都是連續變化的模擬量，需經過模數轉換變成數位訊號方可輸入到數字系統中進行處理和控制，因而模數轉換器在未來的數字系統設計中是不可或缺的組成部分。在寬帶通信、數字高畫質電視和雷達等應用領域，系統要求模數轉換器同時具有非常高的採樣速率和解析度。這些應用領域的可攜式終端產品對於模數轉換器的要求不僅要高採樣速率和高解析度，其功耗還應該最小化。目前，能夠同時實現高採樣速率和高解析度的模數轉換器結構為流水線結構模數轉換器。流水線結構是一種多級的轉換結構，每一級使用低精度的基本結構的模數轉換器， 輸入信號經過逐級的處理，最後由每級的結果組合生成高精度的輸出。其基本思想就是把總體上要求的轉換精度平均分配到每一級，每一級的轉換結果合併在一起可以得到最終的轉換結果。由於流水線結構模數轉換器可以在速度、功耗和晶片面積上實現最好的折中，因此在實現較高精度的模數轉換時仍然能保持較高的速度和較低的功耗。現有比較成熟的實現流水線結構模數轉換器的方式是基於開關電容技術的流水線結構。基於該技術的流水線模數轉換器中採樣保持電路和各個子級電路的工作也都必須使用高增益和寬帶寬的運算放大器。模數轉換器的速度和處理精度取決於所使用高增益和超寬帶寬的運算放大器負反饋的建立速度和精度。因此該類流水線結構模數轉換器設計的核心是所使用高增益和超寬帶寬的運算放大器的設計。這些高增益和寬帶寬運算放大器的使用限制了開關電容流水線模數轉換器的速度和精度，成為該類模數轉換器性能提高的主要限制瓶頸，並且精度不變的情況下模數轉換器功耗水平隨速度的提高呈直線上升趨勢。 要降低基於開關電容電路的流水線模數轉換器的功耗水平，最直接的方法就是減少或者消去高增益和超寬帶寬的運算放大器的使用。電荷耦合流水線模數轉換器就是一種不使用高增益和超寬帶寬的運算放大器的模數轉換器，該結構模數轉換器具有低功耗特性同時又能實現高速度和高精度。電荷耦合流水線模數轉換器採用電荷耦合信號處理技術。電路中，信號以電荷包的形式表示，電荷包的大小代表不同大小的信號量，不同大小的電荷包在不同存儲節點間的存儲、傳輸、加/ 減、比較等處理實現信號處理功能。通過採用周期性的時鐘來驅動控制不同大小的電荷包在不同存儲節點間的信號處理便可以實現模數轉換功能。在電荷耦合流水線模數轉換器中，各級電荷耦合流水線子級電路由本級電荷傳輸電路、多個電荷物理存儲節點、多個連接到電荷存儲節點的電荷存儲元件、多個比較器、多個受比較器輸出結果控制的基準電荷選擇電路在控制時鐘的控制下構成。各級流水線子級電路的工作過程中，電荷的傳輸、加/減、比較量化等功能均圍繞各子級的電荷物理存儲節點進行。由於流水線模數轉換器的實現包括了大量的數字電路，而普通CMOS工藝是實現這些大規模數字電路的最佳工藝。要藉助數位訊號處理技術來實現超高速和超高精度的電荷耦合流水線模數轉換器，最核心的一個問題就是電荷包的存儲傳輸、比較量化以及加減運算等關鍵步驟在現有的普通CMOS工藝條件下能夠高效並精確地實現。因此，為藉助大規模數位訊號處理技術來實現高速度和高精度電荷耦合流水線模數轉換器，必須提供一種適用於普通CMOS工藝的高精度電荷傳輸電路。
發明內容本實用新型的目的是克服現有技術中存在的不足，提供一種用於電荷耦合流水線 ADC的電荷傳輸電路，是一種適用於普通CMOS工藝的高精度電荷傳輸電路。按照本實用新型提供的技術方案，所述用於電荷耦合流水線ADC的電荷傳輸電路包括一個電荷傳輸MOSFET和一個差動差分運算放大器；所述差動差分運算放大器包括11 個MOS管，分別為第一匪OS管、第二匪OS管、第三匪OS管、第四匪OS管、第九匪OS管、第十NMOS管、第i^一 NMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管；連接關係為第一 NMOS管的柵極連接到差動差分運算放大器的第一輸入信號端，第一 NMOS管漏極連接到第六PMOS管的漏極和柵極，第一 NMOS管源極連接到第十NMOS管的漏極；第二 NMOS管的柵極連接到差動差分運算放大器的第二輸入信號端，第二 NMOS管漏極連接到第五PMOS管的漏極，第二 NMOS管源極連接到第十NMOS管的漏極；第三NMOS管的柵極連接到差動差分運算放大器的第三輸入信號端，第三NMOS管漏極連接到第六PMOS管的漏極和柵極，第三NMOS管源極連接到第九NMOS管的漏極；第四NMOS管的柵極連接到差動差分運算放大器的第四輸入信號端，第四NMOS管漏極連接到第五PMOS管的漏極，第四NMOS管源極連接到第九NMOS管的漏極；第九NMOS管的漏極連接到第三和第四NMOS管的源極，第九 NMOS管柵極連接到偏置電壓，第九NMOS管源極連接到地；第十NMOS管的漏極連接到第一和第二 NMOS管的源極，第十NMOS管柵極連接到偏置電壓，第十NMOS管源極連接到地；第五 PMOS管的柵極連接到第六PMOS管的柵極，第五PMOS管漏極連接到第二和第四NMOS管的漏極，第五PMOS管源極連接到第七PMOS管的漏極；第六PMOS管的柵極和漏極連接到第五 PMOS管的柵極，同時連接到第一和第三NMOS管的漏極，第六PMOS管源極連接到第八PMOS 管的漏極；第七PMOS管的漏極連接到第五PMOS管的源極，第七PMOS管柵極連接到時鐘信號，第七PMOS管源極連接到電源；第八PMOS管的漏極連接到第六PMOS管的源極，第八PMOS 管柵極連接到時鐘信號，第八PMOS管源極連接到電源；第十一 NMOS管的柵極連接到時鐘信號，第i^一 NMOS管源極連接到地，第—^一 NMOS管漏極連接到第五PMOS管的漏極；第五PMOS 管的漏極連接到差動差分運算放大器的輸出信號端；所述差動差分運算放大器的第一輸入信號端連接到電荷待傳輸節點，即電荷傳輸MOSFET的源極；差動差分運算放大器的第二輸入信號端連接到電荷傳輸目標節點，即電荷傳輸MOSFET的漏極；差動差分運算放大器的第三輸入信號端和第四輸入信號端分別連接到第一基準電壓和第二基準電壓；差動差分運算放大器的輸出信號端連接到電荷傳輸 MOSFET的柵極。本實用新型的優點是本實用新型所提供的適用於普通CMOS工藝的高精度電荷
4傳輸電路，能夠精確控制所傳輸的電荷量大小，克服了現有電荷傳輸電路對於PVT波動敏感的問題，可以廣泛應用於電荷耦合流水線模數轉換器中各級電荷耦合子級流水電路中。

圖1為本實用新型新型電荷傳輸電路的一種實際實現電路圖；圖2為本實用新型新型電荷傳輸電路瞬態仿真波形圖；圖3為本實用新型新型電荷傳輸電路在電荷耦合流水線模數轉換器中的應用。
具體實施方式
以下結合附圖和實例對本實用新型進行進一步詳細的說明。圖1為本實用新型所述新型電荷傳輸電路，包括一個電荷傳輸MOSFET S和一個差動差分運算放大器。所述差動差分運算放大器是由時鐘Ckt控制的DDA放大器，其由11個MOS管構成， 分別為第一 NMOS管Ml、第二 NMOS管M2、第三NMOS管M3、第四NMOS管M4、第九NMOS管M9、 第十NMOS管M10、第^^一 NMOS管Mil、第五PMOS管M5、第六PMOS管M6、第七PMOS管M7、第八PMOS管M8。所述時鐘Ckt控制的DDA放大器的電路連接關係為第一 NMOS管Ml的柵極連接到差動差分運算放大器的第一輸入信號端，第一 NMOS管Ml漏極連接到第六PMOS管 M6的漏極和柵極，第一 NMOS管Ml源極連接到第十NMOS管MlO的漏極；第二 NMOS管M2的柵極連接到差動差分運算放大器的第二輸入信號端，第二 NMOS管M2漏極連接到第五PMOS 管M5的漏極，第二匪OS管M2源極連接到第十匪OS管MlO的漏極 』第三匪OS管M3的柵極連接到差動差分運算放大器的第三輸入信號端，第三NMOS管M3漏極連接到第六PMOS管 M6的漏極和柵極，第三NMOS管M3源極連接到第九NMOS管M9的漏極；第四NMOS管M4的柵極連接到差動差分運算放大器的第四輸入信號端，第四NMOS管M4漏極連接到第五PMOS 管M5的漏極，第四NMOS管M4源極連接到第九NMOS管M9的漏極；第九NMOS管M9的漏極連接到第三和第四NMOS管M4的源極，第九NMOS管M9柵極連接到偏置電壓，第九NMOS管 M9源極連接到地；第十NMOS管MlO的漏極連接到第一和第二 NMOS管M2的源極，第十NMOS 管MlO柵極連接到偏置電壓，第十NMOS管MlO源極連接到地；第五PMOS管M5的柵極連接到第六PMOS管M6的柵極，第五PMOS管M5漏極連接到第二和第四NMOS管M4的漏極，第五 PMOS管M5源極連接到第七PMOS管M7的漏極；第六PMOS管M6的柵極和漏極連接到第五 PMOS管M5的柵極，同時連接到第一和第三NMOS管M3的漏極，第六PMOS管M6源極連接到第八PMOS管M8的漏極；第七PMOS管M7的漏極連接到第五PMOS管M5的源極，第七PMOS 管M7柵極連接到時鐘信號Ckt，第七PMOS管M7源極連接到電源；第八PMOS管M8的漏極連接到第六PMOS管M6的源極，第八PMOS管M8柵極連接到時鐘信號Ckt，第八PMOS管M8 源極連接到電源；第十一 NMOS管Mll的柵極連接到時鐘信號Ckt，第十一 NMOS管Mll源極連接到地，第i^一 NMOS管Mll漏極連接到第五PMOS管M5的漏極；第五PMOS管M5的漏極連接到差動差分運算放大器的輸出信號端。所述差動差分運算放大器的第一輸入信號端連接到電荷待傳輸節點Ni，即電荷傳輸MOSFET S的源極；差動差分運算放大器的第二輸入信號端連接到電荷傳輸目標節點No， 即電荷傳輸MOSFET S的漏極；差動差分運算放大器的第三輸入信號端和第四輸入信號端分別連接到第一基準電壓Vri和第二基準電壓Ν 2 ；差動差分運算放大器的輸出信號端連接到電荷傳輸MOSFET S的柵極。圖2為所設計FBCT電路瞬態仿真電壓波形圖。tl時亥lj，當Ckt為低時，差動差分運算放大器處於復位狀態，第十一 NMOS管Mll將電荷傳輸MOSFET S的柵極電壓Ve復位到 GND,關斷S ；當Ckt為高時，放大器將會檢測Ni和No電壓差M = VN。_VNi的變化，並將Δ V 與基準電壓Vr = Vr2-Vrl進行比較，由於Δ V > Vr, Vg將會打開NM0SFET S,Ni和No之間的電荷傳輸過程開始，隨著VNi上升和Vftj下降，ΔΥ開始逐漸減小並向t逼近；t2時刻，當AV =I時，Ve將會關斷S，電荷傳輸工作結束。從圖中可以看出AV向Vr逼近的時間大概為 1. 6ns,即該電荷傳輸電路的工作頻率可以達到500MHz以上。圖3為本實用新型在電荷耦合流水線模數轉換器中的應用。圖中所示為電荷耦合流水線模數轉換器中1. 5位/級電荷耦合子級流水線電路具體實現和前後級電荷耦合子級流水線電路的具體連接關係。電荷耦合子級流水線電路由全差分的信號處理通道IOOp 和IOOn構成，電荷耦合子級流水線電路包括2個本級反饋增強型電荷傳輸電路IOlp和 101n、2個電荷存儲節點104p和l(Mn、2個連接到前級子級電路電荷存儲節點的電荷存儲電容106p和106n、6個連接到本級1. 5位/級子級電路電荷存儲節點的電荷存儲電容107p、 107n、108p、108n、2個比較器，2個受比較器輸出結果控制的基準電荷選擇電路，2個連接到本級電荷存儲節點的下一級子級電路的反饋增強型電荷傳輸電路102p和102η，2個連接到下一級子級電路電荷存儲節點的電荷存儲電容109ρ和109η。圖3中電路正常工作時，前級差分電荷包首先通過IOlp和IOln傳輸並存儲在本級電荷存儲節點104ρ和104η，比較器對差分電荷包輸入所引起的節點104ρ和10 之間的電壓差變化量與基準信號Vrp和Vrn進行比較，得到本級2位量化輸出數字碼DlDO ；數字輸出碼DlDO將輸出到延時同步寄存器，同時DlDO還將會控制本級的基準信號選擇電路IOlp 和103η，使它們分別產生一對互補的基準信號分別控制本級正負端電荷加減電容107ρ和 107η，對由前級傳輸到本級的差分電荷包進行相應大小的加減處理，得到本級差分餘量電荷包；最後，電路完成本級差分餘量電荷包由本級向下一級傳輸，復位信號Vset對本級差分電荷存儲節點104ρ和10 進行復位，完成1. 5bit/級電荷耦合流水線子級電路一個完整時鐘周期的工作。
權利要求1.用於電荷耦合流水線ADC的電荷傳輸電路，其特徵是包括一個電荷傳輸MOSFET (S)和一個差動差分運算放大器；所述差動差分運算放大器包括11個MOS管，分別為第一 NMOS 管(Ml)、第二 NMOS 管(M2)、第三 NMOS 管(M3)、第四 NMOS 管(M4)、第九 NMOS 管(M9)、 第十 NMOS 管(M10 )、第 ^^一 NMOS 管(M11)、第五 PMOS 管(M5 )、第六 PMOS 管(M6 )、第七 PMOS 管(M7)、第八PMOS管(M8)；連接關係為第一 NMOS管(Ml)的柵極連接到差動差分運算放大器的第一輸入信號端，第一 NMOS管(Ml)漏極連接到第六PMOS管(M6)的漏極和柵極，第一 NMOS管(Ml)源極連接到第十NMOS管(MlO)的漏極；第二 NMOS管(M2)的柵極連接到差動差分運算放大器的第二輸入信號端，第二 NMOS管(M2)漏極連接到第五PMOS管(M5)的漏極，第二 NMOS管(M2)源極連接到第十NMOS管(MlO)的漏極；第三NMOS管(M3)的柵極連接到差動差分運算放大器的第三輸入信號端，第三NMOS管(M3)漏極連接到第六PMOS管(M6) 的漏極和柵極，第三NMOS管(M3)源極連接到第九NMOS管(M9)的漏極；第四NMOS管(M4) 的柵極連接到差動差分運算放大器的第四輸入信號端，第四NMOS管(M4)漏極連接到第五 PMOS管(M5)的漏極，第四NMOS管(M4)源極連接到第九NMOS管(M9)的漏極；第九NMOS管 (M9)的漏極連接到第三和第四NMOS管(M4)的源極，第九NMOS管(M9)柵極連接到偏置電壓，第九NMOS管(M9)源極連接到地；第十NMOS管(MlO)的漏極連接到第一和第二 NMOS管 (M2)的源極，第十NMOS管(MlO)柵極連接到偏置電壓，第十NMOS管(MlO)源極連接到地； 第五PMOS管(M5)的柵極連接到第六PMOS管(M6)的柵極，第五PMOS管(M5)漏極連接到第二和第四NMOS管(M4)的漏極，第五PMOS管(M5)源極連接到第七PMOS管(M7)的漏極；第六PMOS管(M6)的柵極和漏極連接到第五PMOS管(M5)的柵極，同時連接到第一和第三NMOS 管(M3)的漏極，第六PMOS管(M6)源極連接到第八PMOS管(M8)的漏極；第七PMOS管(M7) 的漏極連接到第五PMOS管(M5)的源極，第七PMOS管(M7)柵極連接到時鐘信號(Ckt)，第七 PMOS管(M7)源極連接到電源；第八PMOS管(M8)的漏極連接到第六PMOS管(M6)的源極， 第八PMOS管(M8)柵極連接到時鐘信號(Ckt)，第八PMOS管(M8)源極連接到電源；第i^一 NMOS管(Ml 1)的柵極連接到時鐘信號(Ckt)，第i^一 NMOS管(Ml 1)源極連接到地，第i^一 NMOS管(Mil)漏極連接到第五PMOS管(M5)的漏極；第五PMOS管(M5)的漏極連接到差動差分運算放大器的輸出信號端；所述差動差分運算放大器的第一輸入信號端連接到電荷待傳輸節點，即電荷傳輸 MOSFET (S)的源極；差動差分運算放大器的第二輸入信號端連接到電荷傳輸目標節點，即電荷傳輸MOSFET (S)的漏極；差動差分運算放大器的第三輸入信號端和第四輸入信號端分別連接到第一基準電壓和第二基準電壓；差動差分運算放大器的輸出信號端連接到電荷傳輸MOSFET (S)的柵極。
專利摘要本實用新型涉及一種適用於普通CMOS工藝的電荷耦合流水線模數轉換器的電荷傳輸電路，該電荷傳輸電路包括一個電荷傳輸MOSFET管和一個輸出端連接到電荷傳輸MOSFET管柵極的差動差分運算放大器連接構成。其優點是本實用新型所提供的反饋增強型電荷傳輸電路，能夠精確控制所傳輸的電荷量大小，克服了現有電荷傳輸電路對於PVT波動敏感的問題，可以廣泛應用於電荷耦合流水線模數轉換器中各級電荷耦合子級流水電路中。
文檔編號H03F3/45GK202261240SQ20112038439
公開日2012年5月30日 申請日期2011年10月11日 優先權日2011年10月11日
發明者於宗光, 季惠才, 陳珍海, 黃嵩人 申請人:中國電子科技集團公司第五十八研究所