提供與像素陣列相關聯的存儲器單元的方法、設備和系統的製作方法

2023-05-25 09:41:51

專利名稱：提供與像素陣列相關聯的存儲器單元的方法、設備和系統的製作方法
技術領域：
本發明大體上涉及存儲器單元，且更明確地說，涉及此些單元在成像裝置中的使用。
背景技術：
成像裝置通常需要緊湊的、 一次可編程的非易失性存儲器。潛在使用包含存儲部分 ID、與圖像有關的設定值(例如顏色平衡)、有缺陷像素信息和/或客戶信息(例如透鏡 身份)。理想上，此信息中的至少一些信息應為客戶可編程的，以允許製造商交付之後 的傳感器配置。
非易失性存儲器不需要功率來維持所存儲的信息，且因此將在長期以來頻繁處於 "落後"地位的低功率、電池操作的產品中提供良好的機會。各種類型的非易失性存儲 器包含只讀存儲器(ROM)、可擦除可編程只讀存儲器(EPROM)以及電可擦除可編程 只讀存儲器(EEPROM)。
一次可編程存儲器單元是一類非易失性存儲器單元，其在已被編程一次之後無法被 再編程。 一次可編程存儲器單元可使用反熔絲作為可編程元件。反熔絲元件存在於兩種 狀態中的一者下。在其初始狀態("未經編程")下，反熔絲元件充當開路，防止電流 傳導穿過反熔絲元件。在施加高電壓或電流後，反熔絲轉換到第二狀態("經編程")， 其中反熔絲元件充當允許電流傳導的連接線。在單元的讀出期間，未經編程的反熔絲元 件對應於一個邏輯值(例如"0")，且經編程的反熔絲元件表示另一邏輯值(例如 "1")。
可使用電容器或MOSFET來實施反熔絲元件。當對反熔絲MOSFET進行編程時， 過程以將電壓應力施加到MOSFET柵極而開始，將電壓應力施加到MOSFET柵極導致 柵極氧化物中出現缺陷。隨著缺陷密度增加，最終達到臨界水平，其中電流可能通過缺 陷鏈而流經所述氧化物。電流的熱效應使此新形成的穿過氧化物的導電通道或"針孔" 固化。當電容器用作反熔絲元件時，編程導致電容器電介質中的永久短路，從而允許電 流經過。
圖1說明可能需要相關聯存儲器的具有像素陣列200的一種常規CMOS成像裝置208的框圖。像素陣列200包括多個像素，其以預定數目的列和行布置。陣列200中每 一行的像素由行選擇線同時全部接通，且每一列的像素由相應的列選擇線選擇性地輸 出。針對整個陣列200提供多個行線和列線。行線由行驅動器210響應於行地址解碼器 220而依序選擇性地激活，且列選擇線由列驅動器260響應於列地址解碼器270而以被 激活的每一行的序列選擇性地激活。因此，針對每一像素提供一行和列地址。CMOS成 像裝置208由控制電路250操作，控制電路250控制地址解碼器220、 270，以為像素 讀出選擇適當的行線和列線；以及行驅動器電路210和列驅動器電路260，其將驅動電 壓施加到選定行線和列線的驅動電晶體。像素輸出信號通常包含像素復位信號Vrst, 其在像素浮動擴散區復位時從像素浮動擴散區取出；以及像素圖像信號Vsig，其在圖像 所產生的電荷被轉移到浮動擴散區之後從所述浮動擴散區取出。Vrst和Vsig信號由取樣 和保持電路265讀取，且通過差分放大器267進行減法運算，差分放大器267針對每一 像素產生一信號Vrst - Vsig，其表示撞擊在像素上的光的量。此差信號由模擬到數字轉 換器(ADC) 275數位化。接著將經數位化的像素信號饋送到圖像處理器280,其執行 各種像素和/或圖像處理任務，且形成數字圖像。ADC 275所進行的數位化和圖像處理器 280所進行的圖像處理可在含有像素陣列200的晶片上或晶片外執行。
為了使製造成本保持較低，與成像裝置(例如上文所述的裝置208)相關聯而提供 的存儲器裝置優選應不需要對已建立的製造工藝進行昂貴的修改，或消耗大量的晶片面 積。現存的具有柵極氧化物反熔絲元件的存儲器裝置在反熔絲編程和專用讀出電路的使 用期間使用高峰值電流。高峰值電流允許MOSFET中的氧化物"針孔"熔融或熔化或 電容器中的電介質擊穿，從而減小其電阻，但需要使用較大的編程電流和相關聯的晶體 管(其增加電路大小)。專用的編程和讀出電路進一步增加電路佔用面積，且難以與例 如上文所述的成像裝置208整合。柵極氧化物反熔絲的現存實施方案還在n阱上建立反 熔絲，以允許在編程期間將正電位施加到所述阱。這使晶片的其餘部分與施加到反熔絲 的高電壓隔離，但更進一步地增加了電路大小。這使晶片的其餘部分與施加到反熔絲的 高電壓隔離，但更進一步地增加了電路大小。
因此需要一種提供一個或一個以上存儲器單元的方法、設備和系統，所述存儲器單 元具有可容易與現存成像裝置整合的反熔絲可編程元件
發明內容


圖l是常規CMOS成像裝置的框圖。
圖2A是包含反熔絲可編程元件的存儲器單元的實施例的示意性電路圖。
圖2B是包含反熔絲可編程元件的存儲器單元的另一實施例的示意性電路圖。
圖2C是四電晶體像素單元的示意性電路圖。
圖3A是使用包含圖2A、圖2B或圖2C的存儲器單元的像素陣列的CMOS成像裝 置的實施例的框圖。
圖3B是具有包含圖2A、圖2B或圖2C的存儲器單元的單獨存儲器單元陣列的 CMOS成像裝置的實施例的框圖。
圖3C是具有包含圖2A、圖2B或圖2C的存儲器單元的單獨存儲器單元陣列、單 獨控制電路和單獨讀出電路的CMOS成像裝置的實施例的框圖。
圖5B是用於讀取圖2A、圖2B或圖2C的存儲器單元的交替信號時序圖。
圖5C是用於用圖6B的反熔絲元件實施例來讀取圖2A、圖2B或圖2C的存儲器單 元的信號時序圖。
圖6A是n阱上的反熔絲元件的實施例的半導體級視圖。
圖6B是p阱上的反熔絲元件的實施例的半導體級視圖。
圖7是併入有含有圖2的存儲器單元的成像裝置的實施例的處理器系統(例如，數 碼相機系統)的框圖。
具體實施例方式
在以下詳細描述中，參看附圖，附圖形成本發明的一部分並說明其中可實踐本發明 的特定實施例。在圖式中，相同參考標號在若干視圖中始終描述大體上相同的組件。以 充分的細節來描述這些實施例是為了使所屬領域的技術人員能夠實踐本發明，且應理 解，可利用其它實施例，且可在本發明所涵蓋的界限內作出結構、邏輯和電改變。
術語"晶片"和"襯底"應被理解為包含矽、絕緣體上矽(SOI)或藍寶石上矽 (sos)技術、摻雜和未摻雜半導體、由基部半導體底座支撐的外延矽層，和其它半導體
結構，以及絕緣襯底，例如石英或玻璃。此外，當在以下描述中參考"晶片"或"襯底" 時，可能已經利用先前工藝步驟來在基部半導體結構或底座中形成區或結。另外，半導 體無需是基於矽的，而是可基於矽-鍺、鍺或砷化鎵。
術語"像素"指代圖元單位單元，其含有用於將電磁輻射轉換成電信號的光電轉換裝置。出於說明的目的，本文的圖和描述中說明代表性像素，且通常圖像傳感器中的所 有像素的製造將以類似方式同時進行。
現在參看圖式，圖2A說明基於四電晶體CMOS像素元件的反熔絲存儲器單元10 ("存儲器單元")的實施例。存儲器單元10包括反熔絲元件20、轉移電晶體30、復 位電晶體40、源極跟隨器電晶體50、行選擇電晶體60和(例如)形成於半導體襯底中 作為浮動擴散區的存儲區70。可使用(例如)電容器或MOSFET實施的反熔絲元件20 通過第一節點連接到共用電壓線Vcmn，且通過第二節點連接到轉移電晶體30的源極/ 漏極端子。轉移電晶體30受施加到其柵極的信號TX控制，且還通過另一源極/漏極端 子連接到存儲區70。存儲區70存儲對應於存儲器單元的經編程或未經編程狀態的電荷。 存儲區70可由復位電晶體40復位到己知電壓Vrst,所述復位電晶體40由復位信號RST 控制。由共用電源電壓Vaa-pix和復位電壓Vrst供電的源極跟隨器電晶體50在其柵極處 接收並放大來自存儲區70的信號，以在輸出列線Vout上輸出。所述輸出受行選擇晶體 管60控制，所述行選擇電晶體60受行選擇信號RowSel控制，且向輸出列線Vout提供 來自源極跟隨器電晶體50的輸出信號。
在圖2B所示的另一實施例中，電壓線Vaa-pix與Vrst是分離的。此分離對於與現 存像素陣列200控制信號的兼容性來說可能是需要的。
信號RST、TX和RowSel是像素陣列200的常規四電晶體像素中所使用的相同信號。 同樣，電晶體30、 40、 50和60、浮動擴散區70以及電壓線Vaa-pix/Vrst是四電晶體像 素單元中的典型元件，如所屬領域的技術人員眾所周知。出於比較目的，圖2C中說明 可在圖1的陣列200中使用的常規四電晶體像素11。如所看到，圖2A或圖2B與圖2C 的主要差別是用反熔絲元件20和反熔絲元件20到電壓線Vcmn的連接來代替光傳感器 21。因為反熔絲存儲器單元10與圖2C的常規像素單元11的類似性，存儲器單元10可 容易地連同常規四電晶體像素11的電路一起整合在像素陣列200中。如下文將描述， 可使用引起較少修改的較低額外成本的現存像素單元製造工藝來建立存儲器單元10。應 注意，雖然像素陣列200可使用如圖2C所示的四電晶體像素11，但存儲器單元10也可 併入像素陣列200中，在像素陣列200中使用其它像素單元結構，其使用四個以下或四 個以上電晶體。
在圖2A的像素單元的操作期間，存儲區70由復位電晶體40的操作復位。通過源 極跟隨器電晶體50和行選擇電晶體60讀出存儲區70中的復位電荷。在圖像信號作為 圖像電荷整合於光電二極體21上時，所述圖像電荷被轉移到存儲區70，在存儲區70處， 通過電晶體50和60來讀出所述圖像電荷。而且，將圖2A的像素單元展示為具有共用電源電壓/復位電壓線Vaa-pix/Vrst，但可以圖2B中所說明的方式，為相應的復位電晶體 40和源極跟隨器電晶體提供單獨的線。
圖3A進一步說明成像裝置208'，其在像素陣列200'的選擇列中包含存儲器單元10 (例如，如圖2A或圖2B中所說明)。存儲器單元IO可佔據一個或一個以上完整的列80 或一個列80的一個或一個以上部分，且在行中與成像像素單元11對準。存儲器單元列 80可位於像素陣列200'的邊緣上。控制電路250'通過將RST、 TX和RowSel信號供應 到像素單元(例如，圖2C)來控制像素陣列200'內的像素單元11的操作，且控制信號 (RST、 TX禾BRowSel)和電壓電平(Vcmn、 Vrst)以對存儲器單元IO進行編程和讀出。 存儲器單元10和像素單元11因此可在陣列200'內電整合，從而與陣列200'的像素單元 11共享RST、 TX和RowSel線。
將圖3A的存儲器單元10展示為與陣列200'中的像素單元整合，然而，所述存儲器 單元IO可替代地包含於單獨的存儲器單元陣列300內，如圖3B的實施例中所展示。在 此實施例中，控制電路250'控制地址解碼器221、 271和驅動器211、 281,以控制存儲 器陣列300的操作。通過所提供的用以讀取來自像素陣列200的輸出的同一讀出電路來 讀出存儲器陣列300中的數據，所述讀出電路包含取樣和保持電路265、差分放大器267 和模擬到數字轉換器275。
在圖3C中所說明的另一實施例中，存儲器單元陣列300由整體與操作成像裝置208 的像素陣列200的控制電路250分離的控制電路310操作。控制電路310控制用於存儲 器單元陣列300的單獨的列地址解碼器/驅動器320和行地址解碼器/驅動器330。用於從 存儲器陣列300讀出數據的外圍電路也是單獨的，但類似於對像素陣列200進行讀出的 外圍電路，且可包含取樣和保持電路340、差分放大器350和模擬到數字轉換器360。 應注意，對於單獨的取樣和保持電路，去除取樣保持電容中的一者且僅監視浮動擴散上 的最終電壓電平可能是有利的。
圖4展示用於對選定存儲器單元10進行編程的時序圖。將Vcmn設定為選定存儲 器單元10 (例如，在圖3A的列80中)的編程電壓。部分地取決於反熔絲元件20的物 理特徵的所述編程電壓可為約7 V。將復位電壓線Vrst (圖2)設置為接地。將RST信 號脈衝為高，從而接通復位電晶體40 (圖2)。將TX信號脈衝為高，從而接通轉移晶體 管30 (圖2)。在復位電晶體40和轉移電晶體30被接通的情況下，存在從Vcmn (正電 壓)穿過反熔絲元件20、轉移電晶體20和復位電晶體40到達Vrst (接地)的電路路徑。 因此，將編程電壓施加到反熔絲元件20，其足以在反熔絲元件20中產生短路，從而對 存儲器單元IO進行編程。高編程電壓大於常規像素單元中通常存在的電壓。因此，為了防止對單元10的組 件或像素陣列200'的其它部分的組件的熱損壞，存儲區70中以及轉移電晶體30與反熔 絲元件20之間的擴散區中的摻雜等級可增加，以保護轉移電晶體30和復位電晶體40 免受熱載流子損壞。或者，可使用此項技術中已知的其它措施來減少轉移電晶體30、復 位電晶體40和其它電晶體50、 60處的熱載流子損壞。
圖5A展示存儲器單元10的讀出的時序圖，其對應於正常像素讀出的時序圖。在此 讀出中，在存儲器單元10的讀出期間，將Vrst設置為Vaapk，且將Vcmn設置為接地。 在正常像素操作期間將Vcmn設置為正電壓以防止電流汲取也可能是優選的。所展示的 讀出時序提供存儲器單元10的相關雙取樣輸出，其類似於針對陣列200'的成像像素而 提供的相關雙取樣輸出。相關雙取樣讀出實施起來較容易，因為對於陣列200'的成像像 素，用於進行所述操作的現存電路已經存在。
通過同時將RST信號和TX信號脈衝到高以將區25和浮動擴散區70設置為正電位 來起始存儲器單元10的相關雙取樣讀出。將RowSel信號脈衝為高以選擇像素行用於讀 出。接著將RST信號脈衝為高，而復位電源電壓保持設置為Vaapix,從而使浮動擴散區 70復位到正電位。對SHR信號進行脈衝，以對離開存儲區70穿過電晶體50和60到達 取樣和保持電路265'中的電容器上的電荷進行取樣。再次將下一個TX信號脈衝為高。 如果反熔絲元件20經編程，那麼先前設置為正電位的浮動擴散區70將充滿來自Vcmn 電源接地信號的電子。因此，存儲區70被拉向接地。如果反熔絲元件20未經編程，那 麼存儲區70將保持在正電位處浮動。因此，對應於存儲器單元IO的經編程或未經編程 狀態的電荷被存儲在存儲區70中。存儲區的最終電壓將被稱為VAF。對SHS信號進行 脈衝，以對穿過電晶體50和60到達取樣和保持電路265'中的電容器上的VAF進行取樣。
圖5B展示類似於圖5A的讀出的縮短時序圖。在圖5B讀出中，區25的復位被並 入讀出中，從而允許稍稍加速的讀出。
圖5C展示讀出的時序圖，所述讀出不對應於正常像素讀出，但在某些存儲器單元 實施例中的存儲器單元10的讀出中提供經改進的信噪比，如下文將進一步描述。在此 讀出中，將Vcmn設置為Vaapix，且將Vrst設置為接地。存儲器單元10的相關雙取樣 讀出由脈衝為高以選擇像素行用於讀出的RowSel起始。接著，還將RST信號脈衝為高， 而將復位電源電壓設置為接地，以使浮動擴散區70復位到接地。對SHS信號進行脈衝， 以對浮動擴散區70上的穿過電晶體50和60到達取樣和保持電路265'中的電容器上的 電荷進行取樣。在時間Atl之後，將TX信號脈衝為高。SHS與TX之間的非重疊時間Atl 防止存儲區70中的SHS信號下拉路徑與TX信號上拉路徑競爭。如果反熔絲元件20是經編程的，那麼電流將根據被設置為Vaa-pix (正常像素操作電壓)的電壓線Vcmn而流 動。因此，存儲區70被拉向Vaa-pix。如果反熔絲元件20未經編程，那麼存儲區70將 保持在接地處浮動。因此，對應於存儲器單元10的經編程或未經編程狀態的電荷VAF 存儲在存儲區70中。
在TX信號被脈衝為高之後的時間At2， RST信號降為低，從而允許TX信號高與 RST信號高的等於At2的重疊。重疊At2通過提供到達接地的低阻抗路徑來使存儲區70 上的電壓升高快速衰減。RST信號降低標誌著整合周期twT的開始。由於TX信號仍為 高，所以電荷從存儲區70流動到線Vcmn(其處於Vaa-pix)。接下來，在整合期間對SHR 信號進行脈衝，以對離開存儲區70穿過電晶體50和60到達取樣和保持電路265'中的 另一電容器的電荷進行取樣。SHR信號接著降低，標誌著整合周期twT的結束。TX信 號在降為低之前的時間At3中保持為高。時間At3的TX信號重疊防止存儲區70洩漏任 何電荷，即暗電流或光電流，其可能在轉移電晶體30斷開之後使存儲區70的電位降低。
經取樣的復位電壓Vrst與反熔絲電壓Vaf在差分放大器267'中進行減法運算，差分 放大器267'接著具有表示反熔絲元件20是否經編程的信號。此信號由ADC 275'數位化， 且被提供到圖像處理器280'，其接著具有表示反熔絲元件20的邏輯狀態的信號。
如圖3A中所示，存儲器單元10容易連同成像像素一起整合到像素陣列200'中，只 是通過用反熔絲元件20替代光傳感器元件21且通過添加電壓線Vcmn來對常規成像陣 列200的製造作些許修改。多列或組存儲器的使用將允許界定量的可再編程性。存儲器 的若干區塊可保留用於第二或第三再編程等，每一區塊將為一次可編程的，但冗餘區塊 將允許再寫入。作為替代方案，且如圖3B和圖3C中所示，存儲器單元10可為單獨存 儲器單元陣列300的一部分，但仍可使用如相對於圖5A、圖5B或圖5C所述的編程和 讀出時序。
圖6A展示實施為具有轉移電晶體30的MOSFET單元的反熔絲元件20的實施例的 半導體級視圖。反熔絲元件20製造於半導體襯底中的n阱65上，以允許編程期間將接 地或正電位Vcmn施加到所述阱。因此，可使用上文所描述的讀出時序圖(圖5A、圖 5B、圖5C)中的任何一者來讀出此實施例。
圖6B展示實施為製造於半導體襯底中的p型區(例如P阱或外延層)上的MOSFET 單元的反熔絲元件20的實施例的半導體級視圖。此實施例對於上文在圖5C中所描述的 其中Vcmn應被設置為接地的讀出來說是最佳的。在讀出整合周期期間，存儲區70具 有由穿過形成於氧化物75中的針孔45、穿過耗盡區15且穿過轉移電晶體30下的導電 通道55的電流設置的電荷。導電層35由於經由Vcmn的電壓Vaa-pix的正柵極偏壓而形成於反熔絲元件20下。導電層35顯著減小針孔45與轉移電晶體30的源極/漏極端子 之間的串聯電阻，從而使得反熔絲讀出對於到達p外延或p阱的任何電荷洩漏而言更穩 固，所述電荷洩漏可能會汙染轉移電晶體30的源極/漏極端子和浮動擴散區70上的信號 電荷。可通過藉助此項技術中已知的任何數目的措施(例如包含Pch成角度磷環狀植入 物25，用以將磷放置在反熔絲元件20的邊緣下方更遠處)增加反熔絲元件20的擴散重 疊來進一步減小串聯電阻。因此，存儲區70將更快且更高效地達到對應於線Vcmn的 Vaa-pix電壓的電荷，從而使經編程單元與未經編程單元之間的對比加深，且增加讀出的 準確度。
圖7是處理系統的框圖，所述處理器系統例如是相機系統700，其具有用於將圖像 聚焦在根據上文所描述並說明的實施例中的任一者(例如圖3A、圖3B或圖3C)的成 像裝置的像素陣列上的透鏡710，其中圖7展示圖3A的實施例。儘管被說明為相機系 統，但系統700還可以是計算機系統、過程控制系統或使用處理器的任何其它系統。系 統700包含中央處理單元(CPU) 720 (例如微處理器)，其經由總線770與成像裝置208' 和一個或一個以上I/O裝置750通信。必須注意，總線770可以是處理器系統中通常使 用的一系列總線和橋接器，但僅出於便利的目的，已將總線770說明為單個總線。處理 器系統700還可包含隨機存取存儲器(RAM)裝置720和某一形式的可裝卸存儲器760， 例如快閃記憶體卡或如此項技術中眾所周知的其它可裝卸存儲器。
以上描述和圖式說明本發明的各種實施例，其主要是反熔絲非易失性存儲器單元在 利用現存陣列讀出電路的成像陣列中的使用。不希望發明限於所說明的實施例。然而， 可修改、改變或更改這些實施例。可併入有對反熔絲元件進行編程或讀出的其它方法。 本發明僅受所附權利要求書限制。
權利要求
1.一種成像裝置，其包括陣列，其包括成像像素和提供於所述陣列的至少一部分中的存儲器單元，其中所述陣列的一行中的至少一個存儲器單元與所述行的所述成像像素共享至少一個控制信號線。
2. 根據權利要求1所述的成像裝置，其中至少一個存儲器單元包括可編程的反熔絲元件，其具有連接到第一電壓源線的第一節點；襯底中的存儲區；轉移電晶體，其連接於所述反熔絲元件的第二節點與所述存儲區之間；復位電晶體，其連接於所述存儲區與第二電壓源線之間；以及源極跟隨器電晶體，其具有連接到所述存儲區的柵極，用於提供輸出信號。
3. 根據權利要求2所述的成像裝置，其進一步包括行選擇電晶體，所述行選擇電晶體連接到所述源極跟隨器電晶體，用於控制來自所述源極跟隨器電晶體的輸出信號向輸出線的施加。
4. 根據權利要求2所述的成像裝置，其進一步包括控制電路，所述控制電路經配置以提供控制所述復位電晶體和轉移電晶體的信號。
5. 根據權利要求2所述的成像裝置，其中所述存儲區具有摻雜，所述摻雜足以防止在所述反熔絲元件的編程期間對所述轉移電晶體和所述復位電晶體的熱載流子損壞。
6. 根據權利要求2所述的成像裝置，其中擴散區形成於所述反熔絲元件與所述轉移電晶體之間，且所述擴散區的所述摻雜足以防止在所述反熔絲元件的編程期間對至少所述轉移電晶體和所述復位電晶體的熱載流子損壞。
7. 根據權利要求2所述的成像裝置，其中至少一列存儲器單元位於所述像素陣列的邊緣上。
8. 根據權利要求1所述的成像裝置，其中所述陣列包括至少一列存儲器單元。
9. 根據權利要求1所述的成像裝置，其中所述至少一個共享控制信號線包括復位線。
10. 根據權利要求l所述的成像裝置，其中所述至少一個共享控制信號線包括轉移線。
11. 根據權利要求1所述的成像裝置，其中所述至少一個共享控制信號線包括行選擇線。
12. 根據權利要求I所述的成像裝置，其中所述至少一個共享控制信號線包括復位控制線和列選擇控制線。
13. 根據權利要求12所述的成像裝置，其中所述至少一個共享控制信號線進一步包括轉移控制線。
14. 根據權利要求l所述的成像裝置，其中所述反熔絲元件包括電容器結構。
15. 根據權利要求l所述的成像裝置，其中所述反熔絲元件包括MOS電晶體。
16. 根據權利要求15所述的成像裝置，其中所述MOS電晶體具有柵極元件，且進一步在襯底內在所述柵極元件的邊緣下包括成角度的n型環狀植入物。
17. 根據權利要求15所述的成像裝置，其中所述反熔絲元件提供於襯底中的p型區上。
18. 根據權利要求15所述的成像裝置，其中所述反熔絲元件提供於襯底中的n型區上。
19. 根據權利要求1所述的成像裝置，其進一步包括控制電路，所述控制電路用於控制所述存儲器元件的讀出。
20. 根據權利要求19所述的成像裝置，其中所述控制電路經配置以控制成像像素和存儲器單元的所述讀出。
21. —種像素陣列，其包括成像像素，其布置在所述陣列的行和列中，其中所述陣列的多個行各自具有成像像素和至少一個存儲器單元，所述存儲器單元中的每一者含有反熔絲元件。
22. 根據權利要求21所述的像素陣列，其進一步包括控制電路，所述控制電路用於在所述成像像素與存儲器單元所共享的線上產生控制信號。
23. 根據權利要求22所述的像素陣列，其中所述存儲器單元中的每一者包括可編程的反熔絲元件；電晶體，其用於控制施加到所述反熔絲元件的編程電壓；襯底中的存儲區，其用於存儲與所述反熔絲元件的經編程狀態有關的電荷；復位電晶體，其用於使所述存儲區復位；源極跟隨器電晶體，其具有用於接收來自所述存儲區的電荷的柵極；以及行選擇電晶體，其用於輸出所述源極跟隨器電晶體所產生的信號。
24. 根據權利要求23所述的像素陣列，其中所述反熔絲元件包括電容器結構。
25. 根據權利要求23所述的像素陣列，其中所述反熔絲元件包括MOS電晶體。
26. 根據權利要求23所述的像素陣列，其中所述成像像素中的每一者包括光傳感器，其用於積累電荷；轉移電晶體，其連接到所述光傳感器，以用於控制來自所述光傳感器的電荷的轉移；存儲區，其連接到所述光傳感器，以用於經由所述轉移電晶體接收來自所述光傳感器的電荷；復位電晶體，其連接到所述存儲區，以用於使存儲在所述存儲區中的電荷復位到給定電平；源極跟隨器電晶體，其連接到所述存儲區，以用於放大來自所述存儲區的信號；以及行選擇電晶體，其連接到所述源極跟隨器電晶體，以用於接收來自所述源極跟隨器的經放大的信號且控制所述經放大信號的輸出。
27. —種成像裝置，其包括像素陣列，其含有布置在行和列中的成像像素和布置在所述陣列的行中且含有反熔絲元件的至少一個存儲器單元；每一行的所述成像像素包括用於存儲第一復位電荷和第二圖像產生電荷的第一存儲區，以及用於從所述第一存儲區讀出所述第一和第二電荷的讀出電路；所述行的所述至少一個存儲器單元包括用於存儲第三復位電荷和表示所述反熔絲元件的狀態的第四電荷的第二存儲區，以及用於從所述第二存儲區讀出所述第三和第四電荷的讀出電路。
28. —種成像裝置，其包括像素陣列，其含有布置在行和列中的成像像素；存儲器單元陣列，其含有布置在行和列中的存儲器單元，其中至少一個存儲器單元包括可編程的反熔絲元件，其具有連接到第一電壓源線的第一節點；襯底中的存儲區；轉移電晶體，其連接於所述反熔絲元件的第二節點與所述存儲區之間；復位電晶體，其連接於所述存儲區與第二電壓源線之間；以及源極跟隨器電晶體，其具有連接到所述存儲區的柵極，以用於提供輸出信號；以及控制電路，其用於控制所述像素陣列和所述存儲器單元陣列的操作。
29. 根據權利要求28所述的成像裝置，其中所述反熔絲元件包括電容器結構。
30. 根據權利要求28所述的成像裝置，其中所述反熔絲元件包括MOS電晶體。
31. 根據權利要求28所述的成像裝置，其進一步包括行選擇電晶體，所述行選擇電晶體連接到所述源極跟隨器電晶體，以用於控制來自所述源極跟隨器電晶體的輸出信號向輸出線的施加。
32. 根據權利要求29所述的成像裝置，其進一步包括讀出電路，所述讀出電路用於接收來自所述像素陣列的第一輸出信號和來自所述存儲器單元陣列的第二輸出信號。
33. —種對存儲器單元進行編程的方法，所述方法包括將來自像素陣列的復位電壓供應線的第一電壓選擇性地施加到存儲器單元襯底中的襯底存儲區；將第二電壓施加到反熔絲元件的一端；以及將所述反熔絲元件的另一端選擇性地連接到所述存儲區，所述第一和第二電壓足以對所述反熔絲元件進行編程。
34. 根據權利要求33所述的方法，其中將所述第一電壓設置為接地。
35. 根據權利要求33所述的方法，其進一步包括操作第一電晶體以選擇性地施加所述第一電壓。
36. 根據權利要求33所述的方法，其進一步包括操作第二電晶體以控制所述反熔絲元件與所述存儲區之間的連接。
37. —種對含有反熔絲元件的存儲器單元進行編程的方法，所述存儲器單元提供於含有製造在襯底上的成像像素的陣列中，所述成像像素接收來自陣列復位線的電壓，所述方法包括操作第一復位電晶體以將所述復位線上的第一電壓施加到所述襯底中的存儲區；將第二電壓施加到所述反熔絲元件的--端；以及操作第二電晶體以將所述反熔絲元件的另一端連接到所述存儲區，所述第一和第二電壓足以對所述反熔絲元件進行編程。
38. —種對含有反熔絲元件的存儲器單元進行讀取的方法，所述存儲器單元提供於含有製造在襯底上的成像像素的陣列中，所述方法包括將第一電壓選擇性地施加到所述襯底中的存儲區，以使所述存儲區復位；對由所述復位存儲區處的電荷產生的第一信號進行取樣；將第二電壓施加到所述反熔絲元件的一端；將所述反熔絲元件的第二端連接到所述存儲區，以在所述存儲區中產生表示所述反熔絲元件的狀態的電荷；以及對來自所述存儲區的表示所述反熔絲元件的所述狀態的所述電荷所產生的第二信號進行取樣。
39. 根據權利要求38所述的方法，其進一步包括使所述反熔絲元件的所述第二端從所述存儲區斷開。
40. 根據權利要求38所述的方法，其進一步包括將所述第一經取樣信號和所述第二經取樣信號轉移到用於提供表示所述存儲器單元的狀態的信號的電路。
41. 根據權利要求38所述的方法，其中通過操作第一電晶體來控制所述將所述第二電壓施加到所述存儲區。
42. 根據權利要求41所述的方法，其中通過操作第二電晶體來控制所述將所述反熔絲連接到所述存儲區。
43. 根據權利要求42所述的方法，其進一步包括產生用於操作所述第一電晶體的第一控制信號和用於操作所述第二電晶體的第二控制信號，其中所述第一控制信號與所述第二控制信號重疊。
44. 根據權利要求42所述的方法，其進一步包括產生用於對表示所述第一電荷的信號進行取樣的第三控制信號和用於對表示所述第二電荷的信號進行取樣的第四控制信號，其中所述第三控制信號不與所述第二控制信號重疊。
45. 根據權利要求44所述的方法，其中所述第四控制信號在所述第二控制信號終止之前終止。
46. —種對含有反熔絲元件的存儲器單元進行讀取的方法，所述存儲器單元提供於含有製造在襯底上的成像像素的陣列中，所述方法包括提供到達所述反熔絲元件的一端的接地路徑；選擇性地施加第一電壓，以將連接到所述反熔絲元件的第二端的第一擴散設置為正電壓電平；將所述第一電壓選擇性地施加到所述襯底中的存儲區，以使所述存儲區復位；對由所述復位存儲區處的電荷產生的第一信號進行取樣；將所述反熔絲元件的第二端連接到所述存儲區，以在所述存儲區中產生表示所述反熔絲元件的狀態的電荷；以及對由來自所述存儲區的表示所述反熔絲元件的所述狀態的所述電荷所產生的第二信號進行取樣。
47. —種對含有反熔絲元件的存儲器單元進行讀取的方法，所述存儲器單元提供於含有製造在襯底上的成像像素的陣列中，所述方法包括提供到達所述反熔絲元件的一端的接地路徑；選擇性地施加第一電壓，以將連接到所述反熔絲元件的第二端的第一擴散設置為正電壓電平；將所述第一電壓選擇性地施加到所述襯底中的存儲區，以使所述存儲區復位；將所述反熔絲元件的第二端連接到所述存儲區，以在所述存儲區中產生表示所述反熔絲元件的狀態的電荷；以及對由來自所述存儲區的表示所述反熔絲元件的所述狀態的所述電荷所產生的信號進行取樣。
48. 根據權利要求47所述的方法，其中使所述第一擴散和所述存儲區同時復位。
49. 一種系統，其包括處理器；成像裝置，其耦合到所述處理器，所述成像裝置包括像素陣列，所述像素陣列包括布置在行和列中的成像像素以及在所述陣列的至少一部分中的存儲器單元，其中所述陣列的一行中的至少一個存儲器單元與所述行中的所述成像像素共享至少一個控制信號線。
50. 根據權利要求49所述的系統，其中所述系統為靜止或視頻數位相機系統。
51. 根據權利要求50所述的系統，其中所述至少一個存儲器單元包括可編程的反熔絲元件，其具有連接到第一電壓源線的第一節點襯底中的存儲區；轉移電晶體，其連接於所述反熔絲元件的第二節點與所述存儲區之間；復位電晶體，其連接於所述存儲區與第二電壓源線之間；源極跟隨器電晶體，其具有連接到所述存儲區的柵極，用於提供輸出信號；以及行選擇電晶體，其連接到所述源極跟隨器電晶體，用於控制來自所述源極跟隨器電晶體的輸出信號向輸出線的施加。
52. 根據權利要求51所述的系統，其中含有存儲器單元的至少一個列位於所述像素陣列的邊緣上。
53. 根據權利要求51所述的系統，
54. 根據權利要求51所述的系統，
55. 根據權利要求51所述的系統,列上的透鏡的相機系統。
56. 根據權利要求51所述的系統，程和讀出。
57. 根據權利要求56所述的系統,陣列的所述成像像素。
58. 根據權利要求56所述的系統,其中所述反熔絲元件包括電容器結構。其中所述反熔絲元件包括MOSFET。其中所述系統為具有用於將圖像聚焦到所述像素陣其進一步包括控制電路以對所述存儲器單元進行編其中所述控制電路還控制信號的施加，以操作所述其中所述陣列的一行中的至少一個存儲器單元與所述行中的所述成像像素共享至少一個控制信號線。
59. 根據權利要求58所述的系統，其中所述至少一個共享控制信號線包括復位線。
60. 根據權利要求58所述的系統，其中所述至少一個共享控制信號線包括轉移線。
61. 根據權利要求58所述的系統，其中所述至少一個共享控制信號線包括行選擇線。
62. —種系統，其包括處理器；成像裝置，其耦合到所述處理器，所述成像裝置包括像素陣列，所述像素陣列包括布置在行和列中的成像像素；以及存儲器單元陣列，其耦合到所述處理器，所述存儲器單元陣列包括布置在行和列中的存儲器單元，其中至少一個存儲器單元包括可編程的反熔絲元件，其具有連接到第一電壓源線的第一節點；襯底中的存儲區；轉移電晶體，其連接於所述反熔絲元件的第二節點與所述存儲區之間；復位電晶體，其連接於所述存儲區與第二電壓源線之間；源極跟隨器電晶體，其具有連接到所述存儲區的柵極，以及連接到所述第二電壓線以用於提供輸出信號的源極/漏極；以及行選擇電晶體，其連接到所述源極跟隨器電晶體，以用於控制來自所述源極跟隨器電晶體的輸出信號向輸出線的施加。
63. 根據權利要求62所述的系統，其進一步包括用於控制所述像素陣列的第一控制電路。
64. 根據權利要求63所述的系統，其進一步包括用於控制所述存儲器陣列的第二控制電路。
65. —種存儲器陣列，其由布置在行和列中的存儲器單元組成，其中至少一個存儲器單元包括可編程的反熔絲元件，其具有連接到第一電壓源線的第一節點；襯底中的存儲區；轉移電晶體，其連接於所述反熔絲元件的第二節點與所述存儲區之間；復位電晶體，其連接於所述存儲區與第二電壓源線之間；源極跟隨器電晶體，其具有連接到所述存儲區的柵極，以及連接到所述第二電壓線以用於提供輸出信號的源極/漏極；以及行選擇電晶體，其連接到所述源極跟隨器電晶體，以用於控制來自所述源極跟隨器電晶體的輸出信號向輸出線的施加。
66. 根據權利要求65所述的存儲器陣列，其中所述反熔絲元件包括電容器結構。
67. 根據權利要求65所述的存儲器陣列，其中所述反熔絲元件包括MOS電晶體。
全文摘要
本發明揭示一種提供具有存儲器單元的成像裝置的方法、設備和系統，所述存儲器單元含有與像素陣列一起定位或定位在像素陣列外的反熔絲元件。使用用以讀出成像像素的控制信號線來讀出所述存儲器單元。
文檔編號H04N5/335GK101595723SQ200780042465
公開日2009年12月2日 申請日期2007年11月8日 優先權日2006年11月16日
發明者卡爾·霍爾茨克勞, 辰 徐, 李向利, 傑弗裡·布魯斯, 理察·A·毛裡松, 約翰內斯·索爾胡斯維克, 陳彥東 申請人:普廷數碼影像控股公司