分層的低密度校驗碼解碼器及解碼處理方法
2023-05-13 21:01:16
專利名稱：：分層的低密度校驗碼解碼器及解碼處理方法
技術領域：
：本發明涉及一種通信
技術領域：
的解碼器及解碼處理方法，具體涉及一種分層的低密度校驗碼解碼器及解碼處理方法。
背景技術：
：LDPC碼(lowdensityparitycheckcodes,低密度校驗碼)是1963年Gallager首先提出的一種編碼技術，它可用作多種通信系統或信息存IC系統的糾錯/檢錯技術，由於它具有逼近信道極限的性能，成為近十年來最受關注的一項熱門技術。LDPC碼解碼器通常有三種結構形式串行結構、全並行結構、部分並行結構。串行結構LDPC碼解碼器結構簡單，硬體資源消耗較少，但解碼速度慢，可支持的數據吞吐量較低；全並行結構解碼速度很快，吞吐量很高，但結構複雜、硬體資源消耗非常大；部分並行結構可在解碼處理速度和能支持數據吞吐量之間取得折中，它的複雜度和硬體資源消耗介於串行結構和全並行結構之間。因此，部分並行結構是目前LDPC碼解碼器設計中比較通用的方案。經對現有技術的文獻檢索發現，DaleE.Hocevar在《IEEEWorkshoponSignalProcessingSystems(SIPS)》2004.Pages:107—112上提出的"AreducedcomplexitydecoderarchitecturevialayereddecodingofU)PCcodes"(—種採用分層解碼的低複雜度LDPC解碼器結構，DaleE.Hocevar，2004年IEEE信號處理與系統研討會，第107-112頁)給出了一種基於分層置信傳播算法的LDPC解碼器。該解碼器主要由校驗更新塊、比特更新塊、校驗節點信息存儲器、比特節點後驗概率似然比存儲器以及兩個網際網路和兩個移位器組成。研究結果表明基於分層解碼算法的部分並行LDPC碼解碼器所需的迭代次數僅為一般解碼器的一半左右。但是該解碼器結構不能同時進行信息節點信息和校驗節點信息的更新，而且，由於該解碼器存儲的是信息節點的後驗概率似然比，而且每個信息節點都需要有獨立的存儲器，因而會消耗比較多的存儲器資源。另外，由於該解碼器同時使用到了網際網路和移位器完成操作，會消耗比較多的硬體資源。
發明內容本發明針對現有技術的不足，提出一種分層的低密度校驗碼解碼器及解碼處理方法，使其採用分層帶修正的最小和算法(L醒SA)，適應多種碼率和碼長的LDPC碼解碼；另外，由於採用分層的解碼算法，可同時進行信息節點信息和校驗節點信息的更新處理，從而大大提高處理效率並減少解碼器實現所需的硬體資源消耗。本發明是通過以下技術方案實現的-本發明涉及的分層的低密度校驗碼解碼器，包括處理模塊、第一存儲單元、第二存儲單元以及第一交織網絡、第二交織網絡。處理模塊的個數等於解碼器的並行度k。第一存儲單元將本層迭代(記H矩陣的列重為ColWt，則H矩陣包含ColWt層，每層的行數相同，且每層的列重為l)時信息節點傳遞給校驗節點的軟值即比特更新值輸出給處理模塊。處理模塊將本層迭代時校驗節點傳遞給信息節點的軟值即校驗更新值輸出給第二存儲單元。第二存儲單元將上次迭代中由下一層校驗節點傳遞給信息節點的校驗更新值，經第二交織網絡傳遞給處理模塊。處理模塊再將本次迭代中由信息節點傳遞給下一層校驗節點的比特更新值，經第一交織網絡傳遞給第一存儲單元。第一交織網絡和第二交織網絡用於調整輸入或輸出數據的順序。所述的第一存儲單元存放比特更新值，並根據當前迭代層數向處理模塊提供相應的比特更新值；所述的第二存儲單元存放校驗更新值，並根據當前迭代層數向處理模塊提供相應的校驗更新值；所述的第一交織網絡用於將處理模塊輸出的比特更新值正確交換到第一存儲單元的相應位置；所述的第二交織網絡用於將存儲在第二存儲單元中的校驗更新值正確交換傳遞給對應的處理模塊；所述的處理模塊根據比特更新值計算校驗更新值，傳遞給第二存儲單元暫存，並根據計算得到的校驗更新值，更新信息節點的後驗概率似然比，再由更新後信息節點的後驗概率似然比和來自第二存儲單元的校驗更新值，更新比特更新值，傳遞給第一存儲單元存儲。所述的處理模塊包括2選1選擇器模塊、校驗節點信息計算模塊、數字格式轉換模塊以及信息節點信息計算模塊。2選1選擇器模塊根據當前迭代次數，在初始數據和第一存儲單元輸出的數據間進行選擇，並將選擇的結果輸出給校驗節點信息計算模塊。校驗節點信息計算模塊用於計算校驗更新值，並將校驗更新值輸出給數字格式轉換模塊。數字格式轉換模塊將校驗更新值的格式由符號加上絕對值的數字格式轉換成補碼的形式，輸出給第二存儲單元和信息節點信息計算模塊。信息節點信息計算模塊用於計算比特更新值，並將其輸出給第一交織網絡。所述的2選1選擇器模塊對輸入的數據進行選擇。如果是第一次迭代時對第一層進行解碼，則選擇初始數據(信道值)，否則選擇從第一存儲單元中讀出的比特更新值作為模塊的輸出。所述的校驗節點信息計算模塊包括緩存器、第一比較器、第一寄存器、第一2選1選擇器、第二寄存器、第二比較器和乘法器。緩存器用於存放比特更新值，其長度等於與當前校驗節點相連的信息節點的個數(即等於H矩陣的行重RowWt)。第一比較器的一個輸入是當前的比特更新值，另一個輸入是校驗節點接收到信息中的當前最小值和當前次小值。第一比較器根據這兩個輸入對校驗節點接收到信息的最小值和次小值進行更新。同時第一比較器將當前比特更新值的符號位與當前最小值和當前次小值的符號位分別進行異或運算，作為更新後最小值和次小值的符號位。第一比較器的輸出傳遞給第一寄存器。第一2選1選擇器的輸入是第一寄存器的輸出，根據當前比較時刻選擇合適的用於比較的數據作為輸出，傳遞給第一比較器。當完成RowWt個數據的比較後，第一寄存器的輸出傳遞給第二寄存器，這就是與當前校驗節點相連的所有信息節點傳遞給它的信息中的最小值和次小值。第二寄存器的輸出和緩存器的輸出傳遞給第二比較器。第二比較器從校驗節點的結果中選擇合適的值傳遞給比特節點。第二比較器的具體操作方式是當來自緩存器的數據和最小值的大小相同時，第二比較器選取次小值，否則選取最小值。第二比較器還將選取出來的值的符號位與來自緩存器的數據的符號位進行異或運算，得到輸出數據的符號位。第二比較器的輸出傳遞給乘法器。乘法器將第二比較器的輸出乘以一個常數，得到校驗節點傳遞給信息節點的校驗更新值。該校驗更新值和緩存器輸出的數據作為校驗節點信息計算模塊的輸出傳遞給數字格式轉換模塊。同時緩存器輸出的數據傳遞給信息節點信息計算模塊。所述的數字格式轉換模塊將校驗節點信息計算模塊的輸出經過處理傳遞給信息節點信息計算模塊。為了處理方便，解碼器使用的數字格式是最高位為符號位，低位為絕對值(而不是補碼的格式)，因此為了方便做加法，需要進行格式轉換，將符號加上絕對值的數字格式轉換成補碼的形式。數字格式轉換模塊包括第一補碼轉換器和第二補碼轉換器，分別對校驗節點信息計算模塊的兩個輸出進行格式轉換，並將結果傳遞給信息節點信息計算模塊。所述的信息節點信息計算模塊包括第一加法器、第二加法器、數字格式轉換器和截位運算器、第三比較器、第二2選1選擇器。第一加法器將數字格式轉換模塊的兩個輸出相加，得到信息節點的後驗概率似然比傳遞給第二加法器，這個值可用來做硬判決。第二加法器的另一個輸入來自第二交織網絡。第二加法器將信息節點的後驗概率似然比減去來自第二交織網絡的校驗更新值，將結果輸出給數字格式轉換器。數字格式轉換器將補碼形式的數字轉換成符號位-絕對值形式的數字。由於在累加的過程中可能會出現數據位寬變大的情況，需要將數字格式轉換器的輸出經過一個截位運算器將位寬改成原先的大小。截位運算器的工作方式由第三比較器控制。第三比較器將緩存器輸出的數據與預設數值MAX_ABS_VALUE相比較，並控制第二2選1選擇器選擇合適的符號位。如果緩存器輸出數據的絕對值比MAX_ABS_VALUE大，則啟動截位運算器對數字格式轉換器的輸出進行截位操作，並選擇緩存器輸出數據的符號位；反之則不進行截位操作，並選擇數字格式轉換器輸出數據的符號位。截位運算器和第二2選1選擇器的輸出傳遞給第一交織網絡。本發明涉及的分層的低密度校驗碼解碼器的解碼處理方法，包括以下步驟第一步，獲取解碼器的輸入數據(信道值)。第二步，2選1選擇器模塊對輸入的數據進行選擇。如果是第一次迭代時對第一層進行解碼，則選擇信道值作為比特更新值，否則選擇從第一存儲單元中讀出的信息作為當前迭代層的比特更新值傳遞給校驗節點信息計算模塊。第三步，校驗節點信息計算模塊根據傳遞給當前校驗節點的所有比特更新值，計算校驗更新值。經過格式轉換後，這個校驗更新值存入第二存儲單元。第四步，利用當前層的比特更新值和第三步計算得到的校驗更新值，計算信息節點的後驗概率似然比。並根據後驗概率似然比做出硬判決。第五步，從第二存儲單元中讀出上一次迭代時對應下一層校驗節點的校驗更新值。將信息節點的後驗概率似然比減去這個校驗更新值，得到本次迭代中下一層的比特更新值。經格式轉換和截位處理後，存入第一存儲單元。第六步，如果迭代次數達到預設值，則操作停止。如果本次迭代結束，則迭代次數加l，返回第二步開始下一次迭代對第一層的解碼。否則，返回第二步開始本次迭代對下一層的解碼。本發明所述的解碼處理方法採用流水線的方式進行操作。當信息節點信息計算模塊在處理當前子矩陣(H矩陣的每一層在行方向上被劃分成若干個單元，每個單元含有k行，這樣的單元稱為子矩陣)的同時，校驗節點信息計算模塊對下一子矩陣進行處理。而當信息節點信息計算模塊處理完當前子矩陣時，校驗節點信息計算模塊將完成處理的校驗更新值通過格式轉換模塊傳遞給信息節點信息計算模塊，同時開始對再下一個子矩陣的處理。與現有的基於分層置信傳播算法的LDPC解碼器相比，本發明所述的解碼器具有以下優點-(1)解碼過程中第一存儲單元存儲的是比特更新值，而不是比特節點後驗概率似然比。由於比特節點後驗概率似然比的位寬要大於比特更新值的位寬，存儲比特更新值能減少對存儲器容量的需求。(2)信道輸入值沒有先存入存儲器，而是直接送入處理模塊進行信息的計算與更新，以便減少解碼處理的延時，提高解碼器的吞吐量。(3)處理模塊進行信息更新時採用分層帶修正的最小和算法。與採用分層置信傳播算法的解碼器相比，能夠減少硬體資源消耗。(4)比特更新值串行輸入校驗節點信息計算模塊，以計算與當前校驗節點相連的所有信息節點比特更新值中的最小值和次小值。與一般並行輸入方式相比，串行輸入方式適用於任意的校驗矩陣結構。(5)採用兩個交織網絡對數據的順序進行調整。與
背景技術：
裡提到的基於分層置信傳播算法的LDPC解碼器相比，省去了兩個網際網路。(6)採用流水線的方式進行解碼處理。校驗節點信息計算模塊和信息節點信息計算模塊同時工作，能夠減少解碼處理的延時，提高解碼器的吞吐量。(7)適應多種碼率和碼長的低密度校驗碼解碼。圖1是H矩陣的結構示意圖2是H矩陣中子矩陣的結構示意圖3是解碼器的總體結構；圖4是處理模塊的結構圖。具體實施例方式下面結合附圖對本發明的實施例作詳細說明本實施例在以本發明技術方案為前提下進行實施，給出了詳細的實施方式和具體的操作過程，但本發明的保護範圍不限於下述的實施例。附圖1是現有適用並行度為k的解碼器的LDPC碼校驗矩陣(H矩陣)結構圖，H矩陣的行重記為RowWt，列重記為ColWt。H矩陣包含ColWt層，每層的行數相同，同時每層的列重為1;在行方向上每一層被劃分成若干個單元，每個單元含有k行，這樣的單元稱為子矩陣，h。。或h。,就是一個子矩陣的例子。附圖2是H矩陣中子矩陣的結構示意圖。子矩陣在列方向被劃分成N/k個小方陣(比如201，N為碼長)，每個小方陣的列數為k。子矩陣中的小方陣可以是零矩陣，也可以是單位矩陣或單位陣的循環移位形式。子矩陣中非零小方陣的個數等於H矩陣的行重RowWt。附圖3給出的是解碼器的總體結構圖，本實施例解碼器由多個處理模塊、第一存儲單元301、第二存儲單元302以及第一交織網絡303和第二交織網絡304組成。處理模塊的個數等於解碼器的並行度k。第一存儲單元301將本層迭代時信息節點傳遞給校驗節點的軟值即比特更新值輸出給處理模塊。處理模塊將本層迭代時校驗節點傳遞給信息節點的軟值即校驗更新值輸出給第二存儲單元302。第二存儲單元302將上次迭代中由下一層校驗節點傳遞給信息節點的校驗更新值，經第二交織網絡304傳遞給處理模塊。處理模塊再將本次迭代中由信息節點傳遞給下一層校驗節點的比特更新值，經第一交織網絡303傳遞給第一存儲單元301。第一交織網絡303和第二交織網絡304用於調整輸入或輸出數據的順序。由於採用L醒SA算法，因此，本實施例整個解碼器的解碼處理與信息傳遞過程是這樣的假設解碼器的並行度是k，在解碼的時候，一個碼將被分成N/k段，每段的長度是k。在首次迭代中，解碼器首先在第1RowWt個時鐘周期內，按順序在每個時鐘周期讀入對應子矩陣h。。中非零小方陣的k個信息;接著在第RowWt+l2*RowWt個時鐘周期內，按順序在每個時鐘周期讀入對應子矩陣h。,中非零小方陣的k個信息；以此類推，直到整個碼字的信息全部進入解碼器為止。輸入解碼器的每個數據都會進入相應的處理模塊進行迭代，即k個信息中對應於某一子矩陣第m個校驗節點的數據將進入處理模塊m進行處理。附圖4給出的是處理模塊的結構圖，包括2選1選擇器模塊401、校驗節點信息計算模塊、數字格式轉換模塊以及信息節點信息計算模塊。2選1選擇器模塊401根據當前迭代次數，在初始數據和第一存儲單元輸出的數據間進行選擇，並將選擇的結果輸出給校驗節點信息計算模塊。校驗節點信息計算模塊用於計算校驗更新值，並將校驗更新值輸出給數字格式轉換模塊。數字格式轉換模塊將校驗更新值的格式由符號加上絕對值的數字格式轉換成補碼的形式，輸出給第二存儲單元和信息節點信息計算模塊。信息節點信息計算模塊用於計算比特更新值，並將其輸出給第一交織網絡。所述處理模塊的執行流程如下(1)選擇輸入數據2選1選擇器模塊401對輸入的數據進行選擇。如果是第一次迭代時對第一層進行解碼，則2選1選擇器模塊401將選擇初始數據(信道值)llrChan，否則選擇從第一存儲單元301中讀出的信息11r2Chk01d。2選1選擇器模塊401的輸出11r2Check傳遞到校驗節點信息計算模塊(2)計算校驗節點傳遞給信息節點的校驗更新值圖4中的校驗節點信息計算模塊由緩存器402、第一比較器403、第一寄存器404、第一2選1選擇器405、第二寄存器406、第二比較器407和乘法器408構成，用於計算校驗節點傳遞給信息節點的校驗更新值。其中2選1選擇器模塊401的輸出11r2Check按順序存放進緩存器402中。緩存器402的長度等於與當前校驗節點相連的信息節點的個數(等於H矩陣的行重RowWt)。校驗節點信息計算模塊的操作又分如下幾步-①計算與當前校驗節點相連的所有信息節點比特更新值中的最小值和次小值由於這個解碼器結構使用的是LMMSA算法，因此需要計算與當前校驗節點相連的所有信息節點比特更新值中的最小值和次小值。第一比較器403的一個輸入是當前信息節點傳遞給校驗節點的比特信息值11r2Check，另一個輸入是校驗節點接收到信息中的當前最小值和當前次小值。當llr2Check小於當前最小值的大小時，當前次小值更新為當前最小值，當前最小值更新為11r2Check;當11r2Check大於當前最小值但小於當前次小值的大小時，當前次小值更新為11r2Check。最小值和次小值的更新結果存入第一寄存器404。第一比較器403還有另一個作用，即將11r2Check的符號位與當前最小值和當前次小值的符號位分別進行異或運算，作為更新後最小值和次小值的符號位。第一2選1選擇器405用於選擇合適的用於比較的數據。如果比特信息值11r2Check是傳遞給某個校驗節點的第一個信息，則第一2選1選擇器405選擇11…1(1的個數等於數據的位寬)作為當前最小值和當前次小值輸出，否則第一2選1選擇器405選擇第一寄存器的輸出。當完成RowWt個數據的比較後，第一寄存器404的輸出進入第二寄存器406，這就是與當前校驗節點相連的所有信息節點傳遞給它的信息中的最小值和次小值。②計算校驗節點傳遞給信息節點的值第二寄存器406得到與當前校驗節點相連的所有信息節點傳遞給它的信息中的最小值和次小值後，從緩存器402中按順序取出相應的數據Q，同第二寄存器406傳遞過來的信息一起作為第二比較器407的輸入。第二比較器407從校驗節點的結果中選擇合適的值傳遞給比特節點，具體操作方式是當Q和最小值的大小相同時，第二比較器407將選取次小值，否則選取最小值。接下來第二比較器407將會把選取出來的值的符號位同Q的符號位進行異或運算作為這個模塊輸出值的符號位，而輸出值的絕對值大小則是第二比較器407選出值的大小。③乘性修正第二比較器407的輸出輸入到乘法器408中進行乘性修正，即將其乘以一個係數alpha,乘法器408的輸出就是校驗節點傳遞給信息節點的校驗更新值。為了能夠使解碼器獲得良好的性能，同時保持硬體實現的簡單性，alpha使用的值為0.8125。這樣數X乘以0.8125的操作可以簡化為加法的操作，即XX0.8125=X〉〉l+X〉>2+X>〉4。(〉〉表示向右移位操作)(3)數字格式轉換數字格式轉換模塊包括第一補碼轉換器409和第二補碼轉換器410，乘法器408的輸出送入第一補碼轉換器409進行數字格式轉換。與之類似，緩存器402的輸出也會送入第二補碼轉換器410進行數字格式轉換。由於為了處理方便，解碼器使用的數字格式是最高位為符號位，低位為絕對值(而不是補碼的格式)，因此為了方便做加法，需要進行格式轉換，將符號加上絕對值的數字格式轉換成補碼的形式。第一補碼轉換器409的輸出11r2Msg送入第二存儲單元302保存。(4)計算信息節點傳遞給校驗節點的比特更新值圖4中信息節點信息計算模塊由第一加法器411、第二加法器412、數字格式轉換器413和截位運算器415、第三比較器414、第二2選1選擇器416構成，用於計算比特更新值。分如下幾步1)計算信息節點的後驗概率似然比第一加法器411將第一補碼轉換器409的輸出11r2Msg與第二補碼轉換器410的輸出相加，得到信息節點的後驗概率似然比llrSum，這個值可用來做硬判決。2)計算信息節點傳遞給校驗節點的比特更新值第二加法器412的兩個輸入是llrSum和從第二存儲單元302讀出經第二交織網絡304輸出到處理模塊的11r2Msg01d。第二加法器412將llrSum減去11r2Msg01d，得到比特更新值llrNew。3)數字格式轉換UrNew送入數字格式轉換器413，將補碼形式的數字轉換成符號位-絕對值形式的數字。4)溢出保護由於在累加的過程中可能會出現數據位寬變大的情況，因此需要將數字格式轉換器413的輸出經過一個截位運算器415將位寬改成原先的大小。截位運算器415的工作方式由第三比較器414控制。llrAdd的絕對值送入第三比較器414，與預設數值MAX—ABS—VALUE相比較。如果llrAdd的絕對值比MAX一ABS一VALUE大，則啟動截位運算器415對數字格式轉換器413的輸出進行截位操作；反之則不進行截位操作。第三比較器414還控制了第二2選1選擇器416。如果llrAdd的絕對值比MAX_ABS_VALUE大，第二2選1選擇器416選擇llrAdd的符號位輸出；反之，選擇數字格式轉換器413輸出的符號位作為輸出。截位運算器415的輸出為11r2Chk的絕對值，11r2Chk的符號位則為第二2選1選擇器416的輸出。11r2Chk經第一交織網絡303送入第一存儲單元301保存。假設現在有一個碼長為2304的(3，6)LDPC碼，現在要對這個碼進行解碼，並行度為32，層數為3。那麼，解碼器的參數設置及處理過程如下表一處理模塊tableseeoriginaldocumentpage15tableseeoriginaldocumentpage16首先，接收到的碼字將會被順序分割成72個子碼塊，每個子碼塊對應32個信息節點。對這些子碼塊進行循環移位和交換順序操作後，使得第16個子碼塊的第i個信息位對應的信息節點與第i個校驗節點相連，第712個子碼塊的第i個信息位對應的信息節點與第i+32個校驗節點相連，以此類推(圖4中用llrChan表示)。在第一個時鐘周期，第一個子碼塊將會輸入解碼器的處理模塊，其中第i個信息位將會被輸入到第i個處理模塊中去。在下一個時鐘周期第二個子碼塊將被送入解碼器的處理模塊，直到第72個周期為止。進入處理模塊的比特更新值將由處理模塊處理。由於採用的是LMMSA算法，在處理過程中，更新後的校驗節點傳遞給信息節點的校驗更新值11r2Msg將被存入第二存儲單元302。接著，處理模塊讀入在前一次迭代時由H矩陣下一層中的某個校驗節點傳遞給當前信息節點的校驗更新值11r2Msg01d(這個值在前一次迭代過程中己被存入第二存儲單元302)。經過處理，得到更新後的信息節點傳遞給校驗節點的比特更新值llr2Chk，並將其存入第一存儲單元301中。如此循環72個周期後，就完成了一層的解碼。之後會進行下一層的解碼，此時處理模塊將會讀入存儲在第一存儲單元301中的信息節點傳遞給校驗節點的比特更新值llr2Chk01d(而不是信道傳遞過來的信息llrChan)。三層的解碼結束以後，就完成了一次迭代。之後，處理模塊將會開始第二次迭代，以此類推，直到迭代結束。處理模塊的具體操作過程是這樣的進入處理模塊的比特更新值11r2Check按順序存放進緩存器402中。緩存器402的長度等於6。同時，比特更新值11r2Check傳遞給第一比較器403。如果11r2Check小於當前最小值的大小時，當前次小值更新為當前最小值，當前最小值更新為Ur2Check;當11r2Check大於當前最小值但小於當前次小值的大小時，當前次小值更新為11r2Check。最小值和次小值的更新結果存入第一寄存器404。第一比較器403還將llr2Check的符號位與當前最小值和當前次小值的符號位分別進行異或運算，作為更新後最小值和次小值的符號位。在第一寄存器404進行比較時，第一2選1選擇器405會選擇合適的用於比較的數據。如果比特信息值11r2Check是傳遞給某個校驗節點的第一個信息，則第一2選1選擇器405選擇11…1(1的個數等於數據的位寬)作為當前最小值和當前次小值輸出，否則第一2選1選擇器405選擇第一寄存器的輸出。當完成6個數據的比較後，第一寄存器404的輸出進入第二寄存器406。第二寄存器406得到與當前校驗節點相連的所有信息節點傳遞給它的信息中的最小值和次小值後，從緩存器402中按順序取出相應的數據Q，同第二寄存器406傳遞過來的信息一起作為第二比較器407的輸入。第二比較器407從校驗節點的結果中選擇合適的值傳遞給比特節點，具體操作方式是當Q和最小值的大小相同時，第二比較器407將選取次小值，否則選取最小值。接下來第二比較器407將會把選取出來的值的符號位同Q的符號位進行異或運算作為這個模塊輸出值的符號位，而輸出值的絕對值大小則是第二比較器407選出值的大小。第二比較器407的輸出輸入到乘法器408中進行乘性修正，即將其乘以0.8125，乘法器408的輸出就是校驗節點傳遞給信息節點的校驗更新值。乘法器408和緩存器402的輸出分別送入第一補碼轉換器409和第二補碼轉換器410進行數字格式轉換。第一補碼轉換器409的輸出11r2Msg送入第二存儲單元302保存。第一加法器411將第一補碼轉換器409的輸出11r2Msg與第二補碼轉換器410的輸出相加，得到信息節點的後驗概率似然比llrSum，這個值可用來做硬判決。第二加法器412的兩個輸入是llrSum和從第二存儲單元302讀出經第二交織網絡304輸出到處理模塊的Ur2Msg01d。第二加法器412將llrSum減去ilr2Msg01d，得到比特更新值llrNew。llrNew送入數字格式轉換器413，將補碼形式的數字轉換成符號位-絕對值形式的數字。數字格式轉換器413的輸出經過一個截位運算器415將位寬改成原先的大小。截位運算器415的工作方式由第三比較器414控制。llrAdd的絕對值送入第三比較器414，與預設數值MAX—ABS—VALUE相比較。如果llrAdd的絕對值比MAX—ABS—VALUE大，則啟動截位運算器415對數字格式轉換器413的輸出進行截位操作；反之則不進行截位操作。第三比較器414還控制了第二2選1選擇器416。如果llrAdd的絕對值比MAX—ABS—VALUE大，第二2選1選擇器416選擇llrAdd的符號位輸出；反之，選擇數字格式轉換器413輸出的符號位作為輸出。截位運算器415的輸出為11r2Chk的絕對值，11r2Chk的符號位則為第二2選1選擇器416的輸出。11r2Chk經第一交織網絡303送入第一存儲單元301保存。所述的解碼處理方法採用流水線的方式進行操作。當信息節點信息計算模塊在處理當前子矩陣的同時，校驗節點信息計算模塊對下一子矩陣進行處理。而當信息節點信息計算模塊處理完當前子矩陣時，校驗節點信息計算模塊將完成處理的校驗更新值通過格式轉換模塊傳遞給信息節點信息計算模塊，同時開始對再下一個子矩陣的處理。在本實施例中，如果比特更新值的位寬定為6比特，比特節點後驗概率似然比的位寬為7比特，則第一存儲單元總的大小為6*32*72=13824比特，第二存儲單元總的大小為6*32*216=41472比特。如果存儲比特節點後驗概率似然比，則存儲器的大小需要增加2304比特。採用存儲比特更新值的方式相比節省了4%的存儲器資源。在本實施例中，信道輸入值沒有先存入存儲器，而是直接送入處理模塊進行信息的計算與更新，減少了72個時鐘周期的延時。在本實施例中，處理模塊進行信息更新時採用分層帶修正的最小和算法。與採用分層置信傳播算法的解碼器相比，能夠減少硬體資源消耗。在本實施例中，比特更新值串行輸入校驗節點信息計算模塊，以計算與當前校驗節點相連的所有信息節點比特更新值中的最小值和次小值。與一般並行輸入方式相比，串行輸入方式適用於任意的校驗矩陣結構。在本實施例中，採用兩個交織網絡對數據的順序進行調整。與
背景技術：
裡提到的基於分層置信傳播算法的LDPC解碼器相比，省去了兩個網際網路，能夠減少硬體資源消耗。在本實施例中，採用流水線的方式進行解碼處理。校驗節點信息計算模塊和信息節點信息計算模塊同時工作，完成一次迭代僅需216個時鐘周期，提高了解碼器的吞吐量。權利要求1、一種分層的低密度校驗碼解碼器，其特徵在於，包括處理模塊、第一存儲單元、第二存儲單元以及第一交織網絡、第二交織網絡，處理模塊的個數等於解碼器的並行度k，第一存儲單元將本層迭代時信息節點傳遞給校驗節點的軟值即比特更新值輸出給處理模塊，處理模塊將本層迭代時校驗節點傳遞給信息節點的軟值即校驗更新值輸出給第二存儲單元，第二存儲單元將上次迭代中由下一層校驗節點傳遞給信息節點的校驗更新值，經第二交織網絡傳遞給處理模塊，處理模塊再將本次迭代中由信息節點傳遞給下一層校驗節點的比特更新值，經第一交織網絡傳遞給第一存儲單元，第一交織網絡和第二交織網絡用於調整輸入或輸出數據的順序；其中所述的第一存儲單元存放比特更新值，並根據當前迭代層數向處理模塊提供相應的比特更新值；所述的第二存儲單元存放校驗更新值，並根據當前迭代層數向處理模塊提供相應的校驗更新值；所述的第一交織網絡用於將處理模塊輸出的比特更新值正確交換到第一存儲單元的相應位置；所述的第二交織網絡用於將存儲在第二存儲單元中的校驗更新值正確交換傳遞給對應的處理模塊；所述的處理模塊根據比特更新值計算校驗更新值，傳遞給第二存儲單元暫存，並根據計算得到的校驗更新值，更新信息節點的後驗概率似然比，再由更新後信息節點的後驗概率似然比和來自第二存儲單元的校驗更新值，更新比特更新值，傳遞給第一存儲單元存儲。2、根據權利要求1所述的分層的低密度校驗碼解碼器，其特徵是，所述的處理模塊包括2選1選擇器模塊、校驗節點信息計算模塊、數字格式轉換模塊以及信息節點信息計算模塊，其中2選1選擇器模塊根據當前迭代次數，在初始數據和第一存儲單元輸出的數據間進行選擇，並將選擇的結果輸出給校驗節點信息計算模塊，校驗節點信息計算模塊用於計算校驗更新值，並將校驗更新值輸出給數字格式轉換模塊，數字格式轉換模塊將校驗更新值的格式由符號加上絕對值的數字格式轉換成補碼的形式，輸出給第二存儲單元和信息節點信息計算模塊，信息節點信息計算模塊用於計算比特更新值，並將其輸出給第一交織網絡。3、根據權利要求2所述的分層的低密度校驗碼解碼器，其特徵是，所述的2選1選擇器模塊對輸入的數據進行選擇，如果是第一次迭代時對第一層進行解碼，則選擇初始數據即信道值，否則選擇從第一存儲單元中讀出的比特更新值作為模塊的輸出。4、根據權利要求2所述的分層的低密度校驗碼解碼器，其特徵是，所述的校驗節點信息計算模塊包括緩存器、第一比較器、第一寄存器、第一2選1選擇器、第二寄存器、第二比較器和乘法器，其中緩存器用於存放比特更新值，其長度等於與當前校驗節點相連的信息節點的個數即等於H矩陣的行重RowWt，第一比較器的一個輸入是當前的比特更新值，另一個輸入是校驗節點接收到信息中的當前最小值和當前次小值，第一比較器根據這兩個輸入對校驗節點接收到信息的最小值和次小值進行更新，同時第一比較器將當前比特更新值的符號位與當前最小值和當前次小值的符號位分別進行異或運算，作為更新後最小值和次小值的符號位，第一比較器的輸出傳遞給第一寄存器，第一2選1選擇器的輸入是第一寄存器的輸出，第一2選1選擇器根據當前比較時刻選擇用於比較的數據作為輸出，傳遞給第一比較器，當完成RowWt個數據的比較後，第一寄存器的輸出傳遞給第二寄存器，這就是與當前校驗節點相連的所有信息節點傳遞給它的信息中的最小值和次小值，第二寄存器的輸出和緩存器的輸出傳遞給第二比較器，第二比較器從校驗節點的結果中選擇值傳遞給比特節點，第二比較器的輸出傳遞給乘法器，乘法器將第二比較器的輸出乘以一個常數，得到校驗節點傳遞給信息節點的校驗更新值，該校驗更新值和緩存器輸出的數據作為校驗節點信息計算模塊的輸出傳遞給數字格式轉換模塊，同時緩存器輸出的數據傳遞給信息節點信息計算模塊。5、根據權利要求4所述的分層的低密度校驗碼解碼器，其特徵是，所述第二比較器從校驗節點的結果中選擇值傳遞給比特節點，具體操作方式是當來自緩存器的數據和最小值的大小相同時，第二比較器選取次小值，否則選取最小值，第二比較器還將選取出來的值的符號位與來自緩存器的數據的符號位進行異或運算，得到輸出數據的符號位。6、根據權利要求2所述的分層的低密度校驗碼解碼器，其特徵是，所述的數字格式轉換模塊包括第一補碼轉換器和第二補碼轉換器，分別對校驗節點信息計算模塊的兩個輸出進行格式轉換，並將結果傳遞給信息節點信息計算模塊。7、根據權利要求2所述的分層的低密度校驗碼解碼器，其特徵是，所述的信息節點信息計算模塊包括第一加法器、第二加法器、數字格式轉換器和截位運算器、第三比較器、第二2選1選擇器，其中第一加法器將數字格式轉換模塊的兩個輸出相加，得到信息節點的後驗概率似然比傳遞給第二加法器，第二加法器的另一個輸入來自第二交織網絡，第二加法器將信息節點的後驗概率似然比減去來自第二交織網絡的校驗更新值，將結果輸出給數字格式轉換器，數字格式轉換器將補碼形式的數字轉換成符號位-絕對值形式的數字，數字格式轉換器的輸出經過一個截位運算器將位寬改成原先的大小，第三比較器將緩存器輸出的數據與預設數值MAX—ABS—VALUE相比較，並控制第二2選1選擇器選擇符號位，截位運算器和第二2選1選擇器的輸出傳遞給第一交織網絡。8、根據權利要求7所述的分層的低密度校驗碼解碼器，其特徵是，所述截位運算器的工作方式由第三比較器控制，如果緩存器輸出數據的絕對值比MAX—ABS—VALUE大，則啟動截位運算器對數字格式轉換器的輸出進行截位操作，並選擇緩存器輸出數據的符號位；反之則不進行截位操作，並選擇數字格式轉換器輸出數據的符號位。9、一種如權利要求1所述的分層的低密度校驗碼解碼器的解碼處理方法，其特徵在於，包括以下步驟第一步，獲取解碼器的輸入數據即信道值；第二步，2選1選擇器模塊對輸入的數據進行選擇，如果是第一次迭代時對第一層進行解碼，則選擇信道值作為比特更新值，否則選擇從第一存儲單元中讀出的信息作為當前迭代層的比特更新值傳遞給校驗節點信息計算模塊；第三步，校驗節點信息計算模塊根據傳遞給當前校驗節點的所有比特更新值，計算校驗更新值，經過格式轉換後，這個校驗更新值存入第二存儲單元；第四步，利用當前層的比特更新值和第三步計算得到的校驗更新值，計算信息節點的後驗概率似然比，並根據後驗概率似然比做出硬判決；第五步，從第二存儲單元中讀出上一次迭代時對應下一層校驗節點的校驗更新值，將信息節點的後驗概率似然比減去這個校驗更新值，得到本次迭代中下一層的比特更新值，經格式轉換和截位處理後，存入第一存儲單元；第六步，如果迭代次數達到預設值，則操作停止，如果本次迭代結束，則迭代次數加l，返回第二步開始下一次迭代對第一層的解碼，否則，返回第二步開始本次迭代對下一層的解碼。10、根據權利要求9所述的分層的低密度校驗碼解碼器的解碼處理方法，其特徵是，所述的解碼處理方法採用流水線的方式進行操作，信息節點信息計算模塊在處理當前子矩陣的同時，校驗節點信息計算模塊對下一子矩陣進行處理，而當信息節點信息計算模塊處理完當前子矩陣時，校驗節點信息計算模塊則完成處理的校驗更新值通過格式轉換模塊傳遞給信息節點信息計算模塊，同時開始對再下一個子矩陣的處理。全文摘要一種通信
技術領域：
的分層的低密度校驗碼解碼器及解碼處理方法，其中處理模塊的個數等於解碼器的並行度k，第一存儲單元將本層迭代時信息節點傳遞給校驗節點的軟值即比特更新值輸出給處理模塊，處理模塊將本層迭代時校驗節點傳遞給信息節點的軟值即校驗更新值輸出給第二存儲單元，第二存儲單元將上次迭代中由下一層校驗節點傳遞給信息節點的校驗更新值，經第二交織網絡傳遞給處理模塊，處理模塊再將本次迭代中由信息節點傳遞給下一層校驗節點的比特更新值，經第一交織網絡傳遞給第一存儲單元。所述方法中節點信息更新處理採用分層帶修正的最小和算法，同時使用了溢出保護方式。本發明大大提高處理效率並減少解碼器實現所需的硬體資源消耗。文檔編號H03M13/11GK101106381SQ200710044708公開日2008年1月16日申請日期2007年8月9日優先權日2007年8月9日發明者暉俞,倪俊楓,穎華,徐友雲,甘小鶯申請人:上海交通大學