脈寬控制環快速鎖定控制電路的製作方法

2023-05-13 21:05:06

專利名稱：：脈寬控制環快速鎖定控制電路的製作方法
技術領域：
：本發明涉及一種時間快速鎖定控制電路，特別涉及一種脈寬控制環快速鎖定控制電路。它的直接應用領域是高速高精度模數轉換器中的時鐘脈寬控制環系統。
背景技術：
：近年來，DDRSDRAM、A/D轉換器等系統採用雙倍速率技術(DDR)來滿足人們對高速處理的要求。在這些系統中，不僅要求時鐘佔空比精確為50%，而且要求電路具有快速的鎖定佔空比。脈寬控制環系統能很好地解決高速工作且精確鎖定的要求，為了得到準確的控制電壓實現精確鎖定、峰峰值抖動小，就要有低的環路增益。但是，低環路增益將帶來很長的鎖定時間，未鎖定的時間周期會對系統其它模塊的正常工作產生影響，使時鐘脈寬控制環系統上電後到正常工作的時間延長。常規的脈寬控制環系統是從直流狀態開始調整佔空比。每個周期電荷泵對控制壓控延遲線調整的近似斜率為(Icp/Cp)ΔΦ/2π，則壓控延遲線輸出可表示為VC(T)=ICP/2πCPT△θU(1)其中，t為系統周期，Δφ為高電平和低電平的相位差。Cp為迴路濾波電容，Ι。Ρ為電荷泵電流。對於給定的t，lcp，cp，壓控延遲線的輸出電壓^正比於Δφ。Vc在每個周期累加一部分的步進幅度，從初始零開始，最終達到鎖定電壓。此脈寬控制環系統的缺點在於系統上電後壓控延遲線電壓從零電壓開始，Δφ從初始的最大值，漸漸減小到零，此脈寬控制環系統的電壓控制延遲線在初始時候變化快，在經歷數周期的延遲後，壓控延遲線的變化緩慢，再經多個系統周期，壓控延遲線的延遲控制最終穩定，因此，其穩定狀態是靠系統自己本身的收斂來實現的，需要花費系統太多的時鐘周期，導致脈寬控制環系統上電到正常工作的時間周期過長。有一些改進的脈寬環控制環系統，如文獻1:「A500-MHz-l.25-GHzFast-LockingPulsewidthControlLoopWithPresettableDutyCycle，，(《IEEEJOURNALOFSOLID-STATECIRCUITS)),2004NO.3，P463-P468)。它是在環路上附加一個低精度的A/D轉換器來控制電流鏡陣列，加大了初始電荷泵電流I。P，從而加快單周期逼近壓控延遲線電壓步進，來達到快速鎖定的目的；當系統脈寬穩定後，根據A/D轉換器的處理，再降低I。P到設計狀態。此電路的缺點為它需要設計額外的低精度A/D轉換器和電流鏡陣列，佔用了大量的版圖面積，且系統功耗增加。
發明內容本發明所要解決的技術問題在於發明一種脈寬控制環快速鎖定控制電路，其目的是縮短脈寬控制環電路的鎖定時間，且其自身的功耗小，電路系統微小，可靠性高。為實現上述目的，本發明解決上述技術問題所採取的技術方案在於一種脈寬控制環快速鎖定控制電路，它包括第一反相器Q1、第二反相器Q2，第一D型觸發器Q3、第一PMOS管PM1、第一NMOS管以第一電阻R1、第二電阻R2,其中，輸入端elk接Q3的時鐘輸入端CP，並與Q1的使能端EN相連，輸出時鐘端clk_out接Q1的輸入端，Q1的輸出端接Q2的輸入端，Q2的輸出端與Q3的異步清零端CLR相連，Q3的輸入端D接電源V。。，Q3的輸出端Q接NM1的柵極，Q3的非輸出端"^接PM1的柵極，NM1的源極接電阻R1的一端，R1的另一端接地，NM1的襯底接地，NM1的漏極與PM1的漏極相接，其連接點為所述脈寬控制環快速鎖定控制電路的輸出端Vc^PM1的源極接電阻R2的一端，R2的另一端接電源V。。，PM1的襯底接電源V。。。所述第一反相器Q1為常規的帶使能端的反相器。所述第二反相器Q2為常規的反相器。所述第一D型觸發器Q3為常規的帶異步清零端D型觸發器。所述第一電阻R1為4.489kΩ的多晶電阻，第二電阻R2為1.747kQ的多晶電阻，均在時鐘輸入IOOMHz的條件下。有益效果本發明的脈寬控制環快速鎖定控制電路具有結構簡單，可靠性高，系統正常工作時消耗系統資源微小，與常規的脈寬控制環系統相比，其特點如下1.本發明電路在系統啟動的時候，通過一個預置電壓電阻串對電壓控制延遲線預置了一個初始電壓，從而使環路在低環路增益下能快速鎖定。常規脈寬控制環系統的壓控延遲線波形圖如圖3所示，其鎖定時間為650ns；而應用本發明控制電路後的脈寬控制環系統的控延遲線波形圖如圖4所示，其鎖定時間為90ns。本發明電路的鎖定時間大幅縮短，縮小幅度達7倍以上。2.本發明電路還具有看門狗的性質，一旦脈寬控制環系統意外停止工作後，電路會自動復位電壓控延遲線電壓，重啟環路系統，即實現自動復位功能，而常規的脈寬控制環系統都不具備此功能。3.文獻1的改進型脈寬控制環系統達到鎖定後，其使系統快速鎖定的附加電路仍然消耗著系統功耗，但本發明電路系統鎖定後，就會自動斷開附加快速鎖定電路，進入省電模式，只有一個檢測電路工作，功耗十分微小，其功耗幾乎可以忽略。4.本發明的電路結構簡單，只有3個門電路、2個電阻和2個MOS管，因此電路佔用的版圖面積很小，電路的可靠性也相應提高。圖1為常規的脈寬控制環系統的電路框圖；圖2為本發明的脈寬控制環快速鎖定控制電路原理圖；圖3為常規脈寬控制環系統的壓控延遲線波形圖；圖4為應用本發明控制電路後的脈寬控制環系統的壓控延遲線波形圖。具體實施例方式本發明的具體實施方式不僅限於下面的描述，現結合附圖加以進一步說明。本發明具體實施的脈寬控制環快速鎖定控制電路的電路圖如圖2所示。它由一個帶使能端的常規反相器Q1、一個常規反相器Q2、一個帶清零端常規D型觸發器Q3、常規PMOS管PM1、常規NMOS管W1以及常規電阻禮、R2組成。圖2中的具體連接與本說明書的
發明內容部分相同，此處不再重複。它的工作原理如下本發明電路的輸入埠為輸入時鐘elk和脈寬控制環路系統輸出時鐘端clk_out。本發明電路輸出埠為V。te。外部時鐘由輸入埠elk輸入，由於電荷泵的特性和脈寬控制環系統特性，如果電路上電時系統未有時鐘信號輸入會導致電壓控制延遲線電壓接近電源電壓，從而導致整個環路穩定在直流點，對輸入時鐘信號沒有響應。本電路很好的解決了這個問題，而且可以在電路意外不工作時對電路重置。該發明電路最先進的地方在於輸出端V。te可以對電壓控制延遲線預置一個初始值。其電路的工作流程為外部時鐘從elk埠輸入，控制D型觸發器Q3的時鐘CP端和使能反相器的使能端EN，當elk為低電平時，使能反相器Q1工作，對clk_out取反輸出到反相器Q2的輸入端，Q2取反輸入電平輸出到Q3的清零端CLR。如果電路正常工作，elk和clk_out同相位，即elk為低電平時，clk_out就會對Q3異步清零，使Q3的Q端輸出低電平，"^端輸出高電平，PM1和斷開，使分壓電阻串不工作。輸出端V。te呈現高阻。如果電路沒有啟動和不正常工作，elk和clk_out會不同相位，如果elk為低電平時，clk_out高電平，經過Q1,Q2後，輸出高電平到Q3的CLR埠，高電平不會對Q3清零。Q3利用elk的上升沿，把Q3輸入埠D的V。。高電平傳輸到輸出端，輸出端Q輸出高電平，開啟NM1，非輸出端輸出低電平，開啟PM1，導通分壓電阻串，使輸出分壓的電壓V。te，對脈寬控制環路的壓控延遲線預置一個V。te電壓，脈寬控制環系統的壓控延遲線就在V。te電壓基礎上鎖定輸入時鐘脈寬，極大地縮短系統從零電壓開始上升到V。te的時間周期。反相器Q1,反相器Q2,D型觸發器Q3和PM1,W1管都可以選用工藝的最小尺寸。R2和R1的取值如下R(2)Λ2+Λ,其中，V。te為壓控延遲線的預置電壓值，V。。為電源電壓。因為電壓控制最終實現形式是以電流的形式實現延遲，則v。te變換成電流IWI=K'-(Vcc-I-R-Vcir-Vr)2(3)其中，為跨導參數(飽和區)，W為MOS管的寬度，L為MOS管的長度，V。。為電源電壓，R為限流電阻，壓控延遲線的預置電壓值，VtSMOS管開啟電壓。電流I確定電壓控制延遲單元所延遲的時間Γ^C-AV,、Tdclay(4)其中，C為電壓控制延遲單元的充放電電容，I為充放電電流，ΔV為延遲單元輸出變化幅度，K為電流鏡鏡像倍數。當電路穩定時，延遲時間Tdelay為輸入時鐘半周期。用輸入時鐘周期通過⑷式確定電流I，再代入(3)式確定V。te，利用V。te確定R2和R1的電阻值，具體算法如下5時鐘輸入在IOOMHz下，得Tdelay為5ns，C取9pF，AV取20mV，K取1，通過⑷式，得I=36μA；把I帶入(3)式，並且，IT取76μA/V2，W/L取值40μπι/0.35μm，Vcx為3.3V,限流電阻取值4ΚΩ，Vt為0.7V，由(3)式計算出=Vctr為2.365V；再由(2)式計算出=R1與R2的比值為2.57，其中Vcc取3.3V，因此，R1取值為4.489kΩ，R2為1.747kΩ。一般佔空比調整電路工作頻率範圍寬，脈寬控制環系統的電壓控制延遲線的電壓值變化範圍小，折中預置電壓值，取電路工作的中心頻率來確定。本發明電路圖2，接入圖1系統，c1k埠和c1k_out埠同名連接，圖2的Vete埠連接圖1的Vete埠。整個系統連接完畢，加入外部時鐘信號100MHz，佔空比為20%。圖3為常規脈寬控制環系統的壓控延遲線波形圖，圖4為應用本發明控制電路後的脈寬控制環系統的壓控延遲線波形圖。當系統鎖定後，壓控延遲線V。te曲線電壓平穩。對比圖3和圖4，本發明電路可使脈寬控制環路系統的鎖定時間大幅縮短，縮小幅度達7倍以上。所述第一反相器Q1為常規的帶使能端的反相器。所述第二反相器Q2為常規的反相器。所述第一D型觸發器Q3為常規的帶異步清零端D型觸發器。本發明採用標準0.35μmCMOS工藝。其中，Q1,Q2和Q3中的所有PMOS管和匪OS管的寬長比均為W/L=400nm/350nm；PM1和的寬長比均為W/L=400nm/350nm。所述第一電阻R1為4.489kΩ的多晶電阻，第二電阻R2為1.747kQ的多晶電阻，均在時鐘輸入IOOMHz的條件下。權利要求一種脈寬控制環快速鎖定控制電路，其特徵在於它包括第一反相器Q1、第二反相器Q2，第一D型觸發器Q3、第一PMOS管PM1、第一NMOS管NM1以第一電阻R1、第二電阻R2，其中，輸入端clk接Q3的時鐘輸入端CP，並與Q1的使能端EN相連，輸出時鐘端clk_out接Q1的輸入端，Q1的輸出端接Q2的輸入端，Q2的輸出端與Q3的異步清零端CLR相連，Q3的輸入端D接電源Vcc，Q3的輸出端Q接NM1的柵極，Q3的非輸出端Q接PM1的柵極，NM1的源極接電阻R1的一端，R1的另一端接地，NM1的襯底接地，NM1的漏極與PM1的漏極相接，其連接點為所述脈寬控制環快速鎖定控制電路的輸出端Vctr，PM1的源極接電阻R2的一端，R2的另一端接電源Vcc，PM1的襯底接電源Vcc。2.根據權利要求1所述的脈寬控制環快速鎖定控制電路，其特徵在於所述第一反相器Q1為常規的帶使能端的反相器。3.根據權利要求1所述的脈寬控制環快速鎖定控制電路，其特徵在於所述第二反相器Q2為常規的反相器。4.根據權利要求1所述的脈寬控制環快速鎖定控制電路，其特徵在於所述第一D型觸發器Q3為常規的帶異步清零端D型觸發器。5.根據權利要求1所述的脈寬控制環快速鎖定控制電路，其特徵在於所述第一電阻R1為4.489kΩ的多晶電阻，第二電阻R2為1.747kΩ的多晶電阻，均在時鐘輸入IOOMHz的條件下。全文摘要本發明涉及一種脈寬控制環快速鎖定控制電路，它包括一個帶使能端反相器Q1、反相器Q2，帶異步清零端D型觸發器Q3、PMOS管PM1、NMOS管NM1以及電阻R1、R2。本發明的電路結構簡單，應用本發明電路後，能使脈寬控制環系統的鎖定時間大幅減少，減小幅度達7倍以上。本發明電路還能使脈寬控制環系統意外停止工作時自動復位，且能使脈寬控制環系統正常工作後進入省電模式，功耗十分微小，可靠性高。本發明電路適用於帶電荷泵的脈寬控制環系統。文檔編號H03K7/08GK101908870SQ20101024232公開日2010年12月8日申請日期2010年8月2日優先權日2010年8月2日發明者徐鳴遠,李儒章,李婷,李梁,陳光炳申請人:中國電子科技集團公司第二十四研究所