一種cmos工藝兼容的雙差分存儲單元的製作方法

2023-05-13 19:27:16

一種cmos工藝兼容的雙差分存儲單元的製作方法
【專利摘要】本實用新型提供了一種CMOS工藝兼容的雙差分存儲單元，包括以下結構：兩個完全相同的模塊：模塊A和模塊B，其特徵在於，模塊A和模塊B分別包括三個子模塊；模塊A包括子模塊A1、A2、A3、其中子模塊A1和A2完全對稱；模塊B包括子模塊B1、B2、B3，其中子模塊B1和B2完全對稱；所述子模塊A2包括三個電晶體MA21、MA22、MA23，接法同子模塊A1完全對稱；所述子模塊A3包括一個電晶體MA31；模塊B與模塊A的接法完全對稱。本實用新型具有如下優點：通過採用普通電晶體作為基本元器件，實現了與標準CMOS工藝的兼容。同時採用雙差分結構提高了信息存儲的可靠性。
【專利說明】—種CMOS工藝兼容的雙差分存儲單元
【技術領域】
[0001]本實用新型涉及半導體【技術領域】，尤其涉及一種CMOS工藝兼容的雙差分存儲單
J Li ο
【背景技術】
[0002]快閃記憶體(Flash Memory)是一種長壽命的非易失性(在斷電情況下仍能保持所存儲的數據信息)的存儲器，數據刪除不是以單個的字節為單位而是以固定的區塊為單位，區塊大小一般為256KB到20MB。快閃記憶體是電子可擦除只讀存儲器(EEPROM)的變種，快閃記憶體與EEPROM不同的是，它能在字節水平上進行刪除和重寫而不是整個晶片擦寫，這樣快閃記憶體就比EEPROM的更新速度快。由於其斷電時仍能保存數據，快閃記憶體通常被用來保存設置信息，如在電腦的BIOS(基本輸入輸出程序)、PDA (個人數字助理)、數位相機中保存資料等。
[0003]但現有快閃記憶體製作技術，都不能與標準的CMOS工藝兼容，需要額外的特殊工藝製造，因此在大批量生產的過程中極大地提高了製造成本。而且快閃記憶體的存儲單元所採用的單差分結構，不能完全保證存儲在內的信息的可靠性。
[0004]因此，希望提出一種能在CMOS工藝上實現的高可靠性的快閃記憶體存儲單元，來提高信息存儲的可靠性，降低製造成本。
實用新型內容
[0005]本實用新型提供了一種可以解決上述問題的存儲單元，包括以下結構:
[0006]兩個完全相同的模塊:模塊A和模塊B，其特徵在於，模塊A和模塊B分別包括三個子模塊；模塊A包括子模塊Al、A2、A3、其中子模塊Al和A2完全對稱；模塊B包括子模塊B1、B2、B3，其中子模塊BI和B2完全對稱；所述子模塊Al包括三個電晶體MAl1、MAl2、MA13，其中電晶體MAll的源極、漏極和襯底連在一起，最後接在DO線上，電晶體MA12的源極、漏極和襯底連在一起，最後接在TUN線上，電晶體MA13的源極與襯底相連，並與子模塊A3的電晶體MA31的襯底相連，最後接在REN線上，電晶體MA13的漏極與電晶體MA23的源極相連，電晶體MAl1、MA12、MA13的柵極連在一起，構成浮柵FGO ;所述子模塊A2包括三個電晶體MA21、MA22、MA23，接法同子模塊Al完全對稱，其中電晶體MA21、MA22、MA23的柵極連在一起構成浮柵FGl ;所述子模塊A3包括一個電晶體MA31，其柵極連在RSB線上，電晶體MA31的源極與電晶體MA23的漏極和電晶體MB23的漏極相連，最後通過一個由SEL信號控制的傳輸門連在REN線上，電晶體MA31的襯底與電晶體MA13的襯底和源極、電晶體MB13的襯底和源極相連，最後接在REN線上，電晶體MA31的漏極作為數據輸出端；模塊B與模塊A的接法完全對稱，其中子模塊B1、B2中的浮柵分別稱為FG2、FG3，電晶體MBll和電晶體MB21的源極、漏極和襯底連在一起，並與Dl線相連。
[0007]與現有技術相比，採用本實用新型提供的技術方案具有如下優點:通過採用普通電晶體作為基本元器件，實現了與標準CMOS工藝的兼容。同時採用雙差分結構提高了信息存儲的可靠性。【專利附圖】

【附圖說明】
[0008]通過閱讀參照以下附圖所作的對非限制性實施例所作的詳細描述，本實用新型的其它特徵、目的和優點將會變得更明顯。
[0009]圖1為根據本實用新型的存儲單元的結構圖。
【具體實施方式】
[0010]下面詳細描述本實用新型的實施例。
[0011]所述實施例的示例在附圖中示出，其中自始至終相同或類似的標號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附圖描述的實施例是示例性的，僅用於解釋本實用新型，而不能解釋為對本實用新型的限制。下文的公開提供了許多不同的實施例或例子用來實現本實用新型的不同結構。為了簡化本實用新型的公開，下文中對特定例子的部件和設置進行描述。當然，它們僅僅為示例，並且目的不在於限制本實用新型。此外，本實用新型可以在不同例子中重複參考數字和/或字母。這種重複是為了簡化和清楚的目的，其本身不指示所討論各種實施例和/或設置之間的關係。此外，本實用新型提供了的各種特定的工藝和材料的例子，但是本領域普通技術人員可以意識到其他工藝的可應用於性和/或其他材料的使用。
[0012]本實用新型提供了一種在CMOS工藝上實現的高可靠性的快閃記憶體存儲單元。下面，將結合圖1通過本實用新型的一個實施例對存儲單元結構進行具體描述。
[0013]每個存儲單元包括兩個完全相同的模塊:模塊A和模塊B，其特徵在於，模塊A和模塊B分別包括三個子模塊；模塊A包括子模塊A1、A2、A3、其中子模塊Al和A2完全對稱；模塊B包括子模塊B1、B2、B3，其中子模塊BI和B2完全對稱；所述子模塊Al包括三個電晶體MAl 1、MA12、MA13，其中電晶體MAl I的源極、漏極和襯底連在一起，最後接在DO線上，電晶體MA12的源極、漏極和襯底連在一起，最後接在TUN線上，電晶體MA13的源極與襯底相連，並與子模塊A3的電晶體MA31的襯底相連，最後接在REN線上，電晶體MA13的漏極與電晶體MA23的源極相連，電晶體MAl1、MA12、MA13的柵極連在一起，構成浮柵FGO ;所述子模塊A2包三個電晶體MA21、MA22、MA23，接法同子模塊Al完全對稱，其中電晶體MA21、MA22、MA23的柵極連在一起構成的浮柵稱為FGl ;所述子模塊A3包括一個電晶體MA31，其柵極連在RSB線上，電晶體MA31的源極與電晶體MA23的漏極和電晶體MB23的漏極相連，最後通過一個由SEL信號控制的傳輸門連在REN線上，電晶體MA31的襯底與電晶體MA13的襯底和源極、電晶體MB13的襯底和源極相連，最後接在REN線上，電晶體MA31的漏極作為數據輸出端；模塊B與模塊A的接法完全對稱，其中子模塊B1、B2中的浮柵分別稱為FG2、FG3，電晶體MBll和電晶體MB21的源極、漏極和襯底連在一起，並與Dl線相連。
[0014]根據本實用新型所描述的存儲單元，其中子模塊Al和子模塊A2，子模塊BI和子模塊B2分別構成模塊A和模塊B的子差分結構，模塊A和模塊B組成整個存儲單元的差分結構。採用這種雙差分結構可以有效提高信息存儲的可靠性。
[0015]模塊A中，子模塊Al內的電晶體MA11、MA12、MA13的柵極耦合的電勢疊加後形成浮柵FGO上的電勢。子模塊A2內的浮柵FG1、子模塊BI內的浮柵FG2和子模塊B2內的浮柵FG3上的電勢也由各子模塊相應電晶體的柵極耦合電勢疊加而成。[0016]子模塊A3的電晶體MA31和子模塊B3的電晶體MB31的漏極作為存儲單元的數據輸出端，當對存儲模塊進行讀出操作是輸出數據。
[0017]在本實用新型的實施例中，所採用的電晶體均為常規的PMOS電晶體，所以使得該結構與標準CMOS工藝兼容。其中，電晶體嫩11、嫩21、1^11、1^12的尺寸相同，要大於電晶體MA12、MA22、MB12、MB22的尺寸，具體的大小比例本領域技術人員可根據需要自行設定。因此，電晶體MA11、MA21、MB11、MB12的耦合電容也大於電晶體MA12、MA22、MB12、MB22，其比例根據電晶體尺寸大小的不同而不同。
[0018]根據對存儲單元不同的操作需求，要分別在存儲單元上加不同的電壓組合，下面分別加以說明。
[0019]當存儲信息「O」時，要將電子注入模塊A的浮柵FGO和FG1，同時將模塊B的浮柵FG2和FG3上的電子放掉。此時，各埠電壓分別為D0=10V，Dl=OV, REN=OV, SEL=3.3V,TUN=IOV, RSB=5V。
[0020]對於模塊A來說，在這種情況下，因為電晶體`嫩11和嫩21的尺寸大於電晶體MA12和MA22的尺寸，因此浮柵FGO和浮柵FGl上耦合到的電壓大約是10v。由於這個電壓高於遂穿所需要的最小電壓，電子就會從電晶體MA13和電晶體MA23的源區遂穿到浮柵FGO和浮柵FGl，進而導致電晶體MA13和電晶體MA23的閾值電壓升高，此時我們稱電晶體MA13和電晶體MA23是編程態。隨著浮柵FGO和浮柵FGl上的電子開始積累，電晶體MA13和電晶體MA23兩端的電勢差也開始逐漸降低，直至小於遂穿所需的臨界電壓，模塊A的編程結束。
[0021]對於模塊B來說，因為電晶體MBll和電晶體MB21的尺寸大於電晶體MB12和MB22，因此浮柵FG2和浮柵FG3上面耦合到的電壓大約是0V，這樣在電晶體MB12和電晶體MB22的柵源兩端的電壓，高於臨界遂穿電壓，浮柵FG2和浮柵FG3上的電子就從電晶體MB12和電晶體MB22遂穿出去，進而導致電晶體MB13和電晶體MB23的閾值電壓降低，此時我們稱電晶體MB13和電晶體MB23是擦除態。隨著浮柵FG2和浮柵FG3上失去電子，電勢逐漸上升，電晶體MB12和電晶體MB22兩端的電勢差也開始逐漸降低，直至小於遂穿所需的臨界電壓，模塊A的擦除結束。`
[0022]當模塊A的編程與模塊B的擦除均結束後，數據「O」被存入存儲單元。
[0023]當儲存信息「I」時，要將模塊A的浮柵FGO和FGl上存儲的電子放掉，同時將電子注入模塊B的浮柵FG2和FG3。此時，個埠電壓分別為0=0V，Dl=IOV, REN=OV, SEL=3.3V,TUN=IOV, RSB=5V。
[0024]對於模塊A來說，在這種情況下，因為電晶體MAlI和電晶體MA21的尺寸大於電晶體MA12和MA22，因此浮柵FGO和浮柵FGl上面耦合到的電壓大約是0V，這樣在電晶體MA12和電晶體MA22的柵源兩端的電壓，高於臨界遂穿電壓，浮柵FGO和浮柵FGl上的電子就從電晶體MA12和電晶體MA22遂穿出去，進而導致電晶體MA13和電晶體MA23的閾值電壓降低，此時我們稱電晶體MA13和電晶體MA23是擦除態。隨著浮柵FGO和浮柵FGl上失去電子，電勢逐漸上升，電晶體MA12和電晶體MA22兩端的電勢差也開始逐漸降低，直至小於遂穿所需的臨界電壓，模塊A的擦除結束。
[0025]對於模塊B來說，在這種情況下，因為電晶體1^11和1^21的尺寸大於電晶體MB12和MB22的尺寸，因此浮柵FG2和浮柵FG3上耦合到的電壓大約是10v。由於這個電壓高於遂穿所需要的最小電壓，電子就會從電晶體MB13和電晶體MB23的源區遂穿到浮柵FG2和浮柵FG3，進而導致電晶體MB13和電晶體MB23的閾值電壓升高，此時我們稱電晶體MB13和電晶體MB23是編程態。隨著浮柵FG2和浮柵FG3上的電子開始積累，電晶體MB13和電晶體MB23兩端的電勢差也開始逐漸降低，直至小於遂穿所需的臨界電壓，模塊B的編程結束。
[0026]當模塊A的擦寫與模塊B的編程均結束後，數據「 I 」被存入存儲單元。
[0027]當進行讀取操作時，需要讀取存儲在浮柵上的信息，此時D0=3.3V，Dl=3.3V,REN=3.3V, SEL=OV, TUN=OV, RSB=0V。
[0028]當電晶體MA13和電晶體MA23是編程態，而電晶體MB13和MB23是擦寫態時，浮柵FGO和浮柵FGl上有電子，而浮柵FG2和浮柵FG3上沒電子。此時進行讀取操作，則電晶體MA13和電晶體MA23導通，電晶體MB13和電晶體MB23截止，流過電晶體MA31的電流大於流過電晶體MB31的電流，讀出數據為「O」。
[0029]當電晶體MA13和電晶體MA23是擦寫態，而電晶體MB13和MB23是編程態時，浮柵FGO和浮柵FGl上沒電子，而浮柵FG2和浮柵FG3上有電子此時進行讀取操作，則電晶體MAl3和電晶體MA23截至，而電晶體MB13和電晶體MB23導通，流過電晶體MA31的電流小於流過電晶體MB31的電流讀出數據為「I」。
[0030]與現有技術相比，本實用新型具有以下優點:通過採用普通電晶體作為基本元器件，實現了與標準CMOS工藝的兼容。同時採用雙差分結構提高了信息存儲的可靠性。
[0031]雖然關於示例實施例及其優點已經詳細說明，應當理解在不脫離本實用新型的精神和所附權利要求限定的保護範圍的情況下，可以對這些實施例進行各種變化、替換和修改。對於其他例子，本領域的普通技術人員應當容易理解在保持本實用新型保護範圍內的同時，工藝步驟的次序可以變化。
[0032]此外，本實用新型的應用範圍不局限於說明書中描述的特定實施例的工藝、機構、製造、物質組成、手段、方法及步驟。從本實用新型的公開內容，作為本領域的普通技術人員將容易地理解，對於目前已存在或者以後即將開發出的工藝、機構、製造、物質組成、手段、方法或步驟，其中它們執行與本實用新型描述的對應實施例大體相同的功能或者獲得大體相同的結果，依照本實用新型可以對它們進行應用。因此，本實用新型所附權利要求旨在將這些工藝、機構、製造、物質組成、手段、方法或步驟包含在其保護範圍內。
【權利要求】
1.一種與CMOS工藝兼容的雙差分存儲單元，該單元包括: 兩個完全相同的模塊:第一模塊和第二模塊，其特徵在於，第一模塊和第二模塊分別包括三個子模塊； 第一模塊包括第一子模塊(Al)、第二子模塊(A2)、第三子模塊(A3)、其中第一子模塊(Al)和第二子模塊(A2)完全對稱；第二模塊包括第四子模塊(BI)、第五子模塊(B2)、第六子模塊(B3)，其中第四子模塊(BI)和第五子模塊(B2)完全對稱； 所述第一子模塊(Al)包括第一電晶體(MA11)、第二電晶體(MA12)、第三電晶體(MA13),其中第一電晶體(MAll)的源極、漏極和襯底連在一起，最後接在DO線上，第二電晶體(MA12)的源極、漏極和襯底連在一起，最後接在TUN線上，第三電晶體(MA13)的源極與襯底相連，並與第三子模塊(A3)的第四電晶體(MA31)的襯底相連，最後接在REN線上，第三電晶體(MA13)的漏極與第二子模塊中的第七電晶體(MA23)的源極相連，第一至第三電晶體(MA11、MA12、MA13)的柵極連在一起，構成第一浮柵(FGO)； 所述第二子模塊(A2)包括第五電晶體(MA21)、第六電晶體(MA22)和第七電晶體(MA23),該第五至第七電晶體的連接方式同第一子模塊(Al)中的第一至第三電晶體完全對稱，其中第五至第七電晶體(MA21、MA22、MA23)的柵極連在一起構成第二浮柵(FGl)； 所述第三子模塊(A3)包括第四電晶體(MA31)，其柵極連在RSB線上，第四電晶體(MA31)的源極與第七電晶體(MA23)的漏極的漏極相連，最後通過一個由SEL信號控制的傳輸門連在REN線上，第四電晶體(MA31)的襯底與第三電晶體(MA13)的襯底和源極，最後接在REN線上，第四電晶體(MA31)的漏極作為數據輸出端； 第二模塊(B)與第一模塊(A)同樣包括由七個電晶體構成的三個子模塊，其中構成第二模塊(B)的七個電晶體的連接方式與構成第一模塊(A)的七個電晶體的連接方式相同並且完全對稱，其中第二模塊(B)中與模塊(A)對應地包括第三和第四浮柵(FG2、FG3)。
2.根據權利要求1所述的存儲單元，其中，所述電晶體均為PMOS電晶體。
3.根據權利要求1所述的存儲單元，其中第一模塊(A)中的第一子模塊(Al)和第二子模塊(A2)，以及第二模塊中相應的兩個子模塊(B1、B2)分別構成第一模塊和第二模塊的子差分結構，第一模塊和第二模塊組成整個存儲單元的差分結構。
4.根據權利要求1所述的存儲單元，其中:第一子模塊(Al)的第一至第三電晶體(MA1UMA12.MA13)的柵極耦合的電勢疊加後形成第一浮柵(FGO)上的電勢，第二至第四浮柵(FG1、FG2、FG3)上的電勢也由各子模塊相應電晶體的柵極耦合電勢疊加而成。
5.根據權利要求1所述的存儲單元，其中，第三子模塊(A3)的第四電晶體(MA31)和第二模塊(B)中的對應電晶體(MB31)的漏極作為存儲單元的數據輸出端。
【文檔編號】G11C16/06GK203520883SQ201320631639
【公開日】2014年4月2日 申請日期:2013年10月13日 優先權日:2013年10月13日
【發明者】張登軍 申請人:廣東博觀科技有限公司