P型otp器件及其製造方法
2023-05-13 22:08:06 3
專利名稱：P型otp器件及其製造方法
技術領域：
本發明涉及半導體集成電路製造領域，特別是涉及一種P型OTP器件，本發明還涉 及該P型OTP器件的製造方法。
背景技術：
現有P型OTP器件是由兩個PMOS電晶體串聯形成的一次性可編程器件，第一個 PMOS電晶體作為選通電晶體，在N型阱中用P型擴散區形成該第一個PMOS電晶體的源極和 漏極，所述第一個PMOS電晶體柵極作為整個器件的字線，所述第一個PMOS電晶體源極作為 整個器件的源極；第二個PMOS電晶體作為所述OTP器件的存儲單元，所述第二個PMOS晶體 管柵極浮空，在N型阱中用P型擴散區形成所述第二個PMOS電晶體的源極和漏極，所述第 二個PMOS電晶體的漏極作為整個器件的位線，所述第二個PMOS電晶體的源極與所述PMOS 第一個電晶體的漏極共用一個P型擴散區。現有P型OTP器件與邏輯工藝完全兼容，不需 要增加任何的額外的光罩，所以被廣泛的使用。但是組成P型OTP器件的兩個PMOS電晶體 的源漏極與柵極的耦合電容較小，導致該器件的編程效率較低，即該器件在編程前後可區 分的電流範圍很小。現有的解決方法通常是讀取電流時，在N型阱上加電壓，以增加編程前 後可區分的電流範圍。這將消耗大量的OTP外圍電路的面積。雖然P型OTP器件的每個單 元面積很小，但較多的外圍電路將該類器件的應用限制在需要高密度容量的應用場合下。
發明內容
本發明所要解決的技術問題是提供一種P型OTP器件，能使所述P型OTP器件編 程性能得到大幅的提高，並能提高編程完之後整個器件的導通電流，增加了器件在編程前 後可區分的電流範圍，還能減少實現OTP功能的外圍電路的面積；為此，本發明還提供一種 該P型OTP器件的製造方法。為解決上述技術問題，本發明提供的P型OTP器件，由兩個PMOS電晶體串聯形成 的一次性可編程器件單體結構，第一個PMOS電晶體作為選通電晶體，在N型阱中用P型擴 散區形成該第一個PMOS電晶體的源極和漏極，所述第一個PMOS電晶體柵極作為整個器件 的字線，所述第一個PMOS電晶體源極作為整個器件的源極；第二個PMOS電晶體作為所述 OTP器件的存儲單元，所述第二個PMOS電晶體柵極浮空，在N型阱中用P型擴散區形成所述 第二個PMOS電晶體的源極和漏極，所述第二個PMOS電晶體的漏極作為整個器件的位線，所 述第二個PMOS電晶體的源極與所述PMOS第一個電晶體的漏極共用一個P型擴散區；在所 述第二個PMOS電晶體的源極包括一由P型雜質離子注入形成的所述第二個PMOS電晶體的 源極與所述第二個PMOS電晶體的浮柵的耦合區域，用以增加所述第二個PMOS電晶體的源 極與浮柵之間的耦合電容，所述P型離子注入形成的耦合區域的寬度比沒有進行所述P型 離子注入的PMOS電晶體在邏輯工藝中生成的源極與柵極、漏極與柵極的耦合區域的寬度 大。本發明的P型OTP器件的製造方法，包括如下步驟
步驟一、在矽襯底上形成有效隔離的N型阱區和場區，在所述阱區上方形成柵介 質層，在介質層上形成多晶矽；步驟二、刻蝕多晶矽，形成第一個PMOS電晶體和第二個PMOS電晶體的柵極，定義 出第一個PMOS電晶體和第二個PMOS電晶體的源區和漏區，並使所述第一個PMOS電晶體的 漏區和第二個PMOS電晶體的源區為同一有源區；步驟三、利用光刻工藝，在所述第二個PMOS電晶體的源區中形成一光刻膠窗口， 利用光刻膠做阻擋層進行P型雜質離子注入，去除光刻膠並退火激活形成所述第二個PMOS 電晶體的源極與所述第二個PMOS電晶體的浮柵的耦合區域；步驟四、以多晶矽柵為阻擋層進行所述第一個和第二個PMOS電晶體P型輕摻雜離 子注入、多晶矽柵側壁生長、利用所述多晶矽柵及側壁為阻擋層進行所述第一個和第二個 PMOS電晶體P型重摻雜離子注入，並退火激活，形成所述第一個和第二個PMOS電晶體源極 和漏極，在所述第一個PMOS電晶體源極和柵極、所述第二個PMOS電晶體的漏極做電極引 出，所述第二個PMOS電晶體的柵極浮置。本發明能使所述P型OTP器件的第二個PMOS電晶體的源極和柵極耦合電容增加， 使所述P型OTP器件編程性能得到大幅的提高，並能提高編程完之後整個器件的導通電流， 增加了器件在編程前後可區分的電流範圍，還能減少實現OTP功能的外圍電路的面積。
下面結合附圖和具體實施方式
對本發明作進一步詳細的說明圖1是本發明P型OTP器件結構示意圖；圖2是PMOS電晶體熱電子注入電流和柵源電壓差的關係曲線；圖3是為本發明P型OTP器件的製造方法的流程圖；圖4是現有P型OTP器件編程前後的工作曲線；圖5是本發明P型OTP器件編程前後的工作曲線。
具體實施例方式如圖1所示，為本發明的P型OTP器件結構示意圖，由PMOS電晶體11和PMOS晶 體管12串聯形成的一次性可編程器件。其中第一個PMOS電晶體11作為選通電晶體，在N 型阱15中用P型擴散區形成所述第一個PMOS電晶體11的源極191和漏極192，其柵極13 作為整個器件的字線，所述源極191作為整個器件的源極。第二個PMOS電晶體12作為該 器件的存儲單元，其柵極16浮空，在N型阱15中用P型擴散區形成所述第二個PMOS晶體 管12的源極192和漏極193，所述漏極193作為整個器件的位線。所述第二個PMOS晶體 管12的源極與所述第一個PMOS電晶體11的漏極共用一個P性擴散區192，這樣可以有效 的節省OTP器件的面積，同時避免了 latch up產生的可能。所述第二個PMOS電晶體12的 源極192還包括一由P型雜質離子注入形成的所述第二個PMOS電晶體12的源極192與所 述第二個PMOS電晶體12的浮柵16的耦合區域18，用以增加所述第二個PMOS電晶體的源 極與浮柵之間的耦合電容，所述P型離子注入形成的耦合區域18的寬度比沒有進行所述P 型離子注入的PMOS電晶體在邏輯工藝中生成的源極與柵極、漏極與柵極的耦合區域19也 即為PMOS電晶體P型輕摻雜區域19的寬度大30納米到60納米。所述P型離子注入形成的耦合區域18深度、濃度和PMOS電晶體P型輕摻雜區域19的深度、濃度相同，所述P型離 子注入的角度為7度到60度之間。所述P型離子注入形成的耦合區域18的寬度、濃度、深 度的實際值選擇方法為保證所述第二個PMOS電晶體12的源極192與浮柵16之間的耦合 電容大小滿足使所述第二個PMOS電晶體12在編程時達到最佳熱電子注入條件。所述P型 OTP器件的編程原理為所述第二個PMOS電晶體12在編程狀態下通過其源極192與浮柵 16之間的耦合電容將源極192的電壓耦合到其浮柵16上，而所述源極192上的電壓是從 第一個PMOS電晶體11的源極191上傳到過來，第一個PMOS電晶體11在編程過程中處於 導通狀態。經過合理的計算，可以使第二個PMOS電晶體12在編程狀態下處於PMOS電晶體 熱電子注入最佳電壓條件下，從而有大量的熱電子注入到浮柵16上，改變了第二個PMOS晶 體管12的閾值電壓，進而改變OTP器件在編程前後的電流，完成OTP器件的功能。PMOS晶 體管熱電子注入(CHE)區別於NMOS電晶體，發生在電晶體多晶矽至襯底縱向電場較小的情 況下(可以參考Matsuoka, F. et al. "Analysis of Hot-Carrier-Induced Degradation Mode onpMOSFET'sIEEE Transactions on Electron Devices,Vol 37,No. 6,June 1990, pages 1487-1495.)。如圖2所示，為PMOS電晶體熱電子注入電流和柵源電壓差的關係曲 線，由注入電子所形成的注入電流有一定的峰值分布，其峰值分布在柵極與源極的電壓差 為-1. 2V -0. 8V, OTP的編程效率直接依賴於產生的熱電子數量與能量，即在最佳熱電子 注入條件OTP的編程效率最高。本發明通過調節所述P型離子注入形成的耦合區域18的 寬度、濃度、深度，從而調節所述第二個PMOS電晶體12的源極192與浮柵16之間的耦合電 容大小，當該耦合電容使所述第二個PMOS電晶體12的源極192與浮柵16間的耦合電壓差 為IV左右時，所述第二個PMOS電晶體12在編程時達到最佳熱電子注入，能使本發明的P 型OTP器件編程效率最高。如圖3所示，為本發明的P型OTP器件的製造方法的流程圖，包括如下步驟步驟一、在矽襯底10上形成有效隔離的N型阱15和場區，在所述阱15上方形成 柵介質層，在介質層上形成多晶矽。步驟二、刻蝕多晶矽，形成第一個PMOS電晶體柵極13和第二個PMOS電晶體的 柵極16，定義出第一個PMOS電晶體和第二個PMOS電晶體的源區和漏區，並使所述第一個 PMOS電晶體的漏區和第二個PMOS電晶體的源區為同一有源區。步驟三、利用光刻工藝，在所述第二個PMOS電晶體的源區中形成一光刻膠窗口， 利用光刻膠做阻擋層進行P型雜質離子注入，去除光刻膠並退火激活形成所述第二個PMOS 電晶體的源極192與所述第二個PMOS電晶體的浮柵16的耦合區域18 ；耦合區域18比沒 有進行所述P型雜質離子注入的PMOS電晶體在邏輯工藝中生成的源極與柵極、漏極與柵極 的耦合區域也即P型輕摻雜區19的寬度大30納米到60納米；所述P型雜質離子注入的注 入角度為7度到60度，注入的能量和劑量和P型輕摻雜離子注入相同；注入的角度、能量和 劑量具體工藝參數以保證所述第二個PMOS電晶體的源極與浮柵之間的耦合電容大小滿足 使所述第二個PMOS電晶體在編程時達到最佳熱電子注入條件為準。步驟四、以多晶矽柵為阻擋層進行所述第一個和第二個PMOS電晶體P型輕摻雜離 子注入形成P型輕摻雜區19、多晶矽柵側壁17生長、利用所述多晶矽柵及側壁17為阻擋層 進行所述第一個和第二個PMOS電晶體P型重摻雜離子注入，並退火激活，形成所述第一個 PMOS電晶體的源極191和漏極192和第二個PMOS電晶體源極192和漏極193，在所述第一個PMOS電晶體源極191和柵極13、所述第二個PMOS電晶體的漏極193做電極引出，所述第 二個PMOS電晶體的柵極16浮置並去除柵極16上的金屬矽化物14。現有P型OTP器件通常在讀的狀態下要在襯底上加比源端高的電壓，如圖4所示 為2V。而且這個襯底電壓過高會引起讀取電流過低，讀取電路無法讀取編程完的OTP單元 的電流；襯底電壓過低，則編程前的OTP單元初始電流過大，也無法區分OTP單元的狀態。 所以通常要很複雜的外圍讀取電路來實現同時提供兩個精確的電壓給襯底和源端，這同時 會消耗很大的晶片面積。使用本文所介紹的技術，可以使襯底上不需要任何額外的電壓，如 圖6所示；這要整個OTP控制/讀取電路設計時只需提供一個精確電壓，大大的減小整個芯 片的面積。使得這類OTP器件的應用範圍拓展到低密度容量的應用下。以上通過具體實施例對本發明進行了詳細的說明，但這些並非構成對本發明的限 制。在不脫離本發明原理的情況下，本領域的技術人員還可做出許多變形和改進，這些也應 視為本發明的保護範圍。
權利要求
1.一種P型OTP器件，由兩個PMOS電晶體串聯形成的一次性可編程器件，第一個PMOS 電晶體作為選通電晶體，在N型阱中用P型擴散區形成該第一個PMOS電晶體的源極和漏 極，所述第一個PMOS電晶體柵極作為整個器件的字線，所述第一個PMOS電晶體源極作為整 個器件的源極；第二個PMOS電晶體作為所述OTP器件的存儲單元，所述第二個PMOS電晶體 柵極浮空，在N型阱中用P型擴散區形成所述第二個PMOS電晶體的源極和漏極，所述第二 個PMOS電晶體的漏極作為整個器件的位線，所述第二個PMOS電晶體的源極與所述PMOS第 一個電晶體的漏極共用一個P型擴散區；其特徵在於在所述第二個PMOS電晶體的源極包 括一由P型雜質離子注入形成的所述第二個PMOS電晶體的源極與所述第二個PMOS電晶體 的浮柵的耦合區域，所述P型離子注入形成的耦合區域的寬度大於沒有進行所述P型離子 注入的PMOS電晶體在邏輯工藝中生成的源極與柵極、漏極與柵極的耦合區域的寬度。
2.如權利要求1所述的P型OTP器件，其特徵在於所述P型離子注入形成的耦合區 域的寬度比沒有進行所述P型離子注入時的PMOS電晶體在邏輯工藝中生成的源極與柵極、 漏極與柵極的耦合區域的寬度大30納米到60納米。
3.如權利要求1所述的P型OTP器件，其特徵在於所述P型離子注入形成的耦合區 域深度、濃度和PMOS電晶體P型輕摻雜區域的深度、濃度相同，所述P型離子注入的角度為 7度到60度之間。
4.如權利要求1或2或3所述的P型OTP器件，其特徵在於所述P型離子注入形成 的耦合區域的寬度、濃度、深度的實際值選擇方法為保證所述第二個PMOS電晶體的源極與 浮柵之間的耦合電容大小滿足使所述第二個PMOS電晶體在編程時達到最佳熱電子注入條 件。
5.如權利要求4所述的P型OTP器件，其特徵在於所述第二個PMOS電晶體在編程時 達到最佳熱電子注入條件為所述第二個PMOS電晶體的柵極耦合電壓小於所述第二個PMOS 電晶體的源極電壓0. 8V 1. 2V。
6.一種如權利1所述的P型OTP器件的製造方法，其特徵在於，包括如下步驟步驟一、在矽襯底上形成有效隔離的N型阱區和場區，在所述阱區上方形成柵介質層，在介質層上形成多晶矽；步驟二、刻蝕多晶矽，形成第一個PMOS電晶體和第二個PMOS電晶體的柵極，定義出第 一個PMOS電晶體和第二個PMOS電晶體的源區和漏區，並使所述第一個PMOS電晶體的漏區 和第二個PMOS電晶體的源區為同一有源區；步驟三、利用光刻工藝，在所述第二個PMOS電晶體的源區中形成一光刻膠窗口，利用 光刻膠做阻擋層進行P型雜質離子注入，去除光刻膠並退火激活形成所述第二個PMOS晶體 管的源極與所述第二個PMOS電晶體的浮柵的耦合區域；步驟四、以多晶矽柵為阻擋層進行所述第一個和第二個PMOS電晶體P型輕摻雜離子注 入、多晶矽柵側壁生長、利用所述多晶矽柵及側壁為阻擋層進行所述第一個和第二個PMOS 電晶體P型重摻雜離子注入，並退火激活，形成所述第一個和第二個PMOS電晶體源極和漏 極，在所述第一個PMOS電晶體源極和柵極、所述第二個PMOS電晶體的漏極做電極引出，所 述第二個PMOS電晶體的柵極浮置。
7.如權利6所述的P型OTP器件的製造方法，其特徵在於步驟三中所述P型雜質離 子注入形成的耦合區域比沒有進行所述P型雜質離子注入的PMOS電晶體在邏輯工藝中生成的源極與柵極、漏極與柵極的耦合區域的寬度大30納米到60納米。
8.如權利6所述的P型OTP器件的製造方法，其特徵在於步驟三中所述P型雜質離 子注入的注入角度為7度到60度，注入的能量和劑量和步驟四中所述P型輕摻雜離子注入 相同。
9.如權利6或7或8所述的P型OTP器件的製造方法，其特徵在於注入的角度、能量 和劑量具體工藝參數以保證所述第二個PMOS電晶體的源極與浮柵之間的耦合電容大小滿 足使所述第二個PMOS電晶體在編程時達到最佳熱電子注入條件為準。
全文摘要
本發明公開了一種P型OTP器件，由兩個PMOS電晶體串聯形成的一次性可編程器件，第一個PMOS電晶體作為選通電晶體，第二個PMOS電晶體作為存儲單元且其柵極浮空。在第二個PMOS電晶體的源極包括一由P型雜質離子注入形成源極和浮柵的耦合區域，用以增加第二個PMOS電晶體的源柵間的耦合電容。本發明還公開了一種所述P型OTP器件的製造方法，是在多晶矽刻蝕完成後，在第二個PMOS電晶體的源區進行P型雜質離子注入形成一源柵的耦合區域。本發明能使P型OTP器件編程性能得到大幅提高，並能提高編程完之後整個器件的導通電流，增加了器件在編程前後可區分的電流範圍；還能減少實現OTP功能的外圍電路的面積。
文檔編號H01L21/8247GK102104045SQ20091020196
公開日2011年6月22日 申請日期2009年12月18日 優先權日2009年12月18日
發明者仲志華 申請人:上海華虹Nec電子有限公司