半導體器件的製備方法與流程
2023-05-16 03:01:46

本發明涉及半導體工藝領域,尤其涉及一種半導體器件的製備方法。
背景技術:
半導體器件是工業製作中的常用器件,在半導體器件的柵極上需要形成金屬矽化物來降低柵極的電阻。
現有技術中提供的半導體器件的製備方法為:在半導體矽基底的表面上依次形成柵氧化層、低阻化多晶矽層和氮化矽層之後,形成半導體器件的柵極,再形成半導體器件的體區、源區等,在去除了氮化矽層之後,在低阻化多晶矽層的表面上形成金屬矽化物層以形成半導體器件。
然而現有技術中,在形成半導體器件的過程中,一旦低阻化多晶矽層暴露在空氣中,會在低阻化多晶矽層的表面上生成一層自然氧化層,從而在金屬矽化物層的形成過程中,自然氧化層會阻擋金屬與多晶矽的反應,使得製得的金屬矽化物層較薄,無法很好的降低半導體器件的柵極的電阻。
技術實現要素:
本發明提供一種半導體器件的製備方法,用以解決現有技術中的在形成半導體器件的過程中,一旦低阻化多晶矽層暴露在空氣中,會在低阻化多晶矽層的表面上生成一層自然氧化層,從而在金屬矽化物層的形成過程中,自然氧化層會阻擋金屬與多晶矽的反應,使得製得的金屬矽化物層較薄,無法很好的降低半導體器件的柵極的電阻的問題。
本發明提供一種半導體器件的製備方法,包括:
在半導體矽基底的表面上形成柵氧化層後,在所述柵氧化層的表面上形成低阻化多晶矽層;
在所述低阻化多晶矽層的表面上沉積氮化矽,形成氮化矽層;
對所述柵氧化層、所述低阻化多晶矽層和所述氮化矽層進行光刻和刻蝕, 形成所述半導體器件的柵極,所述柵極為刻蝕後的低阻化多晶矽層;
形成所述半導體器件的體區、漂移區、源區、漏區以及P+區;
在所述矽基底的表面和所述低阻化多晶矽層的側面上形成薄氧化層;
採用熱磷酸溶液,去除所述氮化矽層;
利用氫氟酸溶液,去除所述低阻化多晶矽層表面上形成的第一自然氧化層;
在所述低阻化多晶矽層的表面上形成金屬矽化物層。
本發明的技術效果是:在半導體矽基底的表面上依次形成了柵氧化層、低阻化多晶矽層和氮化矽層之後,對柵氧化層、低阻化多晶矽層和氮化矽層進行光刻和刻蝕,形成半導體器件的柵極;再形成半導體器件的體區、漂移區、源區、漏區以及P+區;形成薄氧化層,去除氮化矽層之後,利用氫氟酸溶液,去除低阻化多晶矽層表面上形成的第一自然氧化層,再在低阻化多晶矽層的表面上形成金屬矽化物層。實現了去除了低阻化多晶矽層表面由於暴露在空氣中而形成的自然氧化層,防止自然氧化層阻擋金屬與多晶矽反應,可以製得合適厚度的金屬矽化物層,有效的降低了半導體器件的柵極的電阻。
附圖說明
圖1為本發明實施例一提供的半導體器件的製備方法的流程示意圖;
圖2為本發明實施例一的步驟101執行過程中半導體器件的剖面結構示意圖;
圖3為本發明實施例一的步驟102執行過程中半導體器件的剖面結構示意圖;
圖4為本發明實施例一的步驟103執行過程中半導體器件的剖面結構示意圖;
圖5為本發明實施例一的步驟104執行過程中半導體器件的剖面結構示意圖;
圖6為本發明實施例一的步驟105執行過程中半導體器件的剖面結構示意圖;
圖7為本發明實施例一的步驟106執行過程中半導體器件的剖面結構示意圖;
圖8為本發明實施例一的步驟107執行過程中半導體器件的剖面結構示意圖;
圖9為本發明實施例一的步驟108執行過程中半導體器件的剖面結構示意圖;
圖10為本發明實施例一的步驟101執行過程中半導體器件的另一剖面結構示意圖。
附圖標記:
11-矽基底 12-柵氧化層 13-低阻化多晶矽層 14-氮化矽層
15-體區 16-漂移區 17-源區 18-漏區
19-P+區 20-薄氧化層 21-第一自然氧化層 22-金屬矽化物層23-第二自然氧化層
具體實施方式
為使本發明實施例的目的、技術方案和優點更加清楚,下面將結合本發明實施例中的附圖,對本發明實施例中的技術方案進行清楚、完整地描述,顯然,所描述的實施例是本發明一部分實施例,而不是全部的實施例。基於本發明中的實施例,本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例,都屬於本發明保護的範圍。
圖1為本發明實施例一提供的半導體器件的製備方法的流程示意圖,為了對本實施例中的方法進行清楚系統的描述,如圖1所示,方法包括:
步驟101、在半導體矽基底的表面上形成柵氧化層後,在柵氧化層的表面上形成低阻化多晶矽層。
在本實施例中,具體的,圖2為本發明實施例一的步驟101執行過程中半導體器件的剖面結構示意圖,如圖2所示,半導體矽基底用標號11表示,半導體矽基底11包括襯底和設置在襯底表面上的外延層,外延層為一層或多層半導體薄膜;柵氧化層用標號12表示,低阻化多晶矽層用標號13表示。
其中,半導體矽基底11可以為半導體元素,例如單晶矽、多晶矽或非晶結構的矽或矽鍺(SiGe),也可以為混合的半導體結構,例如碳化矽、銻化銦、碲化鉛、砷化銦、磷化銦、砷化鎵或銻化鎵、合金半導體或其組合。本實施例在此不對其進行限制。
在反應爐中通入氧氣,在高溫下,半導體矽基底11的表面上形成柵氧化層12。
然後,採用低壓化學氣相沉積方法,在反應爐中通入矽烷(SiH4)氣體,矽烷氣體在高溫下分解成多晶矽,多晶矽沉積在柵氧化層12的表面,從而在柵氧化層12的表面上形成多晶矽層。
對多晶矽層中進行多晶矽低阻化處理,以降低多晶矽層的電阻,可以向多晶矽層中注入N型離子,或者可以向多晶矽層中摻雜三氯氧磷氣體,從而多晶矽層成為低阻化多晶矽層13。本實施例中,對於多晶矽低阻化處理的方式,不做限定。
步驟102、在低阻化多晶矽層的表面上沉積氮化矽,形成氮化矽層。
在本實施例中,具體的,圖3為本發明實施例一的步驟102執行過程中半導體器件的剖面結構示意圖,如圖3所示,氮化矽層用標號14表示。
採用低壓化學氣相沉積方法,在反應爐中通入二氯矽烷(SiH2Cl2)和氨氣(NH3)氣體,在高溫下,兩種氣體發生化學反應,生成氮化矽,氮化矽沉積在低阻化多晶矽層13的表面上,形成氮化矽層14。
其中,氮化矽層14的厚度為200埃~500埃之間。
步驟103、對柵氧化層、低阻化多晶矽層和氮化矽層進行光刻和刻蝕,形成半導體器件的柵極,柵極為刻蝕後的低阻化多晶矽層。
在本實施例中,具體的,圖4為本發明實施例一的步驟103執行過程中半導體器件的剖面結構示意圖,如圖4所示,對柵氧化層12、低阻化多晶矽層13和氮化矽層14進行光刻,然後再進行刻蝕,其中,刻蝕的方式可以包括但不限於反應離子刻蝕(Reactive-Ion Etching,簡稱RIE)和感應耦合等離子體刻蝕(Inductively Coupled Plasma,簡稱ICP),從而刻蝕後的低阻化多晶矽層13成為半導體器件的柵極。
步驟104、形成半導體器件的體區、漂移區、源區、漏區以及P+區。
在本實施例中,具體的,圖5為本發明實施例一的步驟104執行過程中半導體器件的剖面結構示意圖,如圖5所示,體區用標號15表示,漂移區用標號16表示,源區用標號17表示,漏區用標號18表示,P+區用標號19表示。
向矽基底11中注入離子後再進行離子驅入,形成體區15;同時向矽基 底11中注入其他離子,形成漂移區16,源區17,漏區18,P+區19。
步驟105、在矽基底的表面和低阻化多晶矽層的側面上形成薄氧化層。
在本實施例中,具體的,圖6為本發明實施例一的步驟105執行過程中半導體器件的剖面結構示意圖,如圖6所示,薄氧化層用標號20表示。
其中,步驟105的具體過程為:對矽基底11進行熱氧化處理,在矽基底11的表面、低阻化多晶矽層13的側面、以及氮化矽層14的表面上形成薄氧化層20;去除氮化矽層表面上的薄氧化層20。
在反應爐中在高溫下通入氧氣,對矽基底11進行熱氧化處理,在矽基底11的表面以及低阻化多晶矽層13的側面上形成薄氧化層20;同時氮化矽層14會與氧氣發生反應,在氮化矽層14的表面上形成薄氧化層20。
然後,去除氮化矽層14表面上的薄氧化層20。由於在對矽基底11進行熱氧化處理的過程中,矽基底11的表面以及低阻化多晶矽層13的側面上的薄氧化層20的厚度,遠遠大於氮化矽層14的表面上的氧化層;所以去除氮化矽層14表面上的氧化層的時候,薄氧化層20的損失量很小,不會對後續的過程產生影響。
其中,薄氧化層20的厚度為250埃~450埃。
傳統工藝中,此步驟的薄氧化層厚度在200~400埃左右,本申請中薄氧化層厚度比傳統工藝中略厚50埃,以保證最終留在半導體器件上的薄氧化層的厚度適合後續步驟的處理。
步驟106、採用熱磷酸溶液,去除氮化矽層。
在本實施例中,具體的,圖7為本發明實施例一的步驟106執行過程中半導體器件的剖面結構示意圖,如圖7所示,第一自然氧化層用標號21表示。
採用170攝氏度熱磷酸溶液去除氮化矽層14,由於熱磷酸溶液的特性是只會和氮化矽發生反應,而不會和薄氧化層20發生反應,所以此步驟並不會對薄氧化層20有腐蝕作用。
同時,熱磷酸溶液會和低阻化多晶矽層13表面的矽原子發生非常細微的化學反應,在低阻化多晶矽層13表面生成一層非常薄的第一自然氧化層21。
其中,第一自然氧化層21的厚度為20埃~30埃。
步驟107、利用氫氟酸溶液,去除低阻化多晶矽層表面上形成的第一自然氧化層。
在本實施例中,具體的,圖8為本發明實施例一的步驟107執行過程中半導體器件的剖面結構示意圖,如圖8所示。
其中,步驟107的具體過程為:採用濃度範圍為1%~5%的氫氟酸溶液,在第一預設時間內,去除低阻化多晶矽層13表面上形成的第一自然氧化層21;
採用氫氟酸濃度範圍為1%~5%的氫氟酸溶液,在第一預設時間30秒~50秒內,清洗掉第一自然氧化層21,以清洗掉30~50埃的氧化層為宜。在這個過程中,在矽基底11的表面和低阻化多晶矽層13的側面上的薄氧化層20也會被氫氟酸溶液腐蝕掉一部分,但是由於在步驟105中生長的薄氧化層20已經較厚,所以薄氧化層20被氫氟酸溶液腐蝕掉的量很小,從而薄氧化層20依舊可以很好的保護矽基底11的表面上的矽,進而不會對後續步驟產生影響,也不會對半導體器件的性能產生影響。
步驟108、在低阻化多晶矽層的表面上形成金屬矽化物層。
在本實施例中,具體的,圖9為本發明實施例一的步驟108執行過程中半導體器件的剖面結構示意圖,如圖9所示,金屬矽化物層用標號22表示。
其中,步驟108的具體過程為:在整個器件表面上沉積金屬層;利用惰性氣體作為保護氣體,對矽基底11進行高溫退火處理,以通過低阻化多晶矽層13和位於低阻化多晶矽層13表面上的金屬層反應形成金屬矽化物;去除未與低阻化多晶矽層13反應的金屬層之後,對矽基底11進行高溫退火處理。
首先採用物理氣相沉積(Physical Vapor Deposition,簡稱PVD)方法,用氬原子轟擊金屬,使得金屬沉積在整個半導體器件的表面,在整個半導體器件的表面上形成金屬層。
以惰性氣體氮氣作為保護氣體,在高溫下對矽基底11進行快速退火處理,低阻化多晶矽層13與金屬層發生反應,形成49相的金屬矽化物層22;同時,在矽基底11的表面以及低阻化多晶矽層13的側面上的金屬層因為有薄氧化層20的保護,金屬不會和矽發生反應,同時金屬也不會和薄氧化層20發生反應,從而沉積在矽基底11的表面以及低阻化多晶矽層13的側面上的金屬層不會成為金屬矽化物。
可以利用硫酸和雙氧水的混合溶液,或者氨水和雙氧水的混合溶液,去除未與低阻化多晶矽層13反應的金屬層,本實施例對於去除未與低阻化多晶 矽層13反應的金屬層的方式不做限定。
然後,再對矽基底11進行一次高溫退火處理,使得低阻化多晶矽層13上49相的金屬矽化物層22,轉化為54相的金屬矽化物22。
其中,金屬層中的金屬是以下的任意一種:鈦金屬、鈷金屬和鎳金屬。
本實施例通過在半導體矽基底11的表面上依次形成了柵氧化層12、低阻化多晶矽層13和氮化矽層14之後,對柵氧化層12、低阻化多晶矽層13和氮化矽層14進行光刻和刻蝕,形成半導體器件的柵極;再形成半導體器件的體區15、漂移區16、源區17、漏區18以及P+區19;形成薄氧化層20,去除氮化矽層14之後,利用氫氟酸溶液,去除低阻化多晶矽層13表面上形成的第一自然氧化層21,再在低阻化多晶矽層13的表面上形成金屬矽化物層22。從而得到了半導體器件,由於在去除了氮化矽層14之後,低阻化多晶矽層13的表面暴露在了空氣中,在低阻化多晶矽層13的表面上會生成一層第一自然氧化層21,由於在金屬矽化物層22的形成過程中,第一自然氧化層21會阻擋金屬與多晶矽的反應,使得製得的金屬矽化物層22較薄,從而在形成金屬矽化物層22之前,先去除低阻化多晶矽層13表面上形成的第一自然氧化層21,可以使得金屬充分的與多晶矽發生反應,可以製得合適厚度的金屬矽化物層22,可以有效的降低了半導體器件的柵極的電阻。
進一步的,在上述實施例的基礎上,在步驟101之後,還包括:
利用氫氟酸溶液,去除低阻化多晶矽層表面上形成的第二自然氧化層。
在本實施方式中,具體的,圖10為本發明實施例一的步驟101執行過程中半導體器件的另一剖面結構示意圖,如圖10所示,第二自然氧化層用標號23表示。
由於在形成低阻化多晶矽層13之後,低阻化多晶矽層13中矽會與空氣中的氧氣反應,在低阻化多晶矽層13的表面上會生成一層第二自然氧化層23,其中,第二自然氧化層23的厚度為10埃~20埃。在步驟108中第二自然氧化層23會阻擋金屬與多晶矽的反應,所以需要將第二自然氧化層23去除掉。
其中,去除第二自然氧化層23的具體過程為:採用濃度範圍為1%~5%的氫氟酸溶液,在第二預設時間內,去除低阻化多晶矽層13表面上形成的第二自然氧化層23;其中,第二預設時間的範圍為20秒~40秒。
利用氫氟酸濃度範圍為1%~5%的氫氟酸溶液,在20秒~40秒之間,去除掉第二自然氧化層23,以去除掉20埃~40埃的氧化層為宜。
本實施方式通過在形成低阻化多晶矽層13之後,立即去除此時低阻化多晶矽層13的表面進行氧化反應生成的一層第二自然氧化層23。從而防止了在後續步驟中第二自然氧化層23會阻擋金屬與多晶矽的反應,可以使得金屬充分的與多晶矽發生反應,可以製得合適厚度的金屬矽化物層22,可以有效的降低了半導體器件的柵極的電阻。
最後應說明的是:以上實施例僅用以說明本發明的技術方案,而非對其限制;儘管參照前述實施例對本發明進行了詳細的說明,本領域的普通技術人員應當理解:其依然可以對前述各實施例所記載的技術方案進行修改,或者對其中部分技術特徵進行等同替換;而這些修改或者替換,並不使相應技術方案的本質脫離本發明各實施例技術方案的精神和範圍。