成像裝置、電子設備以及製造成像裝置的方法
2023-05-16 15:47:46
成像裝置、電子設備以及製造成像裝置的方法
【專利摘要】成像裝置包括：光電二極體，構造為執行光電轉換並且根據光接收量產生電荷；浮置擴散部，構造為累積光電二極體中產生的電荷；讀取電路，構造為輸出像素信號，該像素信號具有根據浮置擴散部中累積電荷水平的電壓，該讀取電路包括一個或多個電晶體，其中每個電晶體的柵極電連接至用於選擇像素的配線；以及絕緣部，延伸至浮置擴散部的部分或整個底面中、一個或多個電晶體中源漏區域的部分或整個底面中或者同時延伸至這兩者中。光電二極體、浮置擴散部、讀取電路以及絕緣部設置在半導體層中。
【專利說明】成像裝置、電子設備以及製造成像裝置的方法
【技術領域】
[0001]本技術方案涉及成像裝置、包括該成像裝置的電子設備以及成像裝置的製造方法。
【背景技術】
[0002]諸如CMOS (互補金屬氧化物半導體)圖像傳感器或者CCD (電荷耦合器件)的成像裝置廣泛應用於例如數位照相機、數碼攝像機等中。此類成像裝置的每個像素例如可以包括光電二極體以及將由光電二極體獲得的光電轉換信號讀出至外部的信號讀取電路。該信號讀取電路例如可以包括轉移電晶體、放大電晶體、復位電晶體、選擇電晶體等(例如，見日本未審查專利申請公開N0.2008-91788 (JP2008-91788A))。一些情況下，多個光電二極體可以共享這些電晶體。
[0003]為達到與已有的具有超高靈敏度的圖像傳感器相同的低照度特性，所希望的是，減少信號讀取電路中的電容並提高成像裝置的轉換效率。在現有技術中，例如，降低與FD(浮置擴散)部接觸的阱層的P型雜質濃度或者FD部的η型雜質濃度以抑制ρ-η結電容(例如，見JP2008-91788A和日本未審查專利申請公開N0.2008-218756 (JP2008-218756A))。此外，例如，在FD部的兩側同時設置絕緣膜以抑制ρ-η結電容(例如，見日本未審查專利申請公開N0.2012-119492 (JP2012-119492Α))。
【發明內容】
[0004]在JP2008-91788A和JP2008-218756A公開的方法中，減少雜質濃度以增加耗盡區，並且從而抑制Ρ-η結電容。因此，相應於耗盡區的增加而限制了布局的自由度。JP2008-91788A中公開的方法可導致像素間的器件隔離性能減弱。JP2012-119492A中公開的方法僅在FD部兩側抑制ρ-η結電容。JP2008-91788A、JP2008-218756A和JP2012-119492A中公開的方法可能還存在抑制在FD部底面的p-η結電容的空間。
[0005]信號讀取電路中，ρ-η結電容還存在於一個或多個電晶體的源漏區域中，其中該電晶體的每一個的柵極電連接至用於選擇像素的配線。當在源漏區域中的ρ-η結電容較大時，會產生配線延遲。因此，希望抑制源漏區域中的Ρ-η結電容。可採用相似於上述方法的方法以抑制源漏區域中的Ρ-η結電容。但是，在採用上述任一種方法的情況下，可能存在抑制在源漏區域底面的Ρ-η結電容的空間。
[0006]希望提供一種可以有效抑制在FD部底面的ρ-η結電容以及在源漏區域中的ρ_η結電容之一或者兩者的成像裝置。同時也希望提供包括該成像裝置的電子設備以及製造該成像裝置的方法。
[0007]根據本技術方案的實施例，提供了一種成像裝置，其包括:光電二極體，構造為執行光電轉換並且根據光接收量產生電荷；浮置擴散部，構造為累積光電二極體中產生的電荷；讀取電路，配置為輸出像素信號，該像素信號具有根據浮置擴散部中累積電荷的水平的電壓，該讀取電路包括一個或多個電晶體，其中每個電晶體的柵極電均連接至用於選擇像素的配線；以及絕緣部，延伸至浮置擴散部的部分或整個底面、一個或多個電晶體中源漏區域的部分或整個底面中、或者同時延伸至這兩者中。光電二極體、浮置擴散部、讀取電路以及絕緣部設置在半導體層中。
[0008]根據本技術方案的實施例，所提供的電子設備包括:成像裝置；和信號處理電路，構造為對成像裝置輸出的像素信號執行預定的處理。成像裝置包括:光電二極體，構造為執行光電轉換並且根據光接收量產生電荷；浮置擴散部，構造為累積光電二極體中產生的電荷；讀取電路，配置為輸出像素信號，該像素信號具有根據浮置擴散部中累積電荷的水平的電壓，該讀取電路包括一個或多個電晶體，其中每個電晶體的柵極均電連接至用於選擇像素的配線；以及絕緣部，延伸至浮置擴散部的部分或整個底面中、或一個或多個電晶體中源漏區域的部分或整個底面中或者同時延伸至這兩者中。光電二極體、浮置擴散部、讀取電路以及絕緣部設置在半導體層中。
[0009]在根據本技術方案上述實施例的成像裝置和電子設備中，絕緣部延伸至FD部的部分或者整個底面中、或源漏區域的部分或者整個底面中、或延伸至兩者中。在FD部和源漏區域中絕緣部延伸所至的部分不存在Ρ-η結。因此，相比不形成絕緣部的情況，在FD部的底面中、源漏區域的底面中或兩者中形成Ρ-η結區的面積相應於絕緣部延伸所至的部分而減少。
[0010]根據本技術方案的實施例，提供製造成像裝置的方法，包括:
[0011](A)為每個像素在半導體層的頂面形成光電二極體，並且在半導體層的頂面形成浮置擴散部和讀取電路，該光電二極體構造為執行光電轉換並且根據光接收量產生電荷，該浮置擴散部構造為累積該光電二極體中產生的電荷，並且該讀取電路構造為輸出像素信號，該像素信號具有根據該浮置擴散部中累積的該電荷的水平的電壓；以及
[0012](B)同時在半導體層的底面上形成凹槽部分和凹形部分，該凹槽部分構造為電隔離每個像素的光電二極體，並且該凹形部分延伸至該浮置擴散部的部分或整個底面中、電晶體的源漏區域的部分或整個底面中、或延伸至這兩者中。
[0013]在製造根據本技術方案的上述實施例的成像裝置的方法中，凹形部分延伸至FD部的部分或者整個底面中、源漏區域的部分或者整個底面中、或延伸至兩者中。在FD部和源漏區域中絕緣部延伸所至的部分不存在Ρ-η結。因此，相比不形成絕緣部的情況，在FD部的底面、或源漏區域的底面或兩者中形成Ρ-η結區的面積減小了相應於絕緣部延伸所至的部分。
[0014]根據本技術方案上述實施例中的成像裝置、電子設備以及該成像裝置的製造方法，減少了形成在FD部和源漏區域之一或者兩者的底面中的ρ-η結區的面積。因此可有效地抑制在FD部和源漏區域之一或者兩者的底面中的ρ-η結電容。
[0015]應理解，上文的總體描述以及下文的詳細描述二者都是示範性的，並且旨在對所要求的技術方案提供進一步的說明。
【專利附圖】
【附圖說明】
[0016]附圖包括在說明書中以提供本公開的進一步理解，並且結合在該說明書中且構成其一部分。附圖示出了實施例，並且與說明書一起用於說明本技術方案的原理。
[0017]圖1是描述根據本技術方案第一實施例的成像裝置的示意性構造示例的示意圖。
[0018]圖2是描述圖1所示的像素的電路構造示例的示意圖。
[0019]圖3是描述圖1所示的像素的平面布局示例的示意圖。
[0020]圖4是描述圖3中沿線A-A截取的截面構造示例沿箭頭方向看的示意圖。
[0021]圖5是描述圖3中沿線B-B截取的截面構造示例沿箭頭方向看的示意圖。
[0022]圖6A是描述圖4中絕緣部及其周圍的截面構造示例的示意圖。
[0023]圖6B是描述圖4中絕緣部及其周圍的截面構造示例的示意圖。
[0024]圖7A是描述圖4中絕緣部及其周圍的截面構造示例的示意圖。
[0025]圖7B是描述圖4中絕緣部及其周圍的截面構造示例的示意圖。
[0026]圖8A是描述圖4中絕緣部及其周圍的截面構造示例的示意圖。
[0027]圖8B是描述圖4中絕緣部及其周圍的截面構造示例的示意圖。
[0028]圖9A是描述圖5中絕緣部及其周圍的截面構造示例的示意圖。
[0029]圖9B是描述圖5中絕緣部及其周圍的截面構造示例的示意圖。
[0030]圖1OA是描述圖5中絕緣部及其周圍的截面構造示例的示意圖。
[0031]圖1OB是描述圖5中絕緣部及其周圍的截面構造示例的示意圖。
[0032]圖1lA是描述圖5中絕緣部及其周圍的截面構造示例的示意圖。
[0033]圖1lB是描述圖5中絕緣部及其周圍的截面構造示例的示意圖。
[0034]圖12是利用對應於沿圖3中線A-A截取的部分的截面描述圖1所示成像裝置的製造步驟示例的示意圖。
[0035]圖13是描述圖12中半導體層的對應於沿圖3中線B-B截取部分的截面構造示例的示意圖。
[0036]圖14是描述接續圖12所示步驟的製造步驟示例的示意圖，其中利用對應於沿圖3中線A-A截取部分的截面。
[0037]圖15是描述圖14中半導體層的對應於沿圖3中線B-B截取部分的截面構造示例的示意圖。
[0038]圖16是描述接續圖14所示步驟的製造步驟示例的示意圖，其中利用對應於沿圖3中線A-A截取部分的截面。
[0039]圖17是描述圖16中半導體層的對應於沿圖3中線B-B截取部分的截面構造示例的示意圖。
[0040]圖18是描述接續圖16所示步驟的製造步驟示例的示意圖，其中利用對應於沿圖3中線A-A截取部分的截面。
[0041]圖19是描述圖18中半導體層的對應於沿圖3中線B-B截取部分的截面構造示例的示意圖。
[0042]圖20是描述根據第一修改例的成像裝置中像素的平面布局示例的示意圖。
[0043]圖21是描述圖20中沿線A-A截取的截面構造示例沿箭頭方向看的示意圖。
[0044]圖22是描述圖20中沿線B-B截取的截面構造示例沿箭頭方向看的示意圖。
[0045]圖23是根據第一修改例的平面布局圖描述了成像裝置的製造步驟示例的示意圖。
[0046]圖24是描述圖23中沿線A-A截取的截面構造示例箭頭方向看的示意圖。
[0047]圖25是描述圖23中沿線B-B截取的截面構造示例沿箭頭方向看的示意圖。
[0048]圖26是描述接續圖24所示步驟的製造步驟示例的示意圖，其中利用對應於沿圖23中線A-A截取的部分的截面。
[0049]圖27是描述圖26中半導體層的對應於沿圖23中線B-B截取部分的截面構造示例的示意圖。
[0050]圖28是描述接續圖26所示步驟的製造步驟示例的示意圖，其中利用對應於沿圖23中線A-A截取部分的截面。
[0051]圖29是描述圖28中半導體層的對應於沿圖23中線B-B截取部分的截面構造示例的示意圖。
[0052]圖30是描述根據第二修改例的成像裝置中像素的平面布局示例的示意圖。
[0053]圖31是描述圖30中沿線A-A截取的截面構造示例沿箭頭方向看的示意圖。
[0054]圖32是描述圖30中沿線B-B截取的截面構造示例沿箭頭方向看的示意圖。
[0055]圖33是根據第二修改例的平面布局圖描述了成像裝置的製造步驟示例的示意圖。
[0056]圖34是描述圖33中沿線A-A截取的截面構造示例沿箭頭方向看的示意圖。
[0057]圖35是描述圖33中沿線B-B截取的截面構造示例沿箭頭方向看的示意圖。
[0058]圖36是描述接續圖34所示步驟的製造步驟示例的示意圖，其中利用對應於沿圖33中線A-A截取部分的截面。
[0059]圖37是描述圖36中半導體層的對應於沿圖33中線B-B截取部分的截面構造示例的示意圖。
[0060]圖38是描述接續圖36所示步驟的製造步驟示例的示意圖，其中利用對應於沿圖33中線A-A截取部分的截面。
[0061]圖39是描述圖38中半導體層的對應於沿圖33中線B-B截取部分的截面構造示例的示意圖。
[0062]圖40是描述根據第三修改例的成像裝置中絕緣部及其周圍的截面構造示例的示意圖。
[0063]圖41是描述根據第三修改例的成像裝置中絕緣部及其周圍的截面構造的另一示例的示意圖。
[0064]圖42是描述根據第四修改例的成像裝置中絕緣部及其周圍的截面構造示例的示意圖。
[0065]圖43是描述根據第四修改例的成像裝置中絕緣部及其周圍的截面構造的另一示例的示意圖。
[0066]圖44是描述根據第四修改例的成像裝置中絕緣部及其周圍的截面構造的另一示例的示意圖。
[0067]圖45是描述根據第四修改例的成像裝置中絕緣部及其周圍的截面構造的另一示例的示意圖。
[0068]圖46是根據本技術方案第二實施例的成像模塊的示意性構造的示意圖。
[0069]圖47是根據本技術方案第三實施例的電子設備的示意性構造的示意圖。
【具體實施方式】
[0070]將參考附圖詳細描述本公開的某些實施例。描述將以下面的順序給出。
[0071]1.第一實施例(成像裝置)
[0072]設置有絕緣部的示例，絕緣層延展至ro部的底面、源漏區域的底面或兩者中。
[0073]2.修改例(成像裝置)
[0074]2.1第一修改例
[0075]設置有凹槽部分的不例
[0076]利用具有不同寬度開孔的掩模的示例
[0077]2.2第二修改例
[0078]設置有凹槽部分的不例
[0079]利用具有網格形狀開口的掩模的示例
[0080]2.3第三修改例
[0081]設置有中空凹形部分的示例
[0082]2.4第四修改例
[0083]設置有具有固定負電壓的膜的示例
[0084]3.第二實施例(成像模塊)
[0085]4.第三實施例(電子設備)
[0086]1.第一實施例
[0087]構造
[0088]圖1描述根據本技術方案第一實施例的成像裝置I的示意性構造示例。成像裝置I是CMOS型固態成像裝置。成像裝置I包括，其中多個像素12以矩陣排列的像素區域11和外圍電路。成像裝置I的外圍電路例如可以包括垂直驅動電路13、列處理電路14、水平驅動電路15、輸出電路16以及驅動控制電路17。像素區域11和外圍電路可以例如形成在半導體層10上,如圖1所示。
[0089]垂直驅動電路13可以例如以行為單位按順序選擇像素12。列處理電路14可以對例如從垂直驅動電路13選擇的行中的每個像素12輸出的像素信號進行相關雙採樣(CDS)處理。列處理電路14可以提取像素信號的信號電平並且通過進行⑶S處理根據每個像素12中的光接收量保留像素數據。水平驅動電路15例如可以按順序將列處理電路14中保留的像素數據輸出至輸出電路16。輸出電路16例如可以放大輸入的像素數據並且輸出放大的像素數據至外部信號處理電路。驅動控制電路17例如可以控制驅動外圍電路中的每個功能塊(垂直驅動電路13、列處理電路14、水平驅動電路15和輸出電路16)。
[0090]圖2描述了像素12的電路構造示例。像素12例如可以包括光電二極體H)、轉移電晶體Trl、浮置擴散部FD以及讀取電路12A。光電二極體H)執行光電轉換並且從而根據光接收量產生電荷。光電二極體ro由無機材料構成。應注意，讀取電路12A可以由多個像素12共享。讀取電路12A例如可以包括復位電晶體Tr2、選擇電晶體Tr3以及放大電晶體Tr4。浮置擴散部FD累積光電二極體H)中產生的電荷。轉移電晶體Trl、復位電晶體Tr2、選擇電晶體Tr3以及放大電晶體Tr4的每一個由CMOS電晶體構成。
[0091]光電二極體ro的陰極連接至轉移電晶體Tri的源極，並且光電二極體ro的陽極連接至參考電位線(例如，接地)。轉移電晶體Trl的漏極連接至浮置擴散部FD，並且轉移電晶體Trl的柵極連接至垂直信號線VSL。垂直信號線VSL連接至垂直驅動電路13的輸出埠。復位電晶體Tr2的源極連接至浮置擴散部FD，並且復位電晶體Tr2的漏極連接至電源線VDD和放大電晶體Tr4的漏極。復位電晶體Tr2的柵極連接至垂直信號線VSL。選擇電晶體Tr3的源極連接至列處理電路14，並且選擇電晶體Tr3的漏極連接至放大電晶體Tr4的源極。選擇電晶體Tr3的柵極連接至垂直信號線VSL。放大電晶體Tr4的漏極連接至電源線VDD，並且放大電晶體Tr4的柵極連接至浮置擴散部FD。
[0092]當復位電晶體Tr2導通時，復位電晶體Tr2使浮置擴散部FD的電位復位至電源線VDD的電位。選擇電晶體Tr3控制從讀取電路12A輸出像素信號的時間。放大電晶體Tr4輸出具有對應於光電二極體F1D中所產生電荷水平的電壓的像素信號。當選擇電晶體Tr3導通時，放大電晶體Tr4放大浮置擴散部FD的電位並且將相應於放大的電位的電壓輸出至列處理電路14。
[0093]圖3圖示說明了像素12的平面布局的示例。圖4圖示說明了沿圖3所示線A-A截取的截面的構造示例。圖5圖示說明了沿圖3所示線B-B截取的截面的構造示例。圖3圖示說明了在讀取電路12A由四個像素12共享的情況下像素12的平面布局示例。像素12的平面布局不限於圖3所示的情況。共享讀取電路12A的四個像素12的平面布局不限於圖3所示的情況。
[0094]像素12例如可以包括光電二極體H)、PD隔離層10S、轉移電晶體Trl、浮置擴散部FD、以及在半導體層10中和半導體層10的一個表面(頂面)上的讀取電路12A。構成讀取電路12A的復位電晶體Tr2、選擇電晶體Tr3和放大電晶體Tr4例如可以排列在一條線上。復位電晶體Tr2、選擇電晶體Tr3和放大電晶體Tr4共享一個有源區。復位電晶體Tr2的漏極區域22D也可作為放大電晶體Tr4的漏極24D，並且選擇電晶體Tr3的漏極23D也可以作為放大電晶體Tr4的源極24S。
[0095]光電二極體ro例如可以是通過向半導體層10注入雜質所形成的雜質擴散區。光電二極體ro由導電型與ro隔離層1S導電型不同的半導體構成。當ro隔離層1s的導電型為P型時，光電二極體ro的導電型為η型。ro隔離層1s例如可以形成在半導體層10中的與光電二極體PD、轉移電晶體Trl、浮置擴散部FD和包括在讀取電路12A中的電晶體的界面形成接觸的區域。ro隔離層1s例如可以是通過向半導體層?ο注入雜質所形成的雜質擴散區。
[0096]轉移電晶體Trl、復位電晶體Tr2、選擇電晶體Tr3和放大電晶體Tr4的柵極電極21G、22G、23G和24G中的每一個例如可以由多晶矽電極構成。復位電晶體Tr2、選擇電晶體Tr3和放大電晶體Tr4的源極區域22S、23S和24S中的每一個例如可以是通過向半導體層10注入雜質所形成的雜質擴散區。復位電晶體Tr2、選擇電晶體Tr3和放大電晶體Tr4的漏極區域22D、23D和24D中的每一個例如也可以是通過向半導體層10注入雜質所形成的雜質擴散區。源極區域22S、23S和24S以及漏極區域22D、23D和24D中的每一個由導電型與ro隔離層1s的導電型不同的半導體構成。當ro隔離層1s的導電型為P型時，源極區域22S、23S和24S以及漏極區域22D、23D和24D的導電型為η型。
[0097]浮置擴散部FD例如可以是通過向半導體層10注入雜質所形成的雜質擴散區。浮置擴散部FD由導電型與ro隔離層1S的導電型不同的半導體構成。當ro隔離層1S的導電型為P型時，浮置擴散部FD的導電型為η型。浮置擴散部FD、源極區域22S、23S和24S、以及漏極區域22D、23D和24D例如可以具有大致在同一深度的底面。例如，浮置擴散部FD、源極區域22S、23S和24S、以及漏極區域22D、23D和24D可以在同一製造工藝中形成。(換句話說，可以同時形成)。
[0098]這裡，〃底面〃是位於靠近半導體層10背面區域中的表面，並且對應於由於上述雜質擴散區和ro隔離層1S的導電型不同而形成的ρ-η結的表面。因為對上述雜質擴散區施加電壓，其中很少出現載流子的耗盡區(後文將描述的耗盡區10D)形成在"底面"及其附近中。通常，因為雜質濃度的不同，在靠近ro隔離層1S的區域中形成的耗盡區1D相對較大並且在靠近上述雜質擴散區的區域中形成的耗盡區1D相對較小。
[0099]成像裝置I包括像素區域11中的半導體層10。另外，成像裝置I在半導體層10的一個表面(頂面)上包括具有配線層(未示出)的層間絕緣膜21、平坦化層22、緊密連接層23和支撐基板24。層間絕緣膜21、平坦化層22、緊密連接層23和支撐基板24例如可以按順序層疊在半導體層10的一個表面(頂面)上。半導體層10例如可以是矽基板的一部分，或者是SOI (Silicon On Insulator,絕緣體上娃)基板的一部分。層間絕緣膜21例如可以包括氧化矽、S1F或者S1C。柵極絕緣膜、柵極電極22G、23G和24G、金屬層CM等設置在層間絕緣膜21中。金屬層CM與浮置擴散部FD的頂面接觸。金屬層CM將浮置擴散部FD電連接至復位電晶體Tr2的源極區域22S和放大電晶體Tr4的柵極電極24G。平坦化層22使層間絕緣膜21頂面的粗糙平坦化。緊密連接層23使平坦化層22和支撐基板24相互緊密連接。緊密連接層23例如可以由黏合劑、粘合劑、或其相似者構成。支撐基板24支撐半導體層10，並且例如可以由矽基板構成。
[0100]成像裝置I例如可以在像素區域11的半導體層10的另一表面(背面)上包括絕緣膜25、遮光膜26、平坦化層27、濾色器層28和片上透鏡29。片上透鏡29為每個像素12將入射光匯聚至光電二極體H)。濾色器28例如可以為每個像素12傳輸具有特定顏色的波長範圍的光(例如，紅色、綠色和藍色的任一種)。濾色器28包括絕緣有機材料，並且可以包括，例如，介電常數為4或者更小的有機材料。遮光膜26防止進入一個像素12的部分光線進入到相鄰像素12。平坦化層27使遮光膜26在背面上形成的粗糙平坦化以便使濾色器28和片上透鏡29可以形成在平坦的表面上。絕緣膜25減少半導體層10中ρ-η結的電容，並且例如可以包括，氧化矽、S1F或者S1C。應注意的是，絕緣膜25可以用作濾色器28。例如，絕緣膜25可以由上文描述的作為濾色器28的材料的材料構成。這種情況下，可省略濾色器28。
[0101]接下來將描述成像裝置I的主要部分。如圖4所示，成像裝置I例如可以包括延伸至浮置擴散部FD的部分或者全部底面的絕緣部20。此外，如圖5所示，成像裝置I例如可以包括延伸至兩個電晶體(復位電晶體Tr2和選擇電晶體Tr3)源極區域22S和23S的部分或者整個底面的絕緣部30。復位電晶體Tr2和選擇電晶體Tr3的每一個均為柵極電連接至用於選擇像素12的垂直信號線VSL的電晶體。
[0102]圖6A、6B、7A、7B、8A和8B的每一個均描述了絕緣部20及其周圍的截面構造。絕緣部20包括形成在半導體層10中ro隔離層1S中的凹形部分1Ao如下文所述，凹形部分1A通過從其背面蝕刻半導體層10形成並具有柱形。因此，絕緣部20具有在半導體層10厚度的方向上延伸的柱形。絕緣部20包括填充凹形部分1A整個內部的填充層。該填充層通過用絕緣膜25填充凹形部分1A整個內部形成。
[0103]如圖6A所示，凹形部分1A例如可以延伸進浮置擴散部FD的部分底面1E中。這種情況下，凹形部分1A的底面(絕緣部20的頂面)位於以預定的距離遠離浮置擴散部FD的底面1E的位置處。〃預定的距離〃指的是浮置擴散部FD中的可作為耗盡區1D的區域的厚度。凹形部分1A可以優選延伸至其中浮置擴散部FD的雜質濃度為IXlO18cnT3或者更高的位置(所謂的中性區)。因此，凹形部分1A的底面(絕緣部20的頂面)可避開耗盡區1D而形成。
[0104]如圖6B所示，凹形部分1A例如可以與金屬層CM接觸。如圖7A所示，凹形部分1A底面的端部例如可延伸至浮置擴散部FD的外部。這種情況下，凹形部分1A底面的端部可以優選避開耗盡區1D而形成。如圖7B所示，凹形部分1A例如可以延伸進浮置擴散部FD的整個底面1E中。這種情況下，凹形部分1A底面的端部可以優選避開耗盡區1D而形成。如圖8A所示，凹形部分1A的底面例如可以是圓的。這種情況下，凹形部分1A底面的具有最大曲率的部分可以優選避開耗盡區1D而形成。如圖SB所示，例如，絕緣層1F可以設置在浮置擴散部FD的部分或者整個側面上。絕緣層1F例如可以由STI裝置隔離區域構成，該STI裝置隔離區域例如可以通過用諸如氧化矽膜的絕緣膜填充形成在半導體層10中的溝道而形成。這種情況下，凹形部分1A可與絕緣層1F接觸。
[0105]圖9A、9B、10A、10B、11A和IlB的每一個描述了絕緣部30及其周圍的截面構造示例。絕緣部30包括形成在半導體層10的ro隔離層1S中的凹形部分10B。如下文所述，凹形部分1B通過從其背面蝕刻半導體層10形成並具有柱狀形狀。因此，絕緣部30具有在半導體層10厚度的方向上延伸的柱狀形狀。絕緣部30包括填充凹形部分1B整個內部的填充層。該填充層通過用絕緣膜25填充凹形部分1B的整個內部而形成。
[0106]如圖9A所示，凹形部分1B例如可以延伸進源極區域22S或23S的部分底面1G中。這種情況下，凹形部分1B的底面(絕緣部30的頂面)位於以預定的距離遠離源極區域22S或23S的底面1G的位置處。〃預定的距離〃指的是源極區域22S或23S中的可作為耗盡區1H的區域的厚度。凹形部分1B可以優選延伸至源極區域22S或23S的雜質濃度為I X 118CnT3或者更高的位置(所謂的中性區)。因此，凹形部分1B的底面(絕緣部30的頂面)可避開耗盡區1H而形成。
[0107]如圖9B所示，凹形部分1B例如可以與層間絕緣膜21接觸。如圖1OA所示，凹形部分1B底面的端部例如可延伸至源極區域22S或23S的外部。這種情況下，凹形部分1B底面的端部可以優選避開耗盡區1H而形成。如圖1OB所示，凹形部分1B例如可以延伸進源極區域22S或23S的整個底面1G中。這種情況下，凹形部分1B底面的端部可以更好地避開耗盡區1H而形成。如圖1lA所示，凹形部分1B的底面例如可以是圓的。這種情況下，凹形部分1B底面的具有最大曲率的部分可以優選避開耗盡區1H而形成。應注意的是，如圖1lB所示，例如，絕緣層1J可以設置在源極區域22S或23S的部分或者整個側面上。絕緣層1J例如可以由STI裝置隔離區域構成，該STI裝置隔離區域例如可以通過用諸如氧化矽膜之類的絕緣膜填充形成在半導體層10中的溝道而形成。
[0108]製造方法
[0109]接下來將描述成像裝置I的製造方法示例。圖12至19順序圖示說明了成像裝置I的製造過程。圖12、14、16和18的每一個均利用對應於圖3中沿線A-A截取部分的截面描述了成像裝置I的製造步驟示例。圖13圖示說明了圖12所示的半導體層10的對應於圖3中沿線B-B截取部分的截面的構造示例。圖15圖示說明了圖14所示的半導體層10的對應於圖3中沿線B-B截取部分的截面的構造示例。圖17圖示說明了圖16所示的半導體層10的對應於圖3中沿線B-B截取部分的截面的構造示例。圖19圖示說明了圖18所示的半導體層10的對應於圖3中沿線B-B截取部分的截面的構造示例。
[0110]首先，製備半導體基板1W(見圖12和13)。半導體基板1W例如可以是由絕緣層1K和形成在其上的半導體層10構成的基板。這種基板的典型示例可以包括其中半導體層10由矽層構成的SOI基板。應注意的是，半導體基板1W可以是塊狀矽基板。接著，在半導體層10中和在其頂面上形成光電二極體ro、ro隔離層10S、轉移電晶體Tr1、浮置擴散部FD和讀取電路12A。此時，例如，浮置擴散部FD、源極區域22S、23S和24S以及漏極區域22D、23D和24D可以在同一製造工藝中形成(換句話說，可以同時形成)。此時，還形成層間絕緣膜21和平坦化膜22。其後，支撐半導體層10的支撐基板24通過其間的緊密連接層23緊密地黏附在平坦化膜22的頂面。從而形成像素基板80 (圖12和13)。
[0111]其後，例如通過例如幹法蝕刻方法(或者通過溼法蝕刻方法)可以蝕刻像素基板80的背面(半導體基板10W)，以將半導體基板1W的厚度減小至預定的厚度。此時，當半導體基板1W是由絕緣層1K和形成在其上的半導體層10構成的基板時，對半導體基板1W進行蝕刻直到至少移除絕緣層1K (圖14和15)。
[0112]其後，一個凹形部分1A和兩個凹形部分1B例如可以通過利用光刻方法的幹法蝕刻方法(或者通過溼法蝕刻方法)的圖案化(圖16和17)而形成。此時，一個凹形部分1A和兩個凹形部分1B形成為分別延伸至浮置擴散部FD的部分或者整個底面以及源極區域22S和23S的部分或者整個底面中。
[0113]其後，絕緣膜25例如可以形成在包括一個凹形部分1A和兩個凹形部分1B的整個表面上。此時，絕緣膜25形成為填充一個凹形部分1A和兩個凹形部分1B的整個內部(圖18和19)。從而形成絕緣部20和兩個絕緣部30。其後，形成遮光膜26、平坦化膜27、濾色器28、片上透鏡29等。從而，製成成像裝置I。
[0114]工作
[0115]接下來將描述成像裝置I的工作示例。在成像裝置I中，首先，導通復位電晶體Tr2和轉移電晶體Trl。相應地，浮置擴散部FD的電位復位至電源線VDD的電位，並且向光電二極體H)施加預定的電壓。其後，截止復位電晶體Tr2並導通轉移電晶體Trl 一段預定的時間。在此期間，例如，當外部光線通過諸如透鏡的光學組件進入像素區域11時，部分入射光在光電二極體ro中經受光電轉換，並且與入射光的強度對應的電荷量累積在每個像素12中。累積的電荷由施加在像素12上的電壓產生的電場集中在轉移電晶體Trl側，並且暫時累積在浮置擴散部FD中。其後，當在預定的時間截止轉移電晶體Trl並導通選擇電晶體Tr3時,浮置擴散部FD的電位放大，並且對應於放大的電位的電壓輸出至列處理電路14。
[0116]效果
[0117]接下來將描述成像裝置I的效果。在成像裝置I中，絕緣部20和30分別延伸至浮置擴散部ro的部分或者整個底面1E中以及源極區域22S和23S的部分或者整個底面1G中。ρ-η結不存在於浮置擴散部FD以及源極區域22S和23S中絕緣部20和30延伸所至的部分中。因此，相比不形成絕緣部20或30的情況，形成在浮置擴散部FD的底面以及源極區域22S和23S的底面上的形成ρ-η結的面積相應於絕緣部20和30延伸進其中的部分而縮小。因此，可有效地抑制在浮置擴散部FD的底面以及源極區域22S和23S的底面的Ρ-η結的電容。
[0118]缺陷可能集中靠近在半導體層10中凹形部分1A和1B的底面的端部。這種情況下，漏電流可能會由於缺陷而流出。當凹形部分1A和1B的底面的端部形成為避開本實施例中的耗盡區1D和1H時，可以避免由於漏電流而產生的圖像質量缺陷(白斑)，抑制暗電流引起的操作電流的增加等等。
[0119]此外，當在本實施例中的凹形部分1A與金屬層CM接觸時，通過在製造凹形部分1A工藝中檢測氣流中的金屬層CM的成分來估算完成蝕刻凹形部分1A的時間。相似地，在本實施例中，當凹形部分1A和1B分別與絕緣層1F和1J接觸時，通過在製造凹形部分1A工藝中檢測氣流中的絕緣層1F和1J的成分來估算完成蝕刻凹形部分1A和1B的時間。此外，在本實施例中，同樣地，當凹形部分1B與層間絕緣膜21接觸，通過在製造凹形部分1B工藝中檢測氣流中的層間絕緣膜21的成分來估算完成蝕刻凹形部分1B的時間。
[0120]2.修改例
[0121]接下來，將描述上述實施例的成像裝置I的修改例。
[0122]2.1第一修改例
[0123]構造
[0124]圖20圖示說明了根據第一修改例的成像裝置I中的像素12的平面布局示例。圖21圖示說明了圖20中沿線A-A截取的截面的構造示例。圖22圖示說明了圖20中沿線B-B截取的截面的構造示例。圖20圖示說明了在讀取電路12Α由四個像素12共享的情況下像素12的平面布局示例。像素12的平面布局不限於圖20所示的情形。四個像素12共享讀取電路12Α的平面布局不限於圖20所示的情形。
[0125]根據本修改例的成像裝置I包括，連同絕緣部20和30 —起，隔離槽40，其每一個隔絕在兩個相鄰的光電二極體ro之間使其相互隔離。隔離槽40包括形成在半導體層?ο中的ro隔離層1S中凹槽部分10L。如下文所述，凹槽部分1L通過從其背面蝕刻半導體層10形成。隔離槽40包括填充凹槽部分1L整個內部的填充層。該填充層通過用絕緣膜25填充凹槽部分1L的整個內部而形成。
[0126]如圖21所示，例如，凹槽部分1L可以具有深度淺於凹形部分1A和1B的深度，並且可具有寬度小於凹形部分1A和1B的寬度。如圖21和22所示，凹槽部分1L連接至凹形部分1A或10B。因此，在凹槽部分1L連接至凹形部分1A的結構中，該結構在凹形部分1A的寬度相對較大並且在凹槽部分1L的寬度相對較小。相似地，在凹槽部分1L連接至凹形部分1B的結構中，該結構在凹形部分1B的寬度相對較大並且在凹槽部分1L的寬度相對較小。
[0127]另外，隔離槽40與絕緣部20或30連接。因此，在隔離槽40連接至絕緣部20的結構中，該結構在絕緣部20的寬度相對較大並且在隔離槽40中寬度相對較小。相似地，在隔離槽40連接至絕緣部30的結構中，該結構在絕緣部30的寬度相對較大並且在隔離槽40中寬度相對較小。
[0128]製造方法
[0129]接下來將描述根據本修改例的成像裝置I的製造方法示例。圖23至29按順序圖示說明了根據本修改例的成像裝置I的製造過程。圖23利用平面布局圖示說明了成像裝置I的製造步驟示例。圖24、26和28的每一個描述了對應於沿圖23中線A-A截取部分的截面的示例。圖25、27和29的每一個圖示說明了對應於沿圖23中線B-B截取的部分的截面構造的示例。
[0130]首先，製備像素基板80 (見圖12和13)。其後，例如可以蝕刻像素基板80背面(半導體基板10W)，例如通過幹法蝕刻方法(或通過溼法蝕刻方法)將半導體基板1W的厚度減小至預定厚度(見圖14和15)。
[0131]其後，例如，在將抗蝕劑層塗覆在整個表面上後，通過利用光刻方法的幹法蝕刻方法(或通過溼法蝕刻方法)圖案化抗蝕劑層以形成具有開口 110、120和130 (圖23、24和25)的掩模100。開口 110設置在位於兩個相鄰光電二極體H)之間的區域並且延伸穿過浮置擴散部FD正上方的區域。開口 110呈帶狀。此外，開口 110具有寬度較寬的區域111和寬度較窄的區域112，該寬度較寬的區域111在相應於浮置擴散部FD正上方的區域具有相對較寬的寬度，該寬度較窄的區域112在其他部分具有相對較窄的寬度。開口 120設置在位於兩個相鄰光電二極體ro之間並且不延伸穿過浮置擴散部FD正上方的區域。開口 120呈帶狀，該帶狀的寬度與寬度較窄的區域112相同。開口 130設置在復位電晶體Tr2、選擇電晶體Tr3或放大電晶體Tr4的正上方。開口 130呈帶狀。此外，開口 130具有寬度較寬的區域131和寬度較窄的區域132，該寬度較寬的區域131在對應於源極區域22S或23S正上方的區域具有相對較寬的寬度，該寬度較窄的區域132在其他部分具有相對較窄的寬度。
[0132]其後，例如可以用半導體層10之間的掩模100選擇性地蝕刻半導體層10。從而，凹形部分1A在對應於寬度較寬的區域111的部分中形成，並且凹形部分1B在對應於寬度較寬的區域131的部分中形成(圖26和27)。此外，凹槽部分1L在對應於開口 120、寬度較窄的區域112以及寬度較窄的區域132的部分中形成(圖26和27)。此時，凹形部分1A和凹形部分1B形成為分別延伸至浮置擴散部FD的部分或者整個底面以及源極區域22S或23S的部分或者整個底面中。而且，凹槽部分1L形成為不與浮置擴散部FD、轉移電晶體Trl以及讀取電路12A接觸。
[0133]寬度較寬的區域111和131的開口寬度大於寬度較窄的區域112和132的開口寬度。因此，即使在同樣的條件下進行幹法蝕刻(或溼法蝕刻)，使得半導體層可以在寬度較寬的區域111和131中比在寬度較窄的區域112和132中蝕刻得更深。因此，幹法蝕刻(或溼法蝕刻)可以在當凹形部分1A和1B已經分別延伸至浮置擴散部FD的底面和源極區域22S或23S的底面時結束。
[0134]其後，絕緣膜25例如可以形成在包括凹形部分1A和1B以及凹槽部分1L的整個表面上。此時，絕緣膜25形成為填充整個凹形部分1A和1B以及凹槽部分1L的內部(圖28和29)。因此，形成絕緣部20和30以及多個隔離槽40。其後，形成遮光膜26、平坦化膜27、濾色器28、片上透鏡29等。從而，製成根據本修改例的成像裝置I。
[0135]效果
[0136]接下來將描述根據本修改例的成像裝置I的效果。在成像裝置I中，凹形部分1A和1B以及凹槽部分1L通過用其中具有不同寬度開口的掩模100選擇性地蝕刻半導體層而同時形成。相應地，可形成絕緣部20和30，該絕緣部20和30減小了 ρ-η結電容，同時不增加製造包括用於隔離裝置的分離槽40的成像裝置I的步驟數量。
[0137]此外，在根據本修改例的成像裝置I中，寬度較寬的區域111和131在掩模100中的位置可以相對自由地設置。因此，可在保證像素12平面布局的自由度的時候，同時形成用於分離裝置的隔離槽40以及減少ρ-η結電容的絕緣部20和30。
[0138]2.2第二修改例
[0139][構造]
[0140]圖30描述了根據第二修改例的成像裝置I中像素12的平面布局的示例。圖31描述了圖30所示的沿A-A線截取的截面的構造示例。圖32描述了圖30所示的沿B-B線截取的截面的構造示例。圖30描述了在讀取電路12Α由四個像素12共享的情況下像素12的平面布局的示例。像素12的平面布局不限於圖30中所示出的情形。讀取電路12Α由四個像素12共享的平面布局不限於圖30中所示出的情形。
[0141]根據本修改例的成像裝置I包括，連同絕緣部20和30 —起，隔離槽50，每一個隔離槽在兩個相鄰的光電二極體ro之間使其相互隔離。隔離槽50包括形成在半導體層?ο中ro隔離層1s中的凹槽部分10M。如下文所述，通過從其背面側蝕刻半導體層?ο形成凹槽部分10M。凹槽部分1M具有網格形狀，並且對應於網格交叉部分的多個區域的部分的每一個構成上述凹形部分1A或10B。分離槽50包括填充凹槽部分1M整個內部的填充層。該填充層通過用絕緣膜25填充凹槽部分1M的整個內部形成。
[0142]如圖31所示，例如，凹槽部分1M可以具有深度淺於凹形部分1A和1B的深度，並且可具有寬度和凹形部分1A和1B幾乎相同的寬度。如圖31和32所示，凹槽部分1M連接至凹槽部分1M中凹形部分1A或1B的交叉處。因此，在凹槽部分1M連接至凹形部分1A或1B的結構中，該結構的寬度在任何區域都是相同的。此外，隔離槽50連接至在分離槽50中絕緣部20或30的交叉處。因此，在隔離槽50連接至絕緣部20或30的結構中，該結構的寬度在任何區域都是相同的。
[0143]製造方法
[0144]接下來將描述提供根據本修改例的成像裝置I的製造方法示例。圖33至39按順序圖示說明了根據本修改例的成像裝置I的製造過程。圖33利用平面布局圖示說明了成像裝置I的製造步驟示例。圖34、36和38的每一個圖示說明了對應於圖33中沿線A-A截取部分的截面的示例。圖35、37和39的每一個圖示說明了對應於圖33中沿線B-B截取部分的截面的示例。
[0145]首先，製備像素基板80 (見圖12和13)。其後，例如可以蝕刻像素基板80的背面(半導體基板10W)，例如通過幹法蝕刻方法(或者通過溼法蝕刻方法)以將半導體基板1W的厚度減小至預定厚度(見圖14和15)。
[0146]其後，例如，在將抗蝕劑層塗覆在整個表面上後，通過利用光刻方法的幹法蝕刻方法(或通過溼法蝕刻方法)圖案化抗蝕劑層以形成具有開口 210 (圖33、34和35)的掩模200。開口 210設置在位於兩個相鄰光電二極體H)之間的區域並且具有網格形狀。開口210設置在延伸穿過浮置擴散部FD、復位電晶體Tr2、選擇電晶體Tr3和放大電晶體Tr4正上方的區域中。開口 210在任何部分具有相同的寬度。開口 210中多個交叉區域的一個交叉區域220設置在對應於浮置擴散部FD正上方的區域中。開口 210中多個交叉區域的兩個交叉區域230分別設置在與源極區域22S和23S正上方區域一一對應的區域中。
[0147]其後，例如可以用半導體層10之間的掩模200選擇性地蝕刻半導體層10。從而，凹形部分1A形成在對應於交叉區域220的部分中，並且凹形部分1B形成在相應於兩個交叉區域230的部分中(圖36和37)。此外，凹槽部分1M形成在開口 210中除了交叉區域220和230外的部分(例如，圖33中所示的直線區域240)中(圖36和37)。此時，凹形部分1A和凹形部分1B形成為分別延伸至浮置擴散部FD的部分或者整個底面中以及源極區域22S或23S的部分或者整個底面中。此外，凹槽部分1M形成為不與浮置擴散部FD、轉移電晶體Trl和讀取電路12A接觸。
[0148]交叉區域220和230具有開口寬度充分大於開口 210中除了交叉區域以外的其他部分的寬度。因此，即使在同樣的條件下進行幹法蝕刻(或溼法蝕刻)，半導體層10可以在交叉區域220和230中比在開口 210除了交叉區域其外的部分中蝕刻得更深。因此，幹法蝕刻(或溼法蝕刻)可以在當凹形部分1A和1B已經分別延伸至浮置擴散部FD的底面和源極區域22S或23S的底面時結束。
[0149]其後，絕緣膜25例如可以形成在包括凹形部分1A和1B以及凹槽部分1M的整個表面上。此時，絕緣膜25形成為填充整個凹形部分1A和1B以及凹槽部分1M的內部(圖38和39)。因此，形成絕緣部20和30以及多個隔離槽50。其後，形成遮光膜26、平坦化膜27、濾色器28、片上透鏡29等。從而，製成根據本修改例的成像裝置I。
[0150]效果
[0151]接下來將描述根據本修改例的成像裝置I的效果。在成像裝置I中，通過掩模200選擇性地蝕刻半導體層10使凹形部分1A和1B以及凹槽部分1M同時形成，該掩模200具有開口 200，開口 200具有網格形狀和相同寬度。相應地，可形成減小ρ-η結電容的絕緣部20和30，而不增加製造包括用於隔離裝置的隔離槽50的成像裝置I的步驟數。
[0152]2.3第三修改例
[0153]在上述實施例及其修改例(第一修改例和第二修改例)中，凹形部分1A和1B的內部用絕緣膜25填充。但是，如圖40和41所示，例如，空腔20Α和30Α可以分別提供在凹形部分1A和1B內部。
[0154]2.4第四修改例
[0155]在上述實施例及其修改例(第一、第二和第三修改例)中，凹形部分1A和1B其內部用絕緣膜25部分或者全部填充。但是，如圖42、43、44和45所示，例如，絕緣部20和30每個都可以包括絕緣膜31，該絕緣膜31沿凹形部分1A和1B的內表面具有固定負電位。絕緣膜31例如可以包括HfO2或Al2O315絕緣膜31隻有在靠近凹形部分1A和1B界面的地方具有減少耗盡區1D和1H增大的功能。因此，抑制了在凹形部分1A和1B的界面中出現的漏電流。因此，可以避免因為漏電流引起的圖像質量缺陷(白斑)，抑制暗電流引起的工作電流的增大等等。
[0156]2.第二實施例
[0157]圖46描述了根據本技術方案第二實施例的成像模塊2的示意性構造。成像模塊2包括，根據上述實施例及其修改例中的任一成像裝置1，以及對從成像裝置I輸出的像素信號執行預定處理的運算部41 (信號處理電路)。成像裝置I和運算部41例如可以安裝在配線基板上。運算部41例如可以由DSP(Digital Signal Processor,數位訊號處理器)構成。
[0158]在本實施例中設置了根據上述實施例及其修改例中任一成像裝置I。因此，可提供具有高成像質量的成像模塊2。
[0159]3.第三實施例
[0160]圖47描述了根據本技術方案第三實施例的電子設備3的示意性構造。電子設備3包括根據上述第二實施例的成像模塊2、透鏡42、顯示單元43和存儲單元44。透鏡42允許外部光線進入成像模塊2的成像裝置I。顯示單元43根據成像模塊2的輸出顯示圖像。存儲單元44存儲成像模塊2的輸出。應注意的是，電子設備3可以不包括存儲單元44。這種情況下，電子設備3可以包括將信息寫入外部存儲單元的寫入單元。
[0161]在本實施例中設置了根據上述第二實施例的成像模塊2。因此，可以提供具有高成像質量的電子設備3。
[0162]上文中，參考某些實施例及其修改例提供了描述。但是本技術方案不限於上述實施例及其相似者，並且可以做出各種修改。例如，在上述實施例及其相似者中，成像裝置I為背照型。但是，本技術方案也可應用在前照型成像裝置中。
[0163]通過本公開的上述示例性實施例及其修改例可以至少實現下面的構造。
[0164](I) 一種成像裝置，包括:
[0165]光電二極體，構造為執行光電轉換並且根據光接收量產生電荷；
[0166]浮置擴散部，構造為累積該光電二極體中產生的該電荷；
[0167]讀取電路，構造為輸出像素信號，該像素信號具有根據該浮置擴散部中累積電荷水平的電壓，該讀取電路包括一個或多個電晶體，每一個電晶體的柵極電連接至用於選擇像素的配線；以及
[0168]絕緣部，延伸至該浮置擴散部的部分或整個底面中、該一個或多個電晶體中源漏區域的部分或整個底面中、或者延伸至這兩者中；
[0169]該光電二極體、該浮置擴散部、該讀取電路以及該絕緣部設置在半導體層中。
[0170](2)根據(I)所述的成像裝置，其中該絕緣部包括通過從其背面蝕刻該半導體層而形成的凹形部分，並且該絕緣部具有柱形。
[0171](3)根據(I)或(2)所述的成像裝置，其中該凹形部分延伸至該浮置擴散部中雜質濃度為IXlO18Cm-3或者更高的區域、該源漏區域中雜質濃度為IXlO18Cm-3或者更高的區域、或者延伸至這兩者中。
[0172](4)根據(I)至(3)中任一項所述的成像裝置，其中該絕緣部包括構造為填充該凹形部分的部分或者整個內部的填充層。
[0173](5)根據(4)所述的成像裝置，其中該填充層包括氧化矽、S1F、S1C和絕緣有機材料之一。
[0174](6)根據(I)至(3)中任一項所述的成像裝置，其中該絕緣部在該凹形部分內部具有空腔。
[0175](7)根據(I)至(6)中任一項所述的成像裝置，其中該絕緣部沿該凹形部分內表面具有絕緣膜，該絕緣膜具有固定負電位。
[0176](8)根據(4)所述的成像裝置，其中該絕緣膜包括HfO2和Al2O3之一。
[0177](9) 一種電子設備包括:
[0178]成像裝置；以及
[0179]信號處理電路，構造為對從成像裝置輸出的像素信號執行預定的處理，
[0180]該成像裝置包括
[0181]光電二極體，構造為執行光電轉換並且根據光接收量產生電荷；
[0182]浮置擴散部，構造為累積該光電二極體中產生的該電荷；
[0183]讀取電路，構造為輸出像素信號，該像素信號具有根據該浮置擴散部中累積電荷水平的電壓，該讀取電路包括一個或多個電晶體，其中每個電晶體的柵極電連接至用於選擇像素的配線；以及
[0184]絕緣部，延伸至該浮置擴散部的部分或整個底面中、該一個或多個電晶體中源漏區域的部分或整個底面中、或者延伸至這兩者中；
[0185]該光電二極體、該浮置擴散部、該讀取電路以及該絕緣部設置在半導體層中。
[0186](10) 一種製造成像裝置的方法，該方法包括:
[0187]為每個像素在半導體層的頂面形成光電二極體，並且在半導體層的頂面形成浮置擴散部和讀取電路，該光電二極體構造為執行光電轉換並且根據光接收量產生電荷，該浮置擴散部構造為累積該光電二極體中產生的該電荷，以及該讀取電路構造為輸出像素信號，該像素信號具有根據該浮置擴散部中累積的電荷水平的電壓；並且
[0188]在半導體層的底面上同時形成凹槽部分和凹形部分，該凹槽部分構造為電隔離每個像素的光電二極體，並且該凹形部分延伸至該浮置擴散部的部分或整個底面中、電晶體的源漏區域的部分或整個底面中、或延伸至這兩者中。
[0189](11)根據(10)所述的方法，還包括，在該半導體層的該底面上形成具有部分具有寬度較寬區域的帶狀開口的掩模之後，通過該掩模蝕刻該半導體層，並且從而在對應於該開口中的該寬度較寬區域的部分中形成該凹形部分，並在對應於該開口中除該寬度較寬區域以外的部分形成該凹槽部分。
[0190](12)根據(10)所述的方法，還包括，在該半導體層的該底面上形成具有網格狀開口的掩模之後，通過該掩模蝕刻該半導體層，並且從而在對應於該開口中網格的該交叉處的部分形成該凹形部分，並在對應於該開口中網格的該交叉處以外的部分形成該凹槽部分。
[0191]本領域的技術人員應理解，在所附權利要求或其等同物的範圍內，根據設計需要和其它因素，可進行各種修改、結合、部分結合和替換。
[0192]相關申請的交叉引用
[0193]本申請要求2013年7月30日提交的日本優先權專利申請JP2013-157986的權益，其全部內容通過引用結合於此。
【權利要求】
1.一種成像裝置，包括: 光電二極體，構造為執行光電轉換，並且根據光接收量產生電荷； 浮置擴散部，構造為累積該光電二極體中產生的該電荷； 讀取電路，構造為輸出像素信號，該像素信號具有根據該浮置擴散部中累積的該電荷的水平的電壓，該讀取電路包括一個或多個電晶體，該電晶體的每一個的柵極電連接至用於選擇像素的配線；以及 絕緣部，延伸至該浮置擴散部的部分或整個底面中、該一個或多個電晶體中的源漏區域的部分或整個底面中、或者延伸至這兩者中， 該光電二極體、該浮置擴散部、該讀取電路以及該絕緣部設置在半導體層中。
2.根據權利要求1所述的成像裝置，其中該絕緣部包括通過從背面側蝕刻該半導體層而形成的凹形部分，並且該絕緣部具有柱狀形狀。
3.根據權利要求2所述的成像裝置，其中該凹形部分延伸至該浮置擴散部中雜質濃度為IXlO18cnT3或者更高的區域中、或該源漏區域中雜質濃度為I X 118CnT3或者更高的區域、或者延伸至這兩者中。
4.根據權利要求2所述的成像裝置，其中該絕緣部包括構造為填充該凹形部分的部分或者整個內部的填充層。
5.根據權利要求4所述的成像裝置，其中該填充層包括氧化矽、S1F、S1C和絕緣有機材料中的一種。
6.根據權利要求2所述的成像裝置，其中該絕緣部在該凹形部分內部具有空腔。
7.根據權利要求2所述的成像裝置，其中該絕緣部沿該凹形部分內表面具有絕緣膜，該絕緣膜具有固定負電位。
8.根據權利要求7所述的成像裝置，其中該絕緣膜包括HfO2和Al2O3之一。
9.一種電子設備,包括: 成像裝置；以及 信號處理電路，構造為對從該成像裝置輸出的像素信號執行預定的處理， 該成像裝置包括 光電二極體，構造為執行光電轉換並且根據光接收量產生電荷； 浮置擴散部，構造為累積該光電二極體中產生的該電荷； 讀取電路，構造為輸出像素信號，該像素信號具有根據該浮置擴散部中累積的該電荷的水平的電壓，該讀取電路包括一個或多個電晶體，該電晶體的每一個的柵極電連接至用於選擇像素的配線；以及 絕緣部，延伸至該浮置擴散部的部分或整個底面中、或該一個或多個電晶體中源漏區域的部分或整個底面中、或者延伸至這兩者中， 該光電二極體、該浮置擴散部、該讀取電路以及該絕緣部設置在半導體層中。
10.一種成像裝置的製造方法，該方法包括: 為每個像素在半導體層的頂面形成光電二極體，並且在該半導體層的頂面形成浮置擴散部和讀取電路，該光電二極體構造為執行光電轉換並且根據光接收量產生電荷，該浮置擴散部構造為累積該光電二極體中產生的該電荷，並且該讀取電路構造為輸出像素信號，該像素信號具有根據該浮置擴散部中累積的該電荷的水平的電壓電平；以及 在該半導體層的底面上同時形成凹槽部分和凹形部分，該凹槽部分構造為電隔離每個像素的光電二極體，並且該凹形部分延伸至該浮置擴散部的部分或整個底面中、或電晶體的源漏區域的部分或整個底面中、或延伸至這兩者中。
11.根據權利要求10所述的方法，還包括，在該半導體層的該底面上形成具有部分具有寬度較寬區域的帶狀開口的掩模之後，通過該掩模蝕刻該半導體層，並且從而在對應於該開口中該寬度較寬區域的部分形成該凹形部分，並在對應於該開口中該寬度較寬區域以外的部分形成該凹槽部分。
12.根據權利要求10所述的方法，還包括，在該半導體層的該底面上形成具有網格狀開口的掩模之後，通過該掩模蝕刻該半導體層，並且從而在對應於該開口中網格的該交叉處的部分形成該凹形部分，並在對應於該開口中網格的該交叉處以外的部分形成該凹槽部分。
【文檔編號】H04N5/374GK104347658SQ201410354004
【公開日】2015年2月11日 申請日期:2014年7月23日 優先權日:2013年7月30日
【發明者】池田晴美, 山本敦彥, 蛯子芳樹, 柳田剛志 申請人:索尼公司