多處理器系統的電路裝置及方法
2023-05-16 11:16:56 2
專利名稱：多處理器系統的電路裝置及方法
技術領域：
如果例如單個處理器的計算效率不再足以有效地完成要執行的任務，那麼使用多處理器系統。在多處理器系統中，多個處理器並行工作，其中所有處理器都訪問相同的工作存儲器。具有緊密耦合的存儲器的多存儲器系統也被稱作共享存儲器處理器系統(Shared MemoryProcessor System)。在該多存儲器系統中，每個處理器能夠存取被稱作邏輯地址空間或者工作存儲器的公共存儲區。
背景技術：
在共享存儲器處理器系統SMP中，對工作存儲器的存取時間是系統效率的一個十分重要的標準。如果處理器和存儲器在物理上被安置在相同的組件上，那麼例如可以實現快速的存儲器存取，因為此後例如可以在處理器和存儲器之間設立較寬的存儲器接口。與之相比，如果在獨立的存儲器組件上進行存儲器存取，那麼由於物理運行時間和到較窄的接口上的轉換，則存儲器存取時間變得較慢。
在由於相應組件上的面積不足而將處理器分配到其他組件上的裝置中，使用圖1所示的裝置。在該裝置中，整個電路裝置的處理器分別能夠存取的存儲器元件位於其他組件上。
在如圖2圖示說明的處理器效率和存儲容量的分布中，部分存儲容量與一個或者多個處理器一起被安置在一個組件上。然而，在這種結構的情況下，當組件的數目增加時，必須考慮到以下的增大的可能性，即存取相鄰組件的存儲區，並由此存儲器存取時間變長。
在電信技術中也使用這種多處理器系統。在該系統中，自幾代以來，使用與公共存儲器緊密耦合的對稱的多處理器。因為在交換技術軟體中存在所有交換處理器經常存取的一些數據欄位或者資料庫，其中也經常改變這些數據欄位或者資料庫，因此緊密耦合也就是為所有處理器配備公共存儲器(common Memory)。這是例如耦合網的用戶資料庫和存儲器轉錄。在移動無線電應用中，添加其他的非常大的資料庫、例如歸屬位置寄存器HLR和訪問位置寄存器VLR。所以例如可以在協調處理器中由多達16個交換處理器組件和一個雙存儲器組件根據圖1所示的結構構成交換處理器系統。該處理器組件經由存儲器總線通過快速串行連接存取該存儲器。所述存儲器總線確定交換處理器系統的數據吞吐量。
在另一種多處理器系統中，使用一系列處理器/存儲器組件。在每個組件上安置有處理器、和公共存儲器的一部分。這對應於圖2所示的結構。這些組件通過並行總線相互連接。
發明內容
本發明的任務是，給出另一種多處理器系統。
通過權利要求1或者2來解決該任務。
本發明帶來以下優點，即通過使用多個處理器和一個中央存儲器來更快速並且更有效地執行要執行的任務。
本發明帶來以下優點，即能夠簡化組件生產並且能夠成批地生產。
該裝置帶來以下優點，即可以在具有單獨的主存儲器的系統中使用簡單的硬體，因為只須展開一種組件類型。處理器組件可以例如在沒有主存儲器的情況下作為裝配變型(Bestueckungsvariante)來實現。
本發明帶來以下優點，即通過對處理器的任務進行劃分，將不對稱的存儲器存取時間專用於不均一的系統，例如以高協議部分加載輸入/輸出的系統。
另外，本發明裝置帶來以下優點，即只需對處理器的任務進行劃分，而在具有分布式主存儲器的系統中不僅必須對處理器的任務進行劃分，而且必須對主存儲器中的數據進行劃分。
本發明的主題尤其適用於處理器負載和應用的存儲器需求彼此存在不協調的關係的處理器系統。
藉助於附圖，從以下對實施例的圖進行的更詳細的說明中可以看出本發明的其他特點。
圖1示出多處理器系統，
圖2示出多處理器系統的配置，以及圖3示出另一種多處理器系統。
具體實施例方式
在圖1和2中示出的兩種多處理器系統中，吞吐量基本上完全受到對公共存儲器的存取時間的限制。其主要原因在於，來自公共存儲器的數據不在處理器-高速緩衝存儲器中進行緩衝，因為否則的話在許多組件上的高速緩存一致性協議是極費事的。
根據本發明，這樣配置該多處理器系統，使得所有交換處理器和公共處理器被共同安置在唯一的組件上。按照圖3所示的結構，只將與吞吐量相關地在公共存儲器上工作的交換軟體安置在主組件上，而將其他任務轉移到第二處理器組件上，其中不發生原來的公共存儲器到組件上的分配。
圖3示出本發明的多處理器系統的示意結構。在該多處理器系統中，不僅將一個或者多個處理器安置在組件上，而且將第一工作存儲器也安置在組件上。按照圖3所示的裝置，整個公共的第一工作存儲器S處於一個組件上。在這種根據本發明的配置中，處於該組件上的處理器能夠非常快速地存取布置在相同組件上的第一工作存儲器S。組件B1，...，Bn分別通過接口INT相互連接。相鄰組件Bn上的處理器Pn-1，...，Pn被考慮用於執行其他的任務、例如在交換設備的後臺運行的業務功能。如此設計對公共的第一工作存儲器S的存取，使得處理器要執行的任務被分成時間緊迫的處理和時間不太緊迫的處理。可以附加地將對第一工作存儲器S的存取分成具有高存取率的任務和那些具有低存取率的任務。在電話交換設備中，預定利用原來的交換技術、呼叫處理的時間緊迫的應用，和例如通過設備的操作和維護以及外部接口耗費計算的協議處理的時間不緊迫的應用。
在圖3所示的裝置中，還存在以下可能性，即除了原來的公共工作存儲器之外還有其他的存儲器位於處理器組件上。這不僅可以附加地是分別分配給單個處理器的本地存儲器，而且還可以是例如在有效率的處理器中所使用的高速緩衝存儲器。
利用圖3所示的、具有不對稱存儲器分布的處理器裝置，通過添加其他的處理器組件來提高共享存儲器處理器的計算效率，而對於系統內核來說不必承受迄今不可避免的存儲器存取的速度延緩。
權利要求
1.用於至少具有第一和第二組件(B1，...，Bn)的多處理器系統的存儲器存取的電路裝置，其中在所述第一和第二組件上分別布置有至少一個處理器(P1，P2，...；P(n-1)，...，Pn)，並且所述處理器或者直接或者通過接口(INT)跨組件地相連接，其特徵在於，所述第一組件(B1)具有公共的第一工作存儲器(S)，其中在所述第一組件上在所述處理器(P1，P2，...)上運行的時間緊迫的程序能夠對所述第一工作存儲器進行快速存取，而由布置在所述第二組件上的處理器接管時間不緊迫的低優先級的程序。
2.用於至少具有第一和第二組件(B1，...，Bn)的多處理器系統的存儲器存取的方法，其中在所述第一和第二組件上分別布置有至少一個處理器(P1，...，Pn)，並且所述存儲器或者直接或者通過接口跨組件地相連接，其特徵在於，在所述第一組件上的時間緊迫的程序能夠對公共的第一工作存儲器進行快速存取，由布置在所述第二組件上的處理器接管時間不緊迫的低優先級的程序。
全文摘要
在這種電路裝置以及與其有關的方法中，在具有直接存儲器存取的組件上執行需時間緊迫地執行的程序，而由布置在相鄰組件上的處理器接管時間不緊迫的程序。
文檔編號G06F15/167GK1728122SQ20051008788
公開日2006年2月1日 申請日期2005年8月1日 優先權日2004年7月30日
發明者M·梅恩茨, P·佩勒斯卡, M·勞, K·薩波塔 申請人:西門子公司