一種高k金屬柵器件金屬電阻結構及其製作方法
2023-05-16 22:43:51 2
一種高k金屬柵器件金屬電阻結構及其製作方法
【專利摘要】本發明提供一種高k金屬柵器件金屬電阻結構及其製作方法，所述製作方法包括步驟：1）於表面具有高k介質層或高k介質層/金屬保護層的淺溝道隔離區表面沉積摻雜多晶矽層；2）於摻雜多晶矽層的兩端去除部分的摻雜多晶矽，然後於該兩端形成金屬電極；3）採用選擇性沉積工藝於摻雜多晶矽層及金屬電極表面形成金屬層；4）於金屬層表面形成絕緣層，於所述絕緣層中製作接觸孔與金屬電極連接並於所述接觸孔中形成通孔電極。本發明通過於摻雜多晶矽層表面形成一層金屬層電阻或使摻雜多晶矽表面的金屬層與高k介質層的金屬保護層形成並聯電阻，大大地降低了金屬電阻結構的整體電阻，並通過調整所增加的金屬層的材料種類和厚度可實現整體電阻的可調。
【專利說明】一種高k金屬柵器件金屬電阻結構及其製作方法
【技術領域】
[0001] 本發明涉及一種半導體器件結構及其製作方法，特別是涉及一種高k金屬柵器件 金屬電阻結構及其製作方法。
【背景技術】
[0002] 根據國際半導體技術發展藍圖（international technology roadmap for semiconductor，ITRS)，CMOS技術將於2009年進入32nm技術節點。然而，在CMOS邏輯 器件從45nm向32nm節點按比例縮小的過程中卻遇到了很多難題。為了跨越尺寸縮小所 帶來的這些障礙，要求把最先進的工藝技術整合到產品製造過程中。根據現有的發展趨 勢，可能被引入到32nm節點的新的技術應用，涉及如下幾個方面：浸入式光刻的延伸技 術、遷移率增強襯底技術、金屬柵/高介電常數柵介質（metal/high-k，MHK)柵結構、超淺 結（ultra-shallow junction, USJ)以及其他應變增強工程的方法，包括應力鄰近效應 (stress proximity effect，SPT)、雙重應力襯裡技術（dualstress liner，DSL)、應變記憶 技術（stress memorization technique，SMT)、STI 和 PMD 的高深寬比工藝（high aspect ratio process，HARP)、米用選擇外延生長（selective epitaxial growth，SEG)的嵌入 SiGe(pFET)和 SiC(nFET)源漏技術、中端（middle of line，MOL)和後端工藝（back-end of line，BE0L)中的金屬化以及超低k介質（ultra low-k，ULK)集成等。
[0003] 近年來，金屬-絕緣體-金屬（MIM)電容和金屬電阻器受到關注，其在高速電路中 的應用尤為突出。
[0004] 現有的一種用於高k金屬柵工藝的金屬電阻結構的設計如圖1所示。其包括一淺 溝道隔離區101 ;結合於所述淺溝道隔離區表面高k介質層103及TiN層104 ;結合於所述 TiN層表面的摻雜多晶矽層108,位於所述摻雜多晶矽層兩側的金屬層105,以及覆蓋上述 結構的絕緣層106,絕緣層中具有接觸孔，所述接觸孔填充有金屬電極107。
[0005] 在這種設計中，由於較薄的TiN層會使電阻增大而不能滿足器件的需求，但是，如 果為了降低電阻而增加 TiN層的厚度，過厚的TiN層則會影響電晶體的功能和設備性能。
[0006] 因此，提供一種能夠提高金屬絕緣器性能的方法實屬必要。
【發明內容】
[0007] 鑑於以上所述現有技術的缺點，本發明的目的在於提供一種高k金屬柵器件金屬 電阻結構的製作方法，用於解決現有技術中金屬電阻中TiN厚度太薄而導致電阻過大，或 TiN滿足了電阻需求但厚度太大而影響器件性能的問題。
[0008] 為實現上述目的及其他相關目的，本發明提供一種高k金屬柵器件金屬電阻結構 的製作方法，至少包括以下步驟：
[0009] 1)於表面具有高k介質層或高k介質層/金屬保護層的淺溝道隔離區表面沉積摻 雜多晶娃層；
[0010] 2)於所述摻雜多晶矽層的兩端去除部分的摻雜多晶矽，然後於該兩端形成金屬電 極；
[0011] 3)採用選擇性沉積工藝於所述摻雜多晶矽層及金屬電極表面形成金屬層；
[0012] 4)於所述金屬層表面形成絕緣層，於所述絕緣層中製作接觸孔並於所述接觸孔中 形成通孔電極。
[0013] 作為本發明的高k金屬柵器件金屬電阻結構的製作方法的一種優選方案，步驟1) 所述的金屬保護層為TiN層或TaN層。
[0014] 作為本發明的高k金屬柵器件金屬電阻結構的製作方法的一種優選方案，步驟2) 採用幹法刻蝕法或溼法腐蝕法去除所述摻雜多晶矽。
[0015] 作為本發明的高k金屬柵器件金屬電阻結構的製作方法的一種優選方案，步驟2) 所述的摻雜多晶矽去除工藝與高k金屬柵工藝中的多晶矽假柵去除工藝同時進行。
[0016] 作為本發明的高k金屬柵器件金屬電阻結構的製作方法的一種優選方案，步驟3) 的選擇性沉積工藝為電化學沉積工藝。
[0017] 作為本發明的高k金屬柵器件金屬電阻結構的製作方法的一種優選方案，所述金 屬層為CoWP層或CoMoP層。
[0018] 本發明還提供一種高k金屬柵器件金屬電阻結構，至少包括：
[0019] 淺溝道隔離區；
[0020] 高k介質層或高k介質層/金屬保護層，結合於所述淺溝道隔離區表面；
[0021] 摻雜多晶矽層，結合於所述高k介質層或高k介質層/金屬保護層表面；
[0022] 金屬電極，結合於所述高k介質層或高k介質層/金屬保護層表面且位於所述摻 雜多晶矽層兩端；
[0023] 金屬層，結合於所述摻雜多晶娃層及金屬電極表面；
[0024] 絕緣層，結合於所述金屬層表面，且其具有接觸孔；
[0025] 通孔電極；填充於所述接觸孔與所述金屬層連接。
[0026] 作為本發明的高k金屬柵器件金屬電阻結構的一種優選方案，所述的金屬保護層 為TiN層或TaN層。
[0027] 作為本發明的高k金屬柵器件金屬電阻結構的一種優選方案，所述金屬層為CoWP 層或CoMoP層。
[0028] 如上所述，本發明提供一種高k金屬柵器件金屬電阻結構及其製作方法，所述制 作方法包括步驟：1)於表面具有高k介質層或高k介質層/金屬保護層的淺溝道隔離區表 面沉積摻雜多晶矽層；2)於所述摻雜多晶矽層的兩端去除部分的摻雜多晶矽，然後於該兩 端形成金屬電極；3)採用選擇性沉積工藝於所述摻雜多晶矽層及金屬電極表面形成金屬 層；4)於所述金屬層表面形成絕緣層，於所述絕緣層中製作接觸孔與金屬電極連接並於所 述接觸孔中形成通孔電極。本發明通過於摻雜多晶矽層表面形成一層金屬層電阻或使摻雜 多晶矽表面的金屬層與高k介質層的金屬保護層形成並聯電阻，大大地降低了金屬電阻結 構的整體電阻，並通過調整所增加的金屬層的材料種類和厚度可實現整體電阻的可調；本 發明工藝簡單，適用於工業生產。
【專利附圖】
【附圖說明】
[0029] 圖1顯示為現有技術中的一種高k金屬柵器件金屬電阻結構的結構示意圖。
[0030] 圖2?圖3顯示為本發明實施例1中的高k金屬柵器件金屬電阻結構的製作方法 步驟1)所呈現的結構示意圖。
[0031] 圖4?圖5顯示為本發明實施例1中的高k金屬柵器件金屬電阻結構的製作方法 步驟2)所呈現的結構示意圖。
[0032] 圖6顯示為本發明實施例1中的高k金屬柵器件金屬電阻結構的製作方法步驟3) 所呈現的結構示意圖。
[0033] 圖7?圖8顯示為本發明實施例1中的高k金屬柵器件金屬電阻結構的製作方法 步驟4)所呈現的結構示意圖。
[0034] 圖9顯示為本發明實施例1中的高k金屬柵器件金屬電阻結構的等效電阻示意 圖。
[0035] 圖10顯示為本發明實施例2中的高k金屬柵器件金屬電阻結構的結構示意圖。
[0036] 圖11顯示為本發明實施例2中的高k金屬柵器件金屬電阻結構的等效電阻示意 圖。
[0037] 元件標號說明
[0038] 201 淺溝 ΙΜ--Α?Κ 203 ,? k 介質W 204 金k4保妒U 205 摻雜
[0039] 206 Φ：Μ 電極 207 金a層 208 絕緣W 209 通孔屯極
【具體實施方式】
[0040] 以下通過特定的具體實例說明本發明的實施方式，本領域技術人員可由本說明書 所揭露的內容輕易地了解本發明的其他優點與功效。本發明還可以通過另外不同的具體實 施方式加以實施或應用，本說明書中的各項細節也可以基於不同觀點與應用，在沒有背離 本發明的精神下進行各種修飾或改變。
[0041] 請參閱圖2?圖11。需要說明的是，本實施例中所提供的圖示僅以示意方式說明 本發明的基本構想，遂圖式中僅顯示與本發明中有關的組件而非按照實際實施時的組件數 目、形狀及尺寸繪製，其實際實施時各組件的型態、數量及比例可為一種隨意的改變，且其 組件布局型態也可能更為複雜。
[0042] 實施例1
[0043] 如圖2?圖9所示，本實施例提供一種高k金屬柵器件金屬電阻結構的製作方法， 至少包括以下步驟：
[0044] 如圖2?圖3所示，首先進行步驟1)，於表面具有高k介質層/金屬保護層203? 204的淺溝道隔離區201表面沉積摻雜多晶矽層205。
[0045] 作為示例，所述的金屬保護層204為TiN層或TaN層。
[0046] 作為示例，所述高k介質層/金屬保護層與所述高k金屬柵器件的高k柵介質及 金屬保護層同時形成，並不需要額外增加工藝步驟。
[0047] 作為示例，所述摻雜多晶矽層205為摻雜的摻雜多晶矽層，可以是P型摻雜的摻雜 多晶矽層，也可以是N型摻雜的摻雜多晶矽層，可以根據器件類型進行確定。
[0048] 如圖4?圖5所示，然後進行步驟2)，於所述摻雜多晶矽層205的兩端去除部分的 摻雜多晶娃，然後於該兩端形成金屬電極206。
[0049] 作為示例，先於所述摻雜多晶矽層205表面形成光刻膠圖形，然後採用幹法刻蝕 法或溼法腐蝕法去除所述摻雜多晶矽。
[0050] 作為示例，所述的摻雜多晶矽去除工藝與高k金屬柵工藝中的多晶矽假柵去除工 藝同時進行，並不需要額外增加工藝步驟。
[0051] 作為不例，首先於所述摻雜多晶娃層205兩端及摻雜多晶娃層205表面沉積金屬 電極206,然後採用化學機械拋光法拋光至露出所述摻雜多晶矽層205。所述金屬電極206 的材料種類可以根據器件的類型進行確定，可以是適用於N型器件的金屬或適用於P型器 件的金屬。
[0052] 如圖6所示，接著進行步驟3)，採用選擇性沉積工藝於所述摻雜多晶矽層205及金 屬電極206表面形成金屬層207。
[0053] 作為不例，米用電化學沉積工藝於所述摻雜多晶娃層205及金屬電極206表面選 擇性形成金屬層207。具體原理為電化學沉積工藝對導體表面具有較高的沉積速率，因此， 可以較快地於所述摻雜多晶矽層205及金屬電極206表形成金屬層207而不影響器件的其 它結構。
[0054] 作為示例，所述金屬層207為CoWP層或CoMoP層。
[0055] 作為示例，所述金屬層207的材料及厚度與該金屬電阻結構的最終電阻值直接相 關，可以通過調整該金屬層207的材料及厚度，從而實現金屬電阻結構電阻值的可控性。
[0056] 如圖7?圖9所示，最後進行步驟4)，於所述金屬層207表面形成絕緣層208,於 所述絕緣層208中製作接觸孔並於所述接觸孔中形成通孔電極209。
[0057] 作為示例，所述絕緣層208的材料為二氧化矽，通過化學氣相沉積法沉積法形成。
[0058] 圖9顯示為本實施例的金屬電阻結構的等效電阻圖，可以看出，增加了金屬層207 後，該金屬電阻結構相當於金屬保護層204的電阻&及金屬層207電阻R 2的並聯電阻，因 此，可以通過調整金屬層207所對應的電阻R2來調整金屬電阻結構的整體電阻。
[0059] 本實施例還提供一種高k金屬柵器件金屬電阻結構，至少包括：
[0060] 淺溝道隔離區201;
[0061] 高k介質層/金屬保護層203?204,結合於所述淺溝道隔離區201表面；
[0062] 摻雜多晶娃層205,結合於所述高k介質層/金屬保護層203?204表面；
[0063] 金屬電極206,結合於所述高k介質層/金屬保護層203?204表面且位於所述摻 雜多晶矽層205兩端；
[0064] 金屬層207,結合於所述摻雜多晶娃層205及金屬電極206表面；
[0065] 絕緣層208,結合於所述金屬層207表面，且其具有接觸孔；
[0066] 通孔電極209 ;填充於所述接觸孔與所述金屬層207連接。
[0067] 作為示例，所述的金屬保護層204為TiN層或TaN層。
[0068] 作為示例，所述金屬層207為CoWP層或CoMoP層。
[0069] 實施例2
[0070] 如圖10?圖11所示，本實施例提供一種的高k金屬柵器件金屬電阻結構的製作 方法，其基本步驟如實施例1，其中所述的高k介質層/金屬保護層203?204替換為單層 的高k介質層203。
[0071] 如圖11所示，該金屬電阻結構的等效電阻決定於所述金屬層207對應的電阻值 心，因此，同樣可以通過調整金屬層207所對應的電阻&來調整金屬電阻結構的整體電阻。
[0072] 如圖10所述，本實施例還提供一種高k金屬柵器件金屬電阻結構，其基本結構如 實施例1，其中，所述的高k介質層/金屬保護層203?204替換為單層的高k介質層203。
[0073] 綜上所述，本發明提供一種高k金屬柵器件金屬電阻結構及其製作方法，所述制 作方法包括步驟：1)於表面具有高k介質層或高k介質層/金屬保護層的淺溝道隔離區表 面沉積摻雜多晶矽層；2)於所述摻雜多晶矽層的兩端去除部分的摻雜多晶矽，然後於該兩 端形成金屬電極；3)採用選擇性沉積工藝於所述摻雜多晶矽層及金屬電極表面形成金屬 層；4)於所述金屬層表面形成絕緣層，於所述絕緣層中製作接觸孔與金屬電極連接並於所 述接觸孔中形成通孔電極。本發明通過於摻雜多晶矽層表面形成一層金屬層電阻或使摻雜 多晶矽表面的金屬層與高k介質層的金屬保護層形成並聯電阻，大大地降低了金屬電阻結 構的整體電阻，並通過調整所增加的金屬層的材料種類和厚度可實現整體電阻的可調；本 發明工藝簡單，適用於工業生產。所以，本發明有效克服了現有技術中的種種缺點而具高度 產業利用價值。
[0074] 上述實施例僅例示性說明本發明的原理及其功效，而非用於限制本發明。任何熟 悉此技術的人士皆可在不違背本發明的精神及範疇下，對上述實施例進行修飾或改變。因 此，舉凡所屬【技術領域】中具有通常知識者在未脫離本發明所揭示的精神與技術思想下所完 成的一切等效修飾或改變，仍應由本發明的權利要求所涵蓋。
【權利要求】
1. 一種高k金屬柵器件金屬電阻結構的製作方法，其特徵在於，至少包括以下步驟： 1) 於表面具有高k介質層或高k介質層/金屬保護層的淺溝道隔離區表面沉積摻雜多 晶娃層； 2) 於所述摻雜多晶矽層的兩端去除部分的摻雜多晶矽，然後於該兩端形成金屬電極； 3) 採用選擇性沉積工藝於所述摻雜多晶矽層及金屬電極表面形成金屬層； 4) 於所述金屬層表面形成絕緣層，於所述絕緣層中製作接觸孔並於所述接觸孔中形成 通孔電極。
2. 根據權利要求1所述的高k金屬柵器件金屬電阻結構的製作方法，其特徵在於：步 驟1)所述的金屬保護層為TiN層或TaN層。
3. 根據權利要求1所述的高k金屬柵器件金屬電阻結構的製作方法，其特徵在於：步 驟2)採用幹法刻蝕法或溼法腐蝕法去除所述摻雜多晶矽。
4. 根據權利要求1所述的高k金屬柵器件金屬電阻結構的製作方法，其特徵在於：步 驟2)所述的摻雜多晶矽去除工藝與高k金屬柵工藝中的多晶矽假柵去除工藝同時進行。
5. 根據權利要求1所述的高k金屬柵器件金屬電阻結構的製作方法，其特徵在於：步 驟3)的選擇性沉積工藝為電化學沉積工藝。
6. 根據權利要求1所述的高k金屬柵器件金屬電阻結構的製作方法，其特徵在於：所 述金屬層為CoWP層或CoMoP層。
7. -種高k金屬柵器件金屬電阻結構，其特徵在於，至少包括： 淺溝道隔離區； 高k介質層或高k介質層/金屬保護層，結合於所述淺溝道隔離區表面； 摻雜多晶矽層，結合於所述高k介質層或高k介質層/金屬保護層表面； 金屬電極，結合於所述高k介質層或高k介質層/金屬保護層表面且位於所述摻雜多 晶娃層兩端； 金屬層，結合於所述摻雜多晶娃層及金屬電極表面； 絕緣層，結合於所述金屬層表面，且其具有接觸孔； 通孔電極；填充於所述接觸孔與所述金屬層連接。
8. 根據權利要求7所述的高k金屬柵器件金屬電阻結構，其特徵在於：所述的金屬保 護層為TiN層或TaN層。
9. 根據權利要求7所述的高k金屬柵器件金屬電阻結構，其特徵在於：所述金屬層為 CoWP 層或 CoMoP 層。
【文檔編號】H01L21/02GK104112735SQ201310136100
【公開日】2014年10月22日 申請日期:2013年4月18日 優先權日:2013年4月18日
【發明者】李鳳蓮, 倪景華 申請人:中芯國際集成電路製造(上海)有限公司