多電晶體存儲單元的製作方法

2023-05-16 03:53:51 2

專利名稱：多電晶體存儲單元的製作方法
技術領域：
本發明涉及一種多電晶體存儲單元，例如雙電晶體存儲單元以及一種用於製造多電晶體存儲單元，例如雙電晶體存儲單元的方法，以及涉及一種存儲器件中這種單元的陣列。
背景技術：
雙電晶體存儲單元涉及包括至少一個存取電晶體和至少一個存儲電晶體的非易失性存儲單元。非易失性存儲單元用於廣泛的商用和軍用電子器件和設備，諸如RFID/NFC、 智慧卡、汽車應用、行動電話、無線電或者數位相機。這些電子設備的市場不斷地要求器件具有更低的電壓、更低的功耗和減小的晶片尺寸。
所述存取電晶體典型地包括可以用作源極或者漏極的擴散注入(diffusion implant)、存取溝道區和存取柵極。所述存取溝道區經常設置在存取電晶體的擴散區域的中間。所述存儲電晶體典型地包括可以用作源極或者漏極的擴散注入、存儲溝道區、存儲柵極堆疊和存儲柵極。所述存儲溝道區經常設置在擴散注入的中間。所述存儲柵極堆疊典型地位於存儲溝道區上並且設置用於存儲電荷。典型地，所述存儲柵極堆疊包括由第一絕緣層、電荷存儲層和第二絕緣層組成的層的堆疊，其中所述第一絕緣層設置在存儲溝道區和電荷存儲層的中間，以及所述第二絕緣層設置在電荷存儲層和存儲柵極的中間。在存儲電晶體柵極電壓的控制下，即在存儲柵極電壓的控制下，所述存儲柵極堆疊可以進行編程或者擦除。
在SONOS (半導體氧化物-氮化物-氧化物半導體)存儲單元器件中，所述存儲柵極堆疊包括至少底部二氧化矽層、電荷俘獲氮化矽層和頂部二氧化矽層的堆疊，也被稱作 ONO堆疊。由於可以獲得減小的編程和擦除電壓，SONOS存儲單元器件可以按比例使用。然而，由於這種由直接隧穿操作的低功率SONOS存儲單元受保持性問題困擾，與金屬柵結合的高K電介質用於替代氧化矽層。這種非易失性存儲單元，其中所述氧化矽層由HfSiOx替代，通常被稱作SHINOS存儲電晶體。然而，儘管這種SHINOS存儲電晶體在編程和擦除特性、 耐久性和保持性方面具有期望的性能，但是這種具有配置為HfSiOx的高K柵極電介質的存儲電晶體受固有的可靠性問題困擾。
因此，本發明的目標是提供一種多電晶體存儲單元，例如雙電晶體存儲單元，一種用於製造能夠提供良好可靠性的多電晶體存儲單元，例如雙電晶體存儲單元，以及在存儲器件中這種單元的陣列。
本發明的一個優點是能夠向多電晶體存儲單元，例如雙電晶體存儲單元提供減小的編程和擦除電壓。

發明內容
通過設置在半導體襯底上的多電晶體存儲單元，例如雙電晶體存儲單元解決了這一目標，所述半導體襯底包括存取電晶體和存儲電晶體，所述存取電晶體包括存取溝道區、第一注入(implant)和第二注入、第一擴散注入和第二擴散注入以及存取柵極，其中所述存取溝道區設置在第一注入和第二注入的中間，所述第一注入和第二注入設置在第一擴散注入和第二擴散注入的中間，所述存取柵極設置在存取溝道區的上方。所述存儲電晶體包括存儲溝道區、第三注入和第四注入、第三擴散注入和第四擴散注入、存儲柵極堆疊和存儲柵極，所述存儲溝道區設置在所述第三注入和第四注入的中間，所述第三注入和第四注入設置在第三擴散注入和第四擴散注入的中間，所述存儲柵極堆疊設置在存儲溝道區的上方，以及所述存儲柵極設置在存儲柵極堆疊的上方。
因此，本發明的本質想法是提供一種以高可靠性為特徵的多電晶體存儲單元，例如雙電晶體存儲單元，而優選地用金屬柵-SHINOS存儲電晶體實現，避免了具有高K電介質的存取電晶體的使用。與現有技術已知的作為存取柵極的NMOS電晶體相比較，另外的優點是根據本發明所述的多電晶體存儲單元例如雙電晶體存儲單元沒有給存儲單元尺寸帶來任何約束。優選地，第二擴散注入與第三擴散區域相同。更優選的是存儲柵極堆疊的寬度超過存儲溝道區的寬度和/或存取柵極的寬度超過存取溝道區的寬度。
根據本發明的另一個優選實施例，所述存儲柵極堆疊包括底部電介質層、諸如氮化物電荷俘獲層的電荷俘獲層、頂部電介質層、金屬層和多晶矽層，其中所述電荷俘獲層例如氮化物電荷俘獲層設置在底部電介質層的上方，所述頂部電介質層設置在電荷俘獲層例如氮化物電荷俘獲層的上方，所述金屬層設置在頂部電介質層的上方，以及所述多晶矽層設置在金屬層的上方。優選地，所述電荷俘獲層配置為Si3N4以及所述多晶矽層優選地包括 10-20nm的厚度。
根據本發明的另一個優選實施例，所述存取電晶體是增強結型場效應電晶體 (JFET)。更優選地是所述結型場效應電晶體配置為自對準JFET。
根據本發明的另一個優選實施例，所述存取溝道區和/或存儲溝道區是淺η型導電注入。換言之，所述存取溝道區和/或存儲溝道區優選地配置為耗盡層，即通過磷注入。
根據本發明的另一個優選實施例，所述存取柵極和/或存儲柵極是P+型導電外延矽層或者P+型導電多晶矽層。換言之，所述JFET的存取柵極可以配置為P+摻雜外延矽層或者P+摻雜多晶矽層，然而後一個實施例假定可以容忍帶有P+摻雜多晶矽柵極的JFET存取電晶體的洩漏。
根據本發明的另一個優選實施例，半導體襯底包括快閃記憶體(flash)p阱型導電矽層和η阱型導電矽層，其中所述快閃記憶體ρ阱型導電矽層設置在η阱型導電矽層的上方。
根據本發明的另一個優選實施例，所述第一注入和/或第二注入和/或第三注入和/或第四注入是低摻雜或中度摻雜漏極注入，和/或第一擴散注入和/或第二擴散注入和/或第三擴散注入和/或第四擴散注入是高摻雜漏極或源極注入。換言之，這種低摻雜或者中度摻雜漏極注入允許在待形成的漏極/源極和所述存取溝道區和/或存儲溝道區之間產生減小的摻雜梯度，降低了鄰近所述柵極/源極的所述存取溝道區和/或存儲溝道區中的最大電場。優選地，低摻雜或中度摻雜漏極注入配置為劑量為每平方釐米IO13-IOw原子量級的雜質注入。更優選地是高摻雜漏極或者源極注入配置為每平方釐米IO15原子量級的雜質濃度。
根據本發明的另一個優選實施例，所述存取柵極和/或存儲柵極堆疊以及存儲柵極具有兩個相對的側面，每一個側面基本上垂直於半導體襯底延伸，其中間隔物分別與存取柵極和/或存儲柵極堆疊以及存儲柵極的每個相對的側面相連。所述間隔物可以提供例如為氮化物間隔物。優選的是存取柵極和與存取柵極每一側相關聯的間隔物的寬度等於所述第一注入、存取溝道區和第二注入的寬度。更優選的是存儲柵極和與存儲柵極每一側相關聯的間隔物和存儲柵極堆疊的寬度等於所述第三注入、存儲溝道區和第四注入的寬度。
本發明的目標還通過一種用於製造設置在半導體襯底上的多電晶體存儲單元例如雙電晶體存儲單元的方法來解決，所述方法包括以下步驟打開半導體襯底中將要形成存取電晶體和存儲電晶體的區域，同時留下矽有源區；在將要形成存取電晶體和存儲電晶體的區域中沉積存儲柵極堆疊；在將要形成存儲電晶體的區域中在存儲柵極堆疊的上方施加掩模；在將要形成存取電晶體的區域中去除存儲柵極堆疊的一部分並且在將要形成存儲電晶體的區域中剝離存儲柵極堆疊上方的掩模；在存儲柵極堆疊的上方生長第一矽層並且在將要形成存儲電晶體的區域上方生長第二矽層；在第一矽層上方施加第一掩模並且在第二矽層上方施加第二掩模；去除第一掩模外的一部分第一矽層並且去除第二掩模外的一部分第二矽層以便形成存取柵極，並且剝離第一掩模和第二掩模；在矽有源區中施加四個注入，其中每一個注入分別置於靠近存儲柵極堆疊和存取柵極的每一個末端；以及在矽有源區施加四種擴散注入，其中分別置於靠近存儲柵極堆疊和存取柵極的每兩個注入被設置在每兩個擴散注入的中間。
根據本發明所述的這種多電晶體存儲單元，例如雙電晶體存儲單元比現有技術有優勢，因為它提供了提高的可靠性，而與現有技術已知的作為存取電晶體的NMOS電晶體的製造方法相比並沒有給存儲單元尺寸帶來任何約束。值得注意的是，根據本發明所述的製造多電晶體存儲單元例如雙電晶體存儲單元的方法採用了現有技術中已知的半導體製造技術，例如幹法刻蝕、氫氟酸(HF)清洗或者溼法刻蝕。
根據本發明的另一個優選實施例，所述存儲柵極堆疊包括底部電介質層、例如氮化物電荷俘獲層的電荷俘獲層、頂部電介質層、金屬層和多晶矽層，其中所述例如氮化物電荷俘獲層的電荷俘獲層設置在底部電介質層的上方，所述頂部電介質層設置在例如氮化物電荷俘獲層的電荷俘獲層的上方，所述金屬層設置在頂部電介質層的上方，以及所述多晶矽層設置在金屬層的上方。優選的是所述電荷俘獲層包括Si3N4。所述多晶矽層優選地為 10-20nm 厚。
根據本發明的另一個優選實施例，所述存取電晶體配置為增強結型場效應電晶體 (JFET)。更優選的是所述JFET配置為自對準JFET。因此與現有技術相比有優勢的是本發明允許一種包括JFET作為存取電晶體而不增加任何附加掩模和/或工藝步驟的製造多電晶體存儲單元例如雙電晶體存儲單元的方法。
根據本發明的另一個優選實施例，所述用於製造多電晶體存儲單元例如雙電晶體存儲單元的方法包括在矽有源區中形成淺η型導電注入的步驟。換言之，執行這種淺η 型導電注入以產生存儲電晶體的耗盡存儲柵極，並且優選地利用專用掩模在初始快閃記憶體阱 (flash-well)注入期間執行這種淺η型導電注入。
根據本發明的另一個優選實施例，所述第一矽層和/或第二矽層是ρ+型導電外延矽層或者P+型導電多晶矽層。更優選的是所述半導體襯底包括快閃記憶體P阱型導電矽層和η阱型導電矽層，其中所述快閃記憶體P阱型導電矽層設置在η阱型導電矽層的上方。根據本發明的另一個優選實施例，所述四個注入的每一個都是低摻雜或中度摻雜漏極注入和/或所述四個擴散注入的每一個都是高摻雜漏極或源極注入。
上述存儲單元優選地用於陣列中。因此，本發明提供了一種包括至少一個設置在半導體襯底上的多電晶體存儲單元的存儲陣列，其中所述多電晶體存儲單元包括 -存取電晶體和存儲電晶體； -所述存取電晶體包括存取溝道區、第一注入和第二注入、第一擴散注入和第二擴散注入以及存取柵極，其中 -所述存取溝道區設置在第一注入和第二注入的中間； -所述第一注入和第二注入設置在第一擴散注入和第二擴散注入的中間； -所述存取柵極設置在存取溝道區的上方； -所述存儲電晶體包括存儲溝道區、第三注入和第四注入、第三擴散注入和第四擴散注入、存儲柵極堆疊以及存儲柵極，其中 -所述存儲溝道區設置在第三注入和第四注入的中間； -所述第三注入和第四注入設置在第三擴散注入和第四擴散注入的中間； -所述存儲柵極堆疊設置在存儲溝道區的上方；以及 -所述存儲柵極設置在存儲柵極堆疊的上方。
所述存儲單元的這列可以提供給允許獨立地讀取和寫入每個存儲單元的行/列尋址器件，即陣列中的每個存儲單元都是單獨可尋址的。
這種存儲陣列可以是NAND、N0R、2T、AND或虛地型，或者是FLASH或E2PROM存儲器。
將參考下文所述的實施例理解和闡述本發明的這些及其他方面。


在附圖中 圖1至圖7示出了用於製造根據本發明優選實施例所述的雙電晶體存儲單元的不同和連續的製造步驟。
具體實施例方式在以下優選實施例的詳細說明中，參考附圖，所述附圖組成了詳細說明的一部分並且通過舉例說明具體實施例的方式示出，通過這種方式可以實踐本發明。所述附圖只是示意性的而不是限制性的。在附圖中，出於說明的目的某些元件的尺寸可能被誇大，並沒有按照比例繪製。本領域的普通技術人員應當理解在不脫離本發明範圍的情況下可以實現其他實施例和可以做出結構的改變。
此外，在說明書和權利要求中的第一、第二、第三和類似術語用於區分相似的元件，不一定用於描述順序或者時序。應當理解，這樣使用的術語在適當的環境下是可互換的，並且在此描述的本發明實施例能夠以不同於在此描述或者闡釋的順序執行。
此外，在說明書和權利要求中的頂部、底部、上方、下方和類似術語用於描述性目的，不一定用於描述相對位置。應當理解，這樣使用的術語在適當的環境下是可互換的，並且在此描述的本發明實施例能夠以不同於在此描述或者闡釋的方位執行。
值得注意的是，權利要求中使用的術語「包括」不能解釋為局限於對其後所列措施，不排除其他元件或者步驟。因此，表述「一種包括裝置和裝置B的器件」的範圍不應該局限於僅包括部件A和B的器件。這意味著關於本發明，所述器件的唯一相關的部件是A 和B。
在本發明的實施例中，術語「襯底，，1可以包括任何可以使用的或者其上可以形成器件、電路或者外延層的基礎材料。在其他替代實施例中，該「襯底」 1可以包括半導體襯底1，諸如摻雜矽、砷化鎵(GaAs)、磷砷化鎵(GaAsP)、鍺(Ge)或者矽鍺(SiGe)襯底1。所述「襯底」 1除了半導體襯底1部分外可以包括，例如諸如SiO2或者Si3N4層的絕緣層。因此，所述術語「襯底」 1還包括玻璃上矽(silicon-on-glass)、藍寶石襯底上矽1。因此術語 「襯底」 1通常用於定義位於感興趣的層或者部分下方的層元件。同時，所述「襯底」 1可以是其上形成層的任何其他基底，例如玻璃或者金屬層。下面的工藝步驟將主要參考矽工藝進行描述，但是本領域普通技術人員應當理解可以基於其他半導體材料系統執行本發明並且本領域普通技術人員可以選擇合適的材料作為下述電介質和導電材料的等效物。
下面將以雙電晶體存儲單元為例詳細說明根據本發明所述的多電晶體存儲單元。
在根據本發明優選實施例所述的製造雙電晶體存儲單元的第一製造步驟中，如圖 1所示，提供了襯底1。所述襯底1包括η阱型導電矽層2、設置在η阱型導電矽層2上方的快閃記憶體P阱型導電矽層3以及提供為淺η型導電注入或耗盡(磷)層、設置在快閃記憶體P阱型導電矽層3上方的矽有源區4。在各自的製造步驟期間，在第一多晶矽層之後用與快閃記憶體阱限定相同的掩模打開快閃記憶體/EEPROM區域，存取電晶體5和存儲電晶體6形成在其中。換言之，快閃記憶體/EEPROM區域的打開需要去除存取電晶體5和存儲電晶體6的多晶矽層以及各自的氧化物，留下矽有源區4用於另外的處理。
從圖1還可以看出，存儲柵極堆疊7沉積在半導體襯底1上。所述存儲柵極堆疊 7自下而上包括底部電介質層8、諸如氮化物電荷俘獲層的電荷俘獲層9、頂部電介質層10、 金屬層11和多晶矽層12。根據本發明的優選實施例，所述底部電介質層8配置為隧穿高K 電介質層，所述諸如氮化物電荷俘獲層9的電荷俘獲層配置為Si3N4電荷俘獲層，所述頂部電介質層10配置為阻擋(blocking)電介質層，以及所述多晶矽層12配置為厚度在10至 20nm之間。值得注意的是，所述多晶矽層12是為了保護存儲柵極堆疊7以及在稍後的製造步驟中支持存儲柵極21的生長。
從圖2中可以看出，在存儲柵極堆疊7的上方將要形成存儲電晶體6的區域中施加掩模13。在下一個製造步驟中，所述存儲柵極堆疊7將被幹法刻蝕，停止於矽有源區4 上，如圖3所示。還可以看出，在將要形成存取電晶體5的區域中部分地去除所述存儲柵極堆疊7。
在用專用掩模的初始快閃記憶體阱注入期間，執行淺η型注入用於產生存儲電晶體6的耗盡存儲溝道區23。相同的注入用於產生作為存取電晶體5的增強結型場效應電晶體 (JFET)的存取溝道區14，如圖6所示。可以在上一個幹法刻蝕製造步驟之後用掩模13調整這些注入。
如圖4所示，在氫氟酸(HF)清洗的矽表面上，生長了 P+摻雜外延矽層15。在下一個製造步驟中，如圖5所示，在ρ摻雜外延矽層15的上方將要形成存儲電晶體6的區域中施加第一掩模16，以及在ρ+摻雜外延矽層15的上方將要形成存取電晶體5的區域中施加第二掩模17。通過幹法刻蝕形成存取電晶體5和存儲電晶體6，可能在附加溼法刻蝕步驟的範圍內，以便清洗任何殘留的高K電介質，隨後是抗蝕劑剝離，如圖6所示。這樣，形成了存儲柵極21和存取柵極22。
此後，如圖6和圖7所示，所述製造等同於標準的MOS集成並且包括低摻雜或中度摻雜漏極注入18，諸如氮化物間隔物的d形間隔物19的形成以及高摻雜漏極和源極注入 20，隨後是標準的線路處理的中端和後端(midandbackend)。
生長在掩模13上的ρ+摻雜外延矽層15體現了配置為JFET的存取電晶體5的存取柵極的作用。這樣，可以以自對準的方式實現JFET電晶體並且使存儲單元尺寸可與標準 MOS基存儲單元可比擬。值得注意的是，用於提供配置為JFET的存取電晶體5的存儲溝道區14的η型溝道注入應該使得在沒有向存儲單元施加任何偏置電壓的情況下該層全部耗盡。此外，可以分別相對於期望的讀出電流以及漏極至柵極和源極至柵極結的擊穿優化配置為JFET的存取電晶體5的低摻雜或中度摻雜漏極注入18和/或高摻雜漏極和源極注入 20。
根據本發明任何實施例所述的多電晶體存儲單元都可以在存儲陣列結構中執行。 所述存儲單元陣列配置有行/列尋址器件，允許獨立地讀取和寫入每個存儲單元，即陣列中的每個存儲單元都是獨立可尋址的。根據本發明實施例所述的存儲單元可以用在諸如 NAND, NOR, AND,2Τ和虛地型的存儲陣列中，也可以用於FLASH或E2PROM存儲中。
根據本發明實施例所述的多電晶體存儲單元可用於各種半導體電子設備中。具體地，根據本發明實施例所述的存儲陣列可用於各種電子設備中，諸如PDA、行動電話、記憶棒、智慧型手機等。
儘管在附圖和前述說明書中詳細闡釋和描述了本發明，但是這些闡釋和描述被認為是闡釋性或示例性的，而不是限制性的。本發明不限於已公開的實施例。
本領域普通技術人員通過對附圖、資料披露和所附權利要求的學習，在實踐本發明時可以理解並且實現已公開實施例的其他變化。在權利要求中，不定冠詞「一個」不排除複數。在互不相同的從屬權利要求中列舉的某些方法不表示這些方法的結合不能加以利用。權利要求中的任何參考符號不被解釋為限制範圍。
權利要求
1.一種設置在半導體襯底(1)上的多電晶體存儲單元，包括 -存取電晶體(5)和存儲電晶體(6)；-所述存取電晶體( 包括存取溝道區(14)、第一注入和第二注入、第一擴散注入和第二擴散注入以及存取柵極(22)，其中-所述存取溝道區(14)設置在第一注入和第二注入的中間； -所述第一注入和第二注入設置在第一擴散注入和第二擴散注入的中間； -所述存取柵極0 設置在存取溝道區(14)的上方；-所述存儲電晶體(6)包括存儲溝道區(23)、第三注入和第四注入、第三擴散注入和第四擴散注入、存儲柵極堆疊(7)和存儲柵極(21)，其中-所述存儲溝道區設置在所述第三注入和第四注入的中間； -所述第三注入和第四注入設置在第三擴散注入和第四擴散注入的中間； -所述存儲柵極堆疊(7)設置在存儲溝道區的上方，以及 -所述存儲柵極設置在存儲柵極堆疊(7)的上方。
2.根據權利要求1所述的多電晶體存儲單元，其中所述存儲柵極堆疊(7)包括底部電介質層(8)、電荷俘獲層(9)、頂部電介質層(10)、金屬層(11)和多晶矽層(12)，並且其中所述電荷俘獲層(9)設置在所述底部電介質層(8)的上方，所述頂部電介質層(10)設置在電荷俘獲層(9)的上方，所述金屬層(11)設置在所述頂部電介質層(10)的上方，以及所述多晶矽層(12)設置在所述金屬層(11)的上方。
3.根據權利要求1或2所述的多電晶體存儲單元，其中所述存取電晶體( 是增強結型場效應電晶體。
4.根據權利要求1至3中任一項所述的多電晶體存儲單元，其中所述存取溝道區(14) 和/或所述存儲溝道區是淺η型導電注入。
5.根據權利要求1至4中任一項所述的多電晶體存儲單元，其中所述存取柵極02)和 /或所述存儲柵極Oi)是P+型導電外延矽層(1 或者P+型導電多晶矽層。
6.根據權利要求1至5中任一項所述的多電晶體存儲單元，其中所述半導體襯底(1) 包括快閃記憶體P阱型導電矽層⑶和η阱型導電矽層O)，其中所述快閃記憶體ρ阱型導電矽層(3)設置在η阱型導電矽層O)的上方。
7.根據權利要求1至6中任一項所述的多電晶體存儲單元，其中第一注入和/或第二注入和/或第三注入和/或第四注入是低摻雜或中度摻雜漏極注入(18)，和/或第一擴散注入和/或第二擴散注入和/或第三擴散注入和/或第四擴散注入是高摻雜漏極或源極注入 OO)。
8.根據權利要求1至7中任一項所述的多電晶體存儲單元，其中所述存取柵極02)和 /或所述存儲柵極堆疊(7)以及所述存儲柵極具有兩個相對的側面，每一個側面基本上垂直於半導體襯底(1)延伸，並且其中間隔物(19)分別與所述存取柵極02)和/或所述存儲柵極堆疊(7)以及所述存儲柵極的每個相對的側面相關聯。
9.一種用於製造設置在半導體襯底(1)上的多電晶體存儲單元的方法，包括以下步驟-打開半導體襯底(1)中將要形成存取電晶體( 和存儲電晶體(6)的區域，留下矽有源區(4)；-在將要形成存取電晶體( 和存儲電晶體(6)的區域中沉積存儲柵極堆疊(7)； -在將要形成存儲電晶體(6)的區域中在存儲柵極堆疊(7)的上方施加掩模(13)； -在將要形成存取電晶體(5)的區域中去除一部分存儲柵極堆疊(7)，並且在將要形成存儲電晶體(6)的區域中剝離存儲柵極堆疊(7)上方的掩模(13)；-在存儲柵極堆疊(7)的上方生長第一矽層，並且在將要形成存儲電晶體(6)的區域上方生長第二矽層；-在第一矽層上方施加第一掩模(16)並且在第二矽層上方施加第二掩模(17)； -去除第一掩模(16)外的一部分第一矽層並且去除第二掩模(17)外的一部分第二矽層以便形成存取柵極(22)，並且剝離第一掩模(16)和第二掩模(17)；-在矽有源區(4)中施加四個注入，其中每一個注入分別置於靠近存儲柵極堆疊(7)和存取柵極(7)的每一個末端；-在矽有源區(4)中施加四個擴散注入，其中分別置於靠近存儲柵極堆疊(7)和存取柵極(14)的每兩個注入被設置在每兩個擴散注入的中間。
10.根據權利要求9所述的方法，其中所述存儲柵極堆疊(7)包括底部電介質層(8)、 電荷俘獲層(9)、頂部電介質層(10)、金屬層(11)和多晶矽層(12)，並且其中所述電荷俘獲層(9)設置在底部電介質層(8)的上方，所述頂部電介質層(10)設置在電荷俘獲層(9)的上方，所述金屬層(11)設置在頂部電介質層(10)的上方，以及所述多晶矽層(1 設置在金屬層(11)的上方。
11.根據權利要求9或10所述的方法，其中所述存取電晶體( 是增強結型場效應電晶體。
12.根據權利要求9至11中任一項所述的方法，其中所述方法還包括在矽有源區(4) 中形成淺η型導電注入的步驟。
13.根據權利要求9至12中任一項所述的方法，其中所述第一矽層和/或第二矽層是 P+型導電外延矽層(1 或者P+型導電多晶矽層。
14.根據權利要求9至13中任一項所述的方法，其中所述半導體襯底(1)包括快閃記憶體ρ 阱型導電矽層⑶和η阱型導電矽層O)，其中所述快閃記憶體ρ阱型導電矽層(3)設置在η阱型導電矽層⑵的上方。
15.根據權利要求9至14中任一項所述的方法，其中所述四個注入的每一個都是低摻雜或中度摻雜漏極注入(18)和/或其中所述四個擴散注入的每一個都是高摻雜漏極或源極注入(20)。
16.一種包括設置在半導體襯底(1)上的至少一個多電晶體存儲單元的存儲陣列，所述多電晶體存儲單元包括-存取電晶體(5)和存儲電晶體(6)；-所述存取電晶體( 包括存取溝道區(14)、第一注入和第二注入、第一擴散注入和第二擴散注入以及存取柵極(22)，其中-所述存取溝道區(14)設置在第一注入和第二注入的中間； -所述第一注入和第二注入設置在第一擴散注入和第二擴散注入的中間； -所述存取柵極0 設置在存取溝道區(14)的上方；-所述存儲電晶體(6)包括存儲溝道區(23)、第三注入和第四注入、第三擴散注入和第四擴散注入、存儲柵極堆疊(7)以及存儲柵極(21)，其中-所述存儲溝道區設置在第三注入和第四注入的中間； -所述第三注入和第四注入設置在第三擴散注入和第四擴散注入的中間； -所述存儲柵極堆疊(7)設置在存儲溝道區的上方，以及 -所述存儲柵極設置在存儲柵極堆疊(7)的上方。
17.根據權利要求16所述的存儲陣列，其中所述存儲陣列是NAND、N0R、2T、AND或虛地型之一或者是快閃記憶體或E2PROM存儲器，或者是其組合。
18.一種半導體器件，包括根據權利要求1至8中任一項所述的至少一個存儲單元。
全文摘要
本發明涉及一種設置在半導體襯底1上的包括存取電晶體5和存儲電晶體6的多電晶體例如雙電晶體存儲單元。所述存取電晶體5包括存取溝道區14、第一注入和第二注入、第一擴散注入和第二擴散注入以及存取柵極22，其中所述存取溝道區14設置在第一注入和第二注入的中間，所述第一注入和第二注入設置在第一擴散注入和第二擴散注入的中間，所述存取柵極22設置在存取溝道區14的上方。所述存儲電晶體6包括存儲溝道區23、第三注入和第四注入、第三擴散注入和第四擴散注入、存儲柵極堆疊7和存儲柵極21，所述存儲溝道區23設置在所述第三注入和第四注入的中間，所述第三注入和第四注入設置在第三擴散注入和第四擴散注入的中間，所述存儲柵極堆疊7設置在存儲溝道區23的上方，以及所述存儲柵極21設置在存儲柵極堆疊7的上方。根據本發明所述的這種多電晶體例如雙電晶體存儲單元提供了改進的可靠性。
文檔編號H01L27/115GK102187460SQ200980141723
公開日2011年9月14日 申請日期2009年10月22日 優先權日2008年10月23日
發明者杜山·高魯波維奇 申請人:Nxp股份有限公司