半導體結構和形成電容電路元件的方法
2023-05-18 12:12:36 2
專利名稱：半導體結構和形成電容電路元件的方法
技術領域：
本發明的領域涉及在集成電路的布線的後端形成無源元件。
背景技術：
常規地，後端的無源元件如電阻器和電容器的形成利用一個或多個光刻掩模，以便在電阻器的情況下限定高電阻材料的沉積，以及在電容器的情況下限定其間有電介質的一對平板電極的沉積。
在電阻器的情況中，跟互連材料Al或Cu相比，材料具有高電阻係數，因此需要單獨的沉積步驟以及跟第n個布線層級的掩模不同的特殊掩模。在電容器的情況中，將有水平平板電極和電極間電介質的單獨的沉積步驟。
類似這些的結構執行足夠好，但是需要一個或多個額外的掩模意味著這種結構的使用導致製造掩模的額外成本，加上與額外的處理和操作步驟相關的產量降低。
本領域將受益於不需要額外的掩模和/或處理步驟的形成無源元件的方法。
發明內容
本發明涉及不需要使用額外掩模的在後端形成無源元件的方法。
本發明的特徵在於通過組合用於在後端互連的、用相同掩模限定的布線和通孔而形成結構。
本發明的另一特徵在於組合不同互連層級上的結構，使得減小所形成器件的電阻和電容值的變化性。
圖1顯示電阻器的第一實施方案的分解圖；圖2顯示電阻器的可選實施方案的頂視圖；圖3顯示電阻器的可選實施方案的側視圖；圖4顯示電阻器的可選實施方案的另一側視圖；圖5顯示電容器的實施方案的頂視圖；圖6顯示圖5的電阻器的橫截面；圖7顯示沿著垂直方向的另一橫截面；圖8說明指示可變性和級數之間的關係的曲線；圖9A和9B顯示可選實施方案的頂視圖。
具體實施例方式
無源電阻器圖1以分解圖顯示根據本發明形成的電阻器的一部分，其中在第n個金屬層級上形成的第一電阻元件10以及在第(n+1)個金屬層級上形成的第二電阻元件15通過一個或多個通孔例如填充導體的兩個通孔v1以及在第n層級上的連接接觸13-n和第(n+1)層級上的相應接觸13-(n+1)而串聯。兩個通孔用陰影線表示。提供進一步的連接，在接觸12-n處連接到在所示下方的層中的電阻元件，以及在12-(n+1)處連接到在所示上方的層中的電阻元件。
右側方框3示意地表示在所構造電路的其他部分中的在第(n+1)層級上的其他互連。方框2也示意地表示在所構造電路的其他部分中的在第n層級上的其他互連。
用本領域中已知的薄難熔金屬或難熔金屬合金成線的，用來形成該布線層級上的互連的相同材料如Cu或AlCu，以蜿蜒形狀形成圖1中的每個電阻元件。也就是，相同的掩模用來同時構圖層級間電介質(例如形成電阻元件的鑲嵌結構和鑲嵌孔洞)和相應的互連結構。可選地，如果使用負性刻蝕布線，例如AlCu布線，那麼相同掩模用來形成AlCu布線和電阻元件布線的圖案。
圖1中的例子為了說明方便僅顯示兩層級，但是任意期望的層級數可以用來形成無源元件。
包含該結構的產品(例如集成電路)的設計者將決定電阻元件的橫截面是什麼樣的。在優選實施方案中，電阻元件中布線的橫截面比相應的常規互連的最小橫截面寬度大1倍(例如1.4倍)，以及大1倍至2倍。由於期望減小最終結構的總電阻的可變性導致該違反直覺的結果，因為由此將降低電阻。布線電阻可變性由於寬度、高度和導體電阻係數的變化決定。對於最小寬度的布線，該可變性典型地由布線寬度的變化支配。因此，例如200nm寬的布線將具有比100nm寬的布線小40％的電阻可變性。另外，如圖1中所示，優選地並聯接法使用多個通孔以連接結構的層(電阻元件)。通孔的成倍會減小總電阻，但是也會減小通孔電阻可變性並增加可靠性。
圖2顯示具有一組保護緩衝結構17和18的圖1中的蜿蜒10。這些結構是包含跟蜿蜒10相同的金屬的鑲嵌溝槽。緩衝結構的功能在於減小由於蜿蜒的光刻、刻蝕和化學-機械拋光(CMP)引起的布線寬度和高度可變性。在光刻過程中，由於光散射效應，在陣列邊緣處的布線容易比陣列中的布線印刷得更大或更小，因此具有更大的寬度可變性。在刻蝕過程中，由於RIE負載效應，在嵌套陣列的邊緣處的布線具有增加的寬度可變性，以及對於鑲嵌式布線的增加的高度可變性。在CMP過程中，由於跟布線相鄰的電介質引起的腐蝕可變性，在嵌套陣列的邊緣處的布線具有增加的高度可變性。因此，緩衝結構17和18有助於保護蜿蜒10的邊緣，從而減小電阻可變性。
表格I顯示各種布線蜿蜒結構的測量的布線電阻可變性(第5至第95個百分點的範圍，在200nm和300nm晶片上測量，並且每個晶片上測量大約20個位置)。對於130nm世代(130nmgeneration)氟化SiO2(FSG)電介質，當布線寬度從200nm增加到3μm時，測量的布線電阻可變性充分地降低。對於所有結構、布線世代(wiring generation)以及電介質，當使用的布線層級的數目從1增加到2增加到3時，測量的布線可變性降低。
表格I電阻可變性vs.層級數
圖3顯示電阻器的可選實施方案的橫截面。形成從底部通過通孔31到標記為31-1的金屬1線段(電阻元件)的連接。示例地，金屬31-1(或其他電阻元件)的長度小於發生Cu或AlCu電遷移所需的臨界長度(例如1-20微米的量級)，以便利用短長度效應，其減小電應力下的金屬中的電遷移效應。層級2上的類似電阻元件32-2，層級3上的32-3以及層級4上的32-4被連接。成雙的通孔31-1，31-2和31-3跟先前的實施方案一樣提供減小的可變性。線段顯示為直線，但也可以是像圖1和2中那樣的蜿蜒，或者任意其他期望的形狀。
圖4顯示圖3的實施方案的摺疊版本，其中層級3電阻元件位於層級2元件上方。該實施方案提供更緊湊的布局，節省了面積；以及由於使用多個布線層級減小了電阻可變性。
無源電容器可以使用BEOL布線的自身或固有電容形成晶片上電容(J.Kim et al.，IEEE 2003 Symp.on VLSI Circuits，p29)。通過利用跟在前面針對電阻器所討論的那些類似的方法，可以增加垂直固有電容器(VNC)電容，可以降低電容可變性，以及可以提高可靠性，其通過傾斜電壓直到電容器失效、執行依賴時間的電介質擊穿應力(TDDB)，或者按特定漏電流準則計算產出來測量。
增加VNC電容器的電容密度的一種方法是在互相貫通的梳狀結構之間包含通孔。圖5顯示根據本發明的電容器50的實施方案的頂視圖，其中電容器結構包括例如通過層級間電介質中鑲嵌工藝形成的兩個相間交叉的電極55和52。箭頭6-6和7-7分別表示圖6和圖7中所示的橫截面的位置。電容器包括跟放置在通孔中的垂直連接器53相配合的一組幾個層級的電極。在該例子中，兩個電極的通孔相互對齊，也就是兩個55和52在相鄰的行k和k+1中具有通孔。圖5中的在電極55和52之間的間距例如是基本規則允許的最小值。另外，手指電極中的導電材料的寬度大於最小寬度，以便減小可變性並允許通孔的邊沿的製造。在圖6中用括號54表示邊沿。常規製造的這些邊沿用來減小通孔之間短路的風險。例如，如果最小的布線寬度和間隔是100nm，那麼可以使用布線之間100nm的間隔，以及可以使用140nm的布線寬度。這導致通孔上的每邊邊沿為20nm，這將減小未對準通孔或過寬通孔跟相鄰布線或通孔短路的可能性。
圖6顯示沿著圖5中的線6-6的橫截面，其中5層級電極55和52跟連接器53相配合。鑲嵌電極和垂直連接器都對結構的電容有貢獻。
圖7顯示顯示結構的一部分的穿過線7-7的橫截面。結果是由手指電極和通孔形成有效的垂直電容器平板。在該例子中，可以看到通孔將對該版本的電容有貢獻，因為它們相對彼此對齊(如圖5中所示)。
表格II顯示降低如圖6中所示的結構中通孔的橫向尺寸的效果，其中用跟該金屬層級上其他互連結構相同的掩模沉積的由金屬製成的實心手指電極通過金屬連線垂直連接，並且垂直連接器之間具有間隔，使得垂直結構不是實心的。由於添加通孔導致的VNC平板之間增加的電場耦合，預期增加最小間隔(密集)通孔將會使電容密度增加20％。為了提供該VNC結構的產量和可靠性，通過如圖9A(頂視圖)中所示的使通孔錯列從而降低通孔密度是合乎需要的。在該情況中，通孔間距從1.0倍通孔寬度增加到3.0倍通孔寬度，並且通孔居中以使VNC電容器的不同平板上的通孔之間的間距達到最大。如表格II中所示，由於將它們錯列從而減小通孔密度，僅使電容密度降低～1％，因為仍然存在足夠高的通孔密度。
表格II
圖8顯示補充表格I的數據的，對於各種尺寸和金屬間電介質材料的，增加金屬層級的數目時電容的可變性的效果。豎軸是對於金屬層級數目作圖的參數(電容)的第5至第95個百分點的電學測量範圍。顯然地，當金屬層級的數目降低時，可變性增加。
圖9A和9B顯示錯列通孔VNC實施方案的詳細頂視圖，其中通孔被錯列；也就是，連接電極52的層的通孔位於行N和N+2等，而連接電極55的層的通孔位於行N和N+2之間，也就是位於行N+1等。該布距稍微減小通孔對電容的貢獻，但也減小由於連接器53相對於實心的手指52和55的未對準而引起短路的風險。例如，使用布線之間100nm的間距和140nm寬的布線，不減小通孔密度時使100nm寬的通孔交錯將使電容降低大約0.2％(圖9a)。如果跟通孔密度減小50％一起使用錯列通孔(也就是通孔間距從100nm增加到300nm)，那麼電容降低大約1％(圖9b)。在兩種情況中，通孔導致的布線之間的短路的可能性顯著減低，而電容只有可忽略的降低。
圖9A顯示跟圖6類似的，但具有連接電極55的手指55-1至55-6和電極52的52-1至52-5的不同層級的錯列垂直電極的電容器的頂視圖。圖9A中的括號92表示沿著手指延伸的，在手指55-1中具有兩個垂直連接器的，在另一個電極的手指52-1中也具有兩個垂直連接器的基本單元。圖9B中的括號94表示垂直連接器的間隔是圖9中所示量的兩倍的相應2倍單元。因為連接器的高度增加，垂直連接器布線間隔更大的量。例如，手指是180nm寬，以及垂直連接器具有20nm的邊沿。
一般地，布線布距(布距＝最小布線寬度+最小布線間距)對於多層級布線不是恆定的。對於65nm世代，在下面給出示例性的布線布距，並且布線寬度和間距大約是布距的1/2M1-160nmM2-M6-200nmM7-M8-400nmM9-M10-800nm當使用布線形成電阻器或電容器時，具有重複單位單元是合乎需要的。獲得這點的一種方法是使用M2-M6布線作為模板，並且M1布線具有跟M2相同的寬度/間距；M2-8具有兩倍布距，並且M9-M10具有四倍布距。在下面的表格III中顯示一個例子。
表格III
雖然在該例子中使用簡單的布線布距加倍算法，但是可以使用導致重複單位單元的任意算法。圖9A和9B顯示一個例子，其中圖9A顯示模板層級(上面表格中的M2)，以及圖9B顯示2倍間隔(上面表格中的M7)。
對於任意布線結構，使在處理過程中以及晶片在工作時布線跟布線或通孔跟布線/通孔的短路達到最小是合乎需要的。對於大的最小間距結構，例如本公開內容中討論的電容器或電阻器，可能發生電介質跟非惰性氣氛(例如，潮溼空氣)之間的反應，導致布線之間含Cu粒子的增長或者因吸水引起的金屬間電介質的電絕緣性質的退化。為了防止該周圍氣氛引起的退化，特別是對於FSG和碳基氧化物(SiCOH)金屬間電介質(IMD)，應該使Cu CMP和後CMP電介質封蓋沉積之間的時間達到最小並且保持小於時間窗口閾值。特別地，對於FSG-IMD，時間窗口應當小於16小時，例如6小時；對於SiCOH-IMD，時間窗口應當小於120小時，例如24小時。這允許製造中的靈活性，但沒有VNC產量或可靠性的退化，這由電壓斜坡上升直至失效或TDDB應力決定。對於對吸水敏感的膜，對於超過時間窗口的晶片，可以使用在真空或惰性氣氛中在例如400℃下烘烤1小時的再加工步驟。
下面的權利要求書涉及第一和第二布線層級。但本領域技術人員應當明白，結構的第一布線層級可以在後端的第二、第三等金屬布線層級上。
本公開內容使用雙鑲嵌技術進行說明，因為該技術是經濟的。也可以用針對互連和針對通孔的分開步驟實施本發明。
雖然已根據單個優選實施方案描述本發明，但本領域技術人員應當認識到，可以用在下面權利要求的本質和範圍內的各種版本來實施本發明。
權利要求
1.一種結構，包括襯底，它具有包含其上形成的互連元件的至少兩個布線層級；無源電阻電路元件，它在所述至少兩個布線層級中形成，具有在第一布線層級上形成互連元件的同時在所述第一布線層級上形成的第一部分，以及在第二布線層級上形成互連元件的同時在所述第二布線層級上形成的第二部分，還包括在所述第一布線層級中的至少一個第一電阻元件，以及在所述第二層級中形成的至少一個第二電阻元件，所述第一和第二電阻元件用跟在所述第一和第二布線層級上形成的所述互連元件相同的材料形成。
2.根據權利要求1的結構，其中所述第一和第二電阻元件用垂直連接元件串聯，由此所述結構的可變性減小到所述第一和第二電阻元件中的單一一個的相應可變性之下。
3.根據權利要求1的結構，其中所述第一和第二電阻元件用形成並聯連接的至少兩個垂直連接元件連接，由此所述結構的可變性減小到所述第一和第二電阻元件中的單一一個的相應可變性之下。
4.根據權利要求1的結構，其中至少一個上電阻元件至少部分地橫向偏離其正下方的下電阻元件，由此上電阻元件延伸越過所述下電阻元件。
5.根據權利要求1的結構，其中所述電阻元件的每個具有這樣的橫截面，其寬度大於在跟所述電阻元件相同層級上的所述互連元件的相應寬度的幅度。
6.一種在集成電路的後端形成電阻電路元件的方法，包括步驟形成襯底，它具有至少兩個布線層級，布線層級包含其上形成的互連元件；在第一布線層級上形成互連元件的同時在所述第一布線層級上形成所述電阻元件的第一部分，以及在第二布線層級上形成互連元件的同時在所述第二布線層級上形成所述電阻元件的第二部分。
7.根據權利要求6的方法，其中所述電阻元件的每個具有這樣的橫截面，其寬度大於在跟所述電阻元件相同層級上的所述互連元件的相應寬度的幅度。
8.一種結構，包括襯底，它具有至少兩個布線層級，布線層級包含其上形成的互連元件；無源電路元件，它在所述至少兩個布線層級中形成，具有在第一布線層級上形成互連元件的同時在所述第一布線層級上形成的第一部分，以及在第二布線層級上形成互連元件的同時在所述第二布線層級上形成的第二部分，還包括電容器，其包括在所述第一和第二布線層級的每個中形成的至少兩組相間錯列的電極，所述相間錯列電極的每個通過一組垂直連接元件垂直地連接到所述第一和第二布線層級的另一個中的相應電極，由此形成有效垂直平板，其中所述垂直連接元件以沿著所述手指電極布置的行排成陣列，並且垂直連接元件連接位於所述第一和第二布線層級的每個中的所述相間錯列電極的每個的手指電極；以及所述手指電極具有比所述垂直連接元件的寬度大的手指寬度。
9.根據權利要求8的結構，其中在雙鑲嵌工藝中形成所述垂直連接元件和所述手指電極。
10.根據權利要求8的結構，其中所述垂直連接元件具有邊沿，由此具有大於最小線寬的、並小於或等於所述手指寬度減去所述邊緣幅度的兩倍的寬度。
11.根據權利要求8的結構，其中所述垂直連接元件以沿著所述手指電極布置的錯列行而布置，一行垂直連接元件連接所述相間錯列電極的一個的手指電極，交替地一行垂直連接元件連接所述相間錯列電極的另一個的手指電極。
12.根據權利要求11的結構，其中所述第一和第二布線層級的至少一個具有以一組具有第一布距的單位單元排成陣列的垂直連接元件，以及所述第一和第二布線層級的至少另一個具有以一組具有比第一布距大的第二布距的單位單元排成陣列的垂直連接元件。
13.根據權利要求11的結構，其中所述第二布距是所述第一布距的兩倍。
14.一種在集成電路的後端形成電容電路元件的方法，包括步驟形成襯底，它具有包含其上形成的互連元件的至少兩個布線層級；在第一布線層級上形成互連元件的同時在所述元件的所述第一布線層級上形成所述電容元件的第一部分，所述電容元件的所述第一部分包括在所述第一布線層級中形成的兩組相間錯列的電極，以及在第二布線層級上形成互連元件的同時在所述元件的所述第二布線層級上形成所述電容元件的第二部分，所述電容元件的所述第二部分包括在所述第二布線層級中形成的兩組相間錯列的電極；以及在形成所述第一和第二組相間錯列電極的同時形成垂直連接元件，它具有比所述手指電極寬度小的寬度，並連接所述第一和第二組相間錯列電極的相應一個。
15.根據權利要求14的方法，其中所述手指電極的每個部分具有這樣的橫截面，其寬度大於在跟所述手指電極相同層級上的所述互連元件的相應寬度的幅度。
16.根據權利要求14的方法，其中所述垂直連接元件具有邊沿，由此具有大於最小線寬的、並小於或等於所述手指寬度減去所述邊沿幅度的兩倍的寬度。
17.根據權利要求14的方法，其中所述垂直連接元件以沿著所述手指電極布置的錯列行而布置，一行垂直連接元件連接所述相間錯列電極的一個的手指電極，交替地一行垂直連接元件連接所述相間錯列電極的另一個的手指電極。
18.根據權利要求17的方法，其中所述第一和第二布線層級的至少一個具有以一組具有第一布距的單位單元排成陣列的垂直連接元件，以及所述第一和第二布線層級的至少另一個具有以一組具有比第一布距大的第二布距的單位單元排成陣列的垂直連接元件。
19.根據權利要求18的方法，其中所述第二布距是所述第一布距的兩倍。
20.根據權利要求14的方法，其中在所述層級每個上的所述電極的所述手指電極的化學機械拋光步驟，在閾值時間窗口之內跟隨一個在所述手指電極上方沉積封蓋的步驟。
全文摘要
通過使用跟後端的其餘部分相同的沉積工藝和材料，在後端形成無源元件。通過將後端的第n，第(n+1)層級上的各個結構串聯而形成電阻器。通過從後端的多個層級構造一組垂直電容器平板而形成電容器，其中通過垂直連接元件連接後端的兩個或更多層級上的電極而形成平板。
文檔編號H01L21/768GK1976027SQ20061014466
公開日2007年6月6日 申請日期2006年11月14日 優先權日2005年11月30日
發明者埃比尼澤·E.·埃尚, 何忠祥, 安東尼·K.·斯塔姆普爾, 道格拉斯·D.·考爾鮑格, 傑弗裡·B.·約漢森, 阿尼爾·K.·欽特哈吉迪, 讓-奧利弗·普魯查特, 金鐘海 申請人:國際商業機器公司