信號生成電路的製作方法

2023-05-18 06:49:21

信號生成電路的製作方法
【專利摘要】本發明提供一種信號生成電路。該信號生成電路包括限制器和混頻器。限制器接收輸入信號，以限制電壓使得不考慮所述輸入信號的標度值，以及生成表示輸入信號的相位分量的相位信號。混頻器接收輸入信號和相位信號，以及生成表示輸入信號的振幅分量的振幅信號。
【專利說明】信號生成電路

【技術領域】
[0001] 本文描述的實施例涉及信號生成電路。

【背景技術】
[0002] 近年來，各種類型的電子設備都安裝有無線通信功能。例如，在用於無線通信的發 射機中，功率放大器被用於在空中傳送無線電波。由於數據信號具有大功率，因此功率放大 器是發射機中消耗大功率的塊。
[0003] 因此，在電池驅動的移動終端(例如智慧型電話、輸入板(計算機）等）中，優選地是通 過提高功率放大器的功率效率來減少功率消耗。功率放大器被粗略地劃分為線性模式功率 放大器和開關模式功率放大器。
[0004] 線性模式功率放大器經由線性放大來輸出輸入的高頻信號（高頻輸入信號)，並且 由於不僅相位信息(相位信號）而且振幅信息(振幅信號）等都被同時放大，因此可以使功率 放大器具有簡單的電路配置。
[0005] 由於電晶體是切換操作的，所以開關模式功率放大器能夠僅放大相位信號，並且 因此為了放大振幅信號，提供獨立的電路。例如，在EER (包絡消除與恢復）系統中，高頻輸 入信號被分離成相位信號和振幅信號，並且開關模式功率放大器由相位信號驅動。振幅信 號經由電源調製而放大。
[0006] 開關模式功率放大器理想地具有比線性模式功率放大器更高的功率效率。該原因 是，理想地，在對開關模式功率放大器中的電晶體(開關）的漏極施加電壓的過程中，沒有漏 極電流流動，並且反過來，在漏極電流流動的同時，沒有漏極電壓被施加。該事實是基於下 面的關係：
[0007] 功率消耗=漏極電壓X漏極電流=0
[0008] 如上所述，EER系統利用信號生成電路來根據輸入的高頻信號生成振幅信號和相 位信號(或將輸入的高頻信號分離成振幅信號和相位信號)。為了在信號生成電路中生成振 幅信號，使用利用了二極體的整流電路或例如電壓-電流特性（Vgs-Id特性）的整流電路。
[0009] 在該種信號生成電路中，由於二極體或M0S電晶體的電壓-電流特性生成畸變分 量。換句話說，當具有大的畸變的信號生成電路(振幅信息生成電路)用於EER時，在通過開 關模式功率放大器組合振幅信號和相位信號之後的功率放大輸出也發生畸變。因此，例如， 在無線通信設備中，以低的錯誤等級進行信息通信變得困難。
[0010] 在這一點上，已經提出了用於驅動開關模式功率放大器的各種類型的EER系統以 及用於根據高頻輸入信號生成振幅信號的各種類型的電路。
[0011] 非專利文獻 1 :Feipeng Wang 等，"Design of wide-bandwidth envelope-tracking power amplifiers for OFDM applications"，IEEE Microwave Theory and Techniques Society，第 1244-1255 頁，2005 年 4 月。
[0012] 非專利文獻 2 :David Su 等，"An IC for Linearizing RF Power Amplifiers Using Envelope Elimination and Restoration"，Communications and Optics Research Laboratory，HPL-98-186,1998 年 11 月。
[0013] 因此，實施例的一個方面的目的是提供一種根據輸入信號生成具有低的畸變的相 位信號和振幅信號的信號生成電路。


【發明內容】

[0014] 根據本發明的一個方面，提供一種包括限制器和混頻器的信號生成電路。
[0015] 限制器接收輸入信號，以限制電壓使得不考慮輸入信號的標度值（allows the input signal to be off a scale at a limit voltage)，以及生成表不輸入信號的相位 分量的相位信號。混頻器接收輸入信號和相位信號，以及生成表示輸入信號的振幅分量的 振幅信號。

【專利附圖】

【附圖說明】
[0016] 圖1是示出EER系統的一個示例的框圖；
[0017] 圖2是用於描述圖1中所示的EER系統的操作的示意圖；
[0018] 圖3A和圖3B是用於描述信號生成電路的一個不例的不意圖；
[0019] 圖4A和圖4B是各自示出第一實施例的信號生成電路的框圖；
[0020] 圖5是示出在每個實施例中採用的限制器3的一個示例的電路圖；
[0021] 圖6A和圖6B是各自示出在每個實施例中採用的混頻器的示例的電路圖；
[0022] 圖7是用於描述圖4A中所示的信號生成電路的操作的圖表；
[0023] 圖8是示出第二實施例的信號生成電路的框圖；
[0024] 圖9是示出圖8所示的信號生成電路的操作的圖表；
[0025] 圖10A和圖10B是分別示出圖8中所示的信號生成電路的修改示例的框圖；
[0026] 圖11A和圖11B是各自示出第三實施例的信號生成電路的框圖；
[0027] 圖12A、圖12B和圖12C是示出圖11A和圖11B所示的信號生成電路的修改示例的 框圖；及
[0028] 圖13是示出在各個實施例中所採用的緩衝器的一個示例的電路圖。

【具體實施方式】
[0029] 在描述信號生成電路的實施例之前，將參考附圖1到圖3B描述EER系統和信號生 成電路的問題和示例。
[0030] 圖1是示出EER系統的一個示例的框圖。圖2是用於描述圖1中所示的EER系統 的操作的示意圖。如圖1所示，EER系統包括振幅檢測器101、振幅放大器102、限制器103、 延遲線104以及開關模式功率放大器105。
[0031] 從圖1和圖2來看比較清楚的是，振幅檢測器101、振幅放大器102及限制器103 (延遲線104)分別對應於包絡生成器、電源設備及相位生成器。
[0032] 通過限制器103以限制電壓使得不考慮高頻輸入信號RFin的標度值，並且如果必 要隨後在延遲線104中將高頻輸入信號RFin進行延遲。從而，轉換為相位信息(相位信號 Sp)，該相位信息表不然後作為開關模式功率放大器105的輸入信號饋送的相位分量。
[0033] 此外，通過振幅檢測器(包絡生成器)101檢測信號RFin的包絡，並且隨後，在振幅 放大器（電源設備)102中放大所產生的包絡信號Se以生成表示包絡分量的振幅信號(輸出 電壓Vo)。輸出電壓Vo被施加到開關模式功率放大器105的電源輸入。
[0034] 這裡，高頻輸入信號RFin的頻率可以是，例如可使用幾百MHz到幾 GHz的頻率，其 不限於此。此外，開關模式功率放大器105是D類、E類等的放大器。
[0035] 如此，高頻輸入信號RFin的相位信號Sp被輸入到開關模式功率放大器105的輸 入，並且高頻輸入信號RFin的振幅信號（Vo)被輸入到開關模式功率放大器105的電源輸 入，從而從開關模式功率放大器105的輸出來輸出功率放大後的高頻輸入信號RFin。
[0036] 圖3A和圖3B是用於描述信號生成電路(包絡生成器101)的一個不例的不意圖。 圖3A示出電路圖，並且圖3B示出波形圖。
[0037] 如圖3A所示，包絡生成器101包括η溝道型M0S電晶體（nMOS電晶體）Ml和M2、 電流源II和12、電容器C1以及放大器A1。
[0038] 電晶體Ml和電流源II在電源線Vdd和接地線GND之間串聯連接，並且電晶體M2 和電流源12在電源線Vdd和接地線GND之間串聯連接。電容器C1並聯連接到電流源II。
[0039] 放大器A1的正相邏輯輸入（+ )連接到電晶體Ml和電流源II的公共連接結點X， 並且放大器A1的反相邏輯輸入（-)連接到電晶體M2和電流源12的公共連接結點Y。
[0040] 這裡，高頻輸入信號RFin被輸入到電晶體Ml的門極，放大器A1的輸出信號被輸 入到電晶體M2的門極，並且放大器A1的輸出信號也被輸出作為包絡信號Se。
[0041] 放大器A1控制電晶體M2的門極電壓，以使得結點X和Y的電勢互相相等。晶體 管M2和電流源12配置偽復型電路（pseudo-replica circuit)以減少DC電壓和電晶體Ml 的畸變。
[0042] 在圖3B中，附圖標記SeO表示理想的包絡信號（包絡波形)，附圖標記Sel表示由 圖3A中所示的包絡生成器101生成的實際的包絡信號。
[0043] 如圖3B所示，圖3A中所示的包絡生成器101難以準確地檢測高頻輸入信號RFin 的振幅。這裡，附圖標記Dp和Dd各自表示在理想的包絡信號SeO和實際的包絡信號Sel 之間的誤差(畸變)。
[0044] 換句話說，包絡生成器101包括基於電晶體M2和電流源12的偽復型電路，但是例 如，M0S電晶體的、由於平方特性（電壓-電流特性：Vgs-Id)而造成的畸變Dp發生。
[0045] 此外，例如，由於通過電流源II的電流，與電流源II並行布置的電容器C1的放電 沒有跟上，從而導致畸變Dd。由於在包絡信號中包括的畸變Dp和Dd，開關模式功率放大器 的輸出也發生畸變，從而導致困難，例如導致低的錯誤等級的信息通信。
[0046] 將參考附圖描述本實施例的信號生成電路。圖4A和圖4B是各自示出第一實施例 的信號生成電路的框圖。圖4A示出具有第一實施例的基本配置的信號生成電路，並且圖4B 示出圖4A中所示的信號生成電路的修改示例。
[0047] 如圖4A所示，第一實施例的信號生成電路包括混頻器1和限制器3。限制器3接 收高頻輸入信號RFin，並且以限制電壓使得不考慮輸入信號RFin的標度值，以生成表示相 位分量的相位信息(相位信號Sp)。
[0048] 混頻器1接收輸入信號RFin以及來自限制器3的相位信號Sp，通過將信號RFin 和Sp相乘進行全波整流以生成表示輸入信號RFin的振幅分量的包絡信號(振幅信號）Se。
[0049] 從而，高頻輸入信號RFin能夠在被分離成相位信號(相位信息)Sp和振幅信號(振 幅信息)Se的情況下生成。由信號生成電路生成的相位信號Sp和振幅信號Se例如被輸入到 參考圖1和圖2所示的EER系統的開關模式功率放大器（105)以輸出高頻輸出信號RFout。
[0050] 圖4B示出圖4A中所示的信號生成電路的修改示例，該示例包括增加到混頻器1 的輸出級的低通濾波器（LPF) 2。低通濾波器2消除(減少）作為混頻器1的輸出的振幅信 號Se中的高頻分量，但低通濾波器2不是必需的(例如，在有限帶寬的混頻器1直接消除高 頻分量的情況下)。
[0051] 採用具有增強的線性度的無源類型(開關類型：無源混頻器）作為混頻器1可以生 成具有低的畸變的振幅信號Se。這裡，限制器3的數據可以用作相位信號Sp。
[0052] 圖5是示出在每個實施例中採用的限制器3的一個示例的電路圖。如圖5所示， 限制器3例如對於各差分高頻輸入信號RFinP和RFinM採用相同的電路配置。在下面的描 述中，作為(互補）信號來描述每個差分信號，但是很顯然，可以使用單端信號。
[0053] 限制器3包括電容器31和34、反相器32和35以及在反相器的輸入和輸出之間連 接的電阻33和36。換句話說，差分高頻輸入信號RFinP和RFinM經由電容器31和34分別 被輸入到反相器（inverter) 32和35,以及反相器的輸出經由電阻33和36返回到反相器 的輸入。
[0054] 從而，根據反相器32和反饋電阻33和36分別限制差分高頻輸入信號RFinP和 RFinM (使得不考慮其標度)，然後，輸出根據輸入信號的頻率而變為高電平"H"或低電平"L" 的相位信號SpP和SpM。
[0055] 這裡，圖5所示的限制器僅僅是示例，並且很顯然，可以使用具有各種類型的電路 配置的限制器。
[0056] 圖6A和圖6B是各自示出在每個實施例中採用的混頻器的示例的電路圖。圖6A 示出混頻器的一個示例，並且圖6B示出混頻器的另一個示例。圖6A和圖6B中示出的混頻 器是使用普通的M0S電晶體的無源類型的混頻器。
[0057] 如圖6A所示，混頻器1包括電容器11和12、pM0S電晶體13至16以及DC電平移 位器17。
[0058] 經由電容器11將一個差分高頻輸入信號RFinP輸入到電晶體13和14的源極(漏 極)，然後從電晶體13和14的漏極(源極)提取正邏輯相位信號SeP和負邏輯相位信號SeM。
[0059] 經由電容器12將另一個差分高頻輸入信號RFinM輸入到電晶體15和16的源極， 然後從電晶體15和16的漏極提取正邏輯相位信號SeP和負邏輯相位信號SeM。這裡晶體 管13和15的漏極（SeP)被共同連接，並且電晶體14和16的漏極（SeM)被共同連接。
[0060] 限制器3的輸出信號(負邏輯相位信號)SpM經由DC電平移位器17被輸入到晶體 管13和16的門極，並且另一方面，正邏輯相位信號SpP經由DC電平移位器17被輸入到晶 體管14和15的門極。
[0061] DC電平移位器17例如使用電容器和電阻對於來自限制器3的差分相位信號SpP 和SpM中的每一個控制（電平移位)DC電壓電平，以執行與差分高頻輸入信號RFinP和RFinM 的相乘(全波整流)。
[0062] 這裡，DC電平移位器17不限於所示出的那些，而是各種類型的DC電平移位器可 以使用。另外，所有的PM0S電晶體13至16可以是nMOS電晶體。
[0063] 一般，當M0S電晶體(開關)導通時，較高的電壓優選地被施加在門極和源極(漏極） 之間。換句話說，例如，在PMOS電晶體中，當負邏輯相位信號和輸入信號RFin短暫地為低 電勢時，在某些情況下，變得難以保證用於開關導通的足夠的門極-源極電壓（即使門極電 壓（限制器輸出）為低電勢)。
[0064] 該事實可能成為問題，因為例如當高頻輸入信號RFin的振幅(振幅信號）大時，源 電壓在很大程度上向低電勢側移位。
[0065] 圖6B中所示混頻器用於解決上面提到的問題。使用nMOS電晶體14'和16'作為 用於生成負邏輯電壓相位信號（SeM)的電晶體。換句話說，圖6B所示的混頻器1包括電容 器11和12、pMOS電晶體13和15、nMOSS電晶體14'和16'以及DC電平移位器18和19。
[0066] 一個差分高頻輸入信號RFinP經由電容器11輸入到pMOS電晶體13和nMOS晶體 管14'的源極。然後，從電晶體13的漏極提取正邏輯相位信號SeP，以及從電晶體14'的漏 極提取負邏輯相位信號SeM。
[0067] 另一個差分高頻輸入信號RFinM經由電容器12輸入到pMOS電晶體15和nMOS晶 體管16'的源極。然後，從電晶體15的漏極提取正邏輯相位信號SeP，以及從電晶體16'的 漏極提取負邏輯相位信號SeM。
[0068] pMOS電晶體13和15的漏極（SeP)被共同連接，並且nMOS電晶體14'和16'的漏 極（SeM)也被共同連接。
[0069] 分別地，限制器3的輸出信號（差分相位信號）SpP和SpM經由DC電平移位器19 被輸入到電晶體13和14'的門極，以及差分相位信號SpP和SpM經由DC電平移位器18被 輸入到電晶體15和16'的門極。
[0070] 從而，當限制器3的輸出Sp (SpP, SpM)為高電勢時，nMOS電晶體14'和16'導通。 同時，較高的門極-源極電壓被施加，從而導致更理想的導通操作（ON operation)。
[0071] 此外，例如，當限制器3的輸出Sp (SpP，SpM)為低電勢時，pMOS電晶體13和15導 通。同時，較高的門極-源極電壓被施加，從而導致更理想的導通操作。
[0072] 換句話說，在圖6B中所示的混頻器1中，通過pMOS電晶體13和15生成正邏輯相 位信號SeP，以及通過nMOS電晶體14'和16'生成負邏輯相位信號SeM。例如，如上所述， DC電平移位器18和19不限於所示出的那些。
[0073] 圖7是用於描述圖4A中所示的信號生成電路的操作的圖表，從而示出了在圖4A 中所示的信號生成電路中的每個信號波形（正邏輯相位信號SeP)的示例。換句話說，對在 圖4B中所示的信號生成電路中的低通濾波器2進行的處理的說明被省略。
[0074] 作為限制器3,例如可以使用圖5所示的限制器，以及作為混頻器1，例如可以使用 圖6B所示的混頻器。混頻器1中的M0S電晶體（13、14'、15和16'）各自與理想開關基本 相似地進行操作。
[0075] 限制器3接收高頻輸入信號RFin，以限制電壓使得不考慮輸入信號RFin的標度 值(作為基本上的矩形波形)，並將所產生的信號作為表示相位分量(頻率分量）的相位信號 。用於指定相位信號Sp的限制電壓被用於例如經由DC電平移位器18和19來控制晶 體管13、14'、15和16'的開關，並且因此，該限制電壓不需要被嚴格控制在預定電平。
[0076] 在混頻器1中，基於來自限制器3的相位信號為高電勢"H"還是低電勢"L"， 對M0S電晶體13、14'、15和16'進行開關控制。
[0077] 將作為差分信號的高頻輸入信號 (RFinP，RFinM)饋送到例如圖6B中的混 頻器1的差分輸入，然後，通過限制器3的輸出信號 (SpP，SpM)對其正負進行反向以 被輸出作為混頻器輸出〈Se> (正邏輯振幅信號SeP)。
[0078] 換句話說，混頻器1執行對高頻輸入信號RFin和限制器3的輸出信號(相位信號） Sp進行相乘(全波整流)，以輸出表示振幅分量的振幅信號（SeP)。負邏輯振幅信號SeM是 通過將正邏輯振幅信號SeP進行反向而獲得的。
[0079] 由於混頻器1能夠執行基本上理想的乘法，因此從混頻器1輸出的振幅信號Se (SeP，SeM)成為低畸變信號。
[0080] 圖8是示出第二實施例的信號生成電路的框圖。從上述圖8和圖4A比較清楚的 看出，第二實施例的信號生成電路包括增加到圖4A所示的信號生成電路的復型混頻器lr 和減法器4。
[0081] 上述第一實施例的信號生成電路具有下面的可能性：由於用於全波整流的混頻器 的自混頻，要被輸出的振幅信號Se包括成為非必需的分量的DC偏移電壓(或偏移電壓)。
[0082] 例如，在施加到EER系統的情況下，在開關模式功率放大器將振幅信息和相位信 號進行組合之後，DC偏移電壓造成功率放大器輸出的畸變。如上所述，該種畸變使得例如 無線通信設備以低的錯誤等級進行信息通信變得困難。
[0083] 自混頻指下面的現象：混頻器1的第二輸入（限制器3的輸出：相位信號Sp)被洩 露在第一輸入（RFin)或混頻器1的輸出中（Se)並且然後與第二輸入相乘（自相乘)，並且 DC偏移電壓被輸出。
[0084] 為了減小由於自混頻而由DC偏移電壓造成的影響，在第二實施例的信號生成電 路中增加復型混頻器lr和減法器4。
[0085] 以與混頻器1相同的方式，限制器3的輸出（相位信號Sp)被輸入到復型混頻器lr 的第二輸入，固定電壓(例如，電源電壓Vdd、接地電壓GND或預定的偏置電壓）被施加到復 型混頻器lr的第一輸入。從而，復型混頻器lr的輸出So包括與在實際的混頻器1中的相 同的DC偏移電壓(復型偏移電壓Voffr)。
[0086] 使用減法器4從混頻器1的輸出（振幅信號）中減去基於復型混頻器lr的復型偏 移電壓Voffr，然後減法器4的輸出成為其中消除了基於混頻器1的DC偏移電壓的振幅信 號 Se'。
[0087] 圖9是示出圖8所示的信號生成電路的操作的圖表。這裡，在圖9中，信號〈RFin〉、 和與圖7所示的那些相同。
[0088] 如圖9所示，從混頻器1輸出的振幅信號 (SeP)包括偏移電壓Voff，並且復 型混頻器lr的輸出也具有與偏移電壓Voff等效的復型偏移電壓Voffr。
[0089] 使用減法器4從混頻器1的包括偏移電壓Voff的輸出減去復型混頻器lr 的復型偏移電壓Voffr使得可以獲得不包括偏移電壓Voff的的振幅信號〈Se' > (Se' P)。
[0090] 在差分信號(例如，負邏輯振幅信號SeM)的情況下，以與正邏輯振幅信號SeP中的 相同的方式，可以使用復型混頻器和減法器獲得其中偏移(消除)了 DC偏移電壓的振幅信號 (Se，P)。
[0091] 圖10A和圖10B是分別示出圖8中所示的信號生成電路的修改示例的框圖，並且 等效於其中第二實施例被應用到圖4B的電路的圖。
[0092] 分別地，圖10A包括在減法器4的隨後級中的低通濾波器2,並且圖10B包括在復 型混頻器lr和混頻器1的隨後級中的低通濾波器2和2r。
[0093] 圖10A所示的信號生成電路包括在減法器4的隨後級中的低通濾波器2。復型混 頻器lr和減法器4從振幅信號Se'中消除偏移電壓Voff，隨後低通濾波器2使高頻分量減 少。
[0094] 圖10B所示的信號生成電路包括在混頻器1的隨後級中的、用於減少振幅信號Se 中的高頻分量的低通濾波器2 (第一低通濾波器）以及在復型混頻器lr的隨後級中的、用 於減少振幅信號So中的高頻分量的低通濾波器2r (第二低通濾波器)。
[0095] 然後，減法器4從具有減少的高頻分量的振幅信號Se中減去具有減少的高頻分量 的振幅信號So,以消除偏移電壓。這裡，圖10A和10B僅僅是示例，並且其它各種修改例可 以被使用。
[0096] 圖11A和圖11B是各自示出第三實施例的信號生成電路並且包括在混頻器1的第 一輸入的隨後級中的緩衝器6 (對緩衝器6輸入高頻輸入信號RFin)的框圖。
[0097] 圖11A等效於其中將第三實施例應用到圖4A所示的信號生成電路的圖，圖11B等 效於其中將第三實施例應用到圖4B所示的信號生成電路的圖。
[0098] 在前述實施例中，在混頻器1中將高頻輸入信號RFin和來自限制器3的相位信號 Sp相乘。然而，如果限制器3中的延遲大，則執行與不具有延遲的信號RFin的相乘，從而所 生成的振幅信號Se (Se'）在某些情況下變小。
[0099] 如此，當振幅信號Se變小時，S/N (信號與噪聲）比率惡化，並且然後噪聲相對增 力口。因此，圖11A和圖11B所示的第三實施例在混頻器1的第一輸入的前級中包括緩衝器 (對該緩衝器輸入輸入信號RFin)，以使緩衝器6的延遲時間基本上等於限制器3的延遲時 間。
[0100] 從而，對混頻器1的第一輸入端子輸入的信號RFin和對第二輸入端子輸入的相位 信號Sp之間的定時誤差減少，這使得可以防止所生成的振幅信號變小。因此，能夠防止由 於S/N惡化造成的噪聲的增加。
[0101] 圖12A、圖12B和圖12C是示出圖11A和圖11B所示的信號生成電路的修改示例的 框圖。圖12A等效於其中將第三實施例應用到圖8所示的信號生成電路的圖。圖12B等效 於其中將第三實施例應用到圖10A所示的信號生成電路的圖，以及圖12C等效於其中將第 三實施例應用到圖10B所示的信號生成電路的圖。
[0102] 換句話說，第三實施例可以應用於上述各個實施例，並且其效果使得可以減小在 輸入到混頻器1的信號RFin和相位信號Sp之間的定時誤差並且防止振幅信號Se的減小 以及噪聲的增加。
[0103] 圖13是示出在各個實施例中所採用的緩衝器的一個示例的電路圖。如圖13所示， 在緩衝器6中，對差分高頻輸入信號RFinP和RFinM分別應用相同的電路配置。
[0104] 換句話說，緩衝器6包括nMOS電晶體61和63以及電源62和64。正邏輯輸入信 號RFinP被輸入到電晶體61的門極，然後從電晶體61和電源62的共同連接節點輸出延遲 後的正邏輯輸入信號RFinP'。
[0105] 以相同的方式，負邏輯輸入信號RFinM被輸入到電晶體63的門極，然後從電晶體 63和電源64的共同連接節點輸出延遲後的負邏輯輸入信號RFinM'。
[0106] 換句話說，圖13所示的緩衝器6被配置為用於差分輸入信號RFinP和RFinM的、 nMOS電晶體的源極跟隨電路。這裡，圖13所示的緩衝器6僅僅是示例，並且很顯然，可以使 用具有各種類型的電路配置的緩衝器。
【權利要求】
1. 一種信號生成電路，包括： 限制器，用於接收輸入信號，以限制電壓使得不考慮所述輸入信號的標度值，以及生成 表示所述輸入信號的相位分量的相位信號；及 混頻器，用於接收所述輸入信號和所述相位信號，以及生成表示所述輸入信號的振幅 分量的振幅信號。
2. 根據權利要求1所述的信號生成電路，其中所述混頻器通過將所述輸入信號和所述 相位信號相乘來生成所述振幅信號。
3. 根據權利要求1所述的信號生成電路，其中所述信號生成電路進一步包括： 復型混頻器，用於生成與所述混頻器的偏移電壓等效的復型偏移電壓，所述復型混頻 器具有與所述混頻器相應的配置；及 減法器，用於從所述振幅信號中減去所述復型偏移電壓。
4. 根據權利要求3所述的信號生成電路，其中所述復型混頻器通過將固定輸入電壓和 所述相位信號相乘來生成所述復型偏移電壓。
5. 根據權利要求4所述的信號生成電路，其中所述固定輸入電壓是電源電壓、接地電 壓或預定偏置電壓。
6. 根據權利要求1至5中的任意一項所述的信號生成電路，所述信號生成電路進一步 包括： 低通濾波器，用於減少所述振幅信號中的高頻分量。
7. 根據權利要求6所述的信號生成電路，其中所述低通濾波器被布置在所述混頻器的 輸出級。
8. 根據權利要求6所述的信號生成電路，其中所述低通濾波器被布置在所述減法器的 輸出級。
9. 根據權利要求6所述的信號生成電路，其中所述低通濾波器包括： 在所述混頻器的輸出級中的第一低通濾波器；及 在所述復型混頻器的輸出級中的第二低通濾波器。
10. 根據權利要求1所述的信號生成電路，所述信號生成電路進一步包括： 在所述混頻器的前級中的緩衝器。
11. 根據權利要求10所述的信號生成電路，其中所述緩衝器包括與所述限制器中的延 遲時間等效的延遲時間。
12. 根據權利要求1所述的信號生成電路，其中， 所述輸入信號是差分信號； 所述相位信號包括正邏輯相位信號和負邏輯相位信號； 所述振幅信號包括正邏輯振幅信號和負邏輯振幅信號；及 所述混頻器包括： p溝道型MOS電晶體，用於在門極處接收所述正邏輯相位信號和所述負邏輯相位信號， 以生成所述正邏輯振幅信號；及 η溝道型MOS電晶體，用於在門極處接收所述正邏輯相位信號和所述負邏輯相位信號， 以生成所述負邏輯振幅信號。
【文檔編號】H03F3/20GK104065352SQ201410060319
【公開日】2014年9月24日 申請日期:2014年2月21日 優先權日:2013年3月22日
【發明者】大石和明, 工藤真大, 村上好太郎 申請人:富士通株式會社, 富士通半導體股份有限公司