溝槽型功率電晶體組件及其製作方法
2023-05-17 23:48:26 1
專利名稱：溝槽型功率電晶體組件及其製作方法
技術領域：
本發明涉及一種溝槽型功率電晶體組件及其製作方法，特別是涉及一種具有低柵極輸入電阻的溝槽型功率電晶體組件及其製作方法。
背景技術：
功率電晶體組件主要用於電源管理的部分，例如應用於切換式電源供應器、計算機中心或周邊電源管理1C、背光板電源供應器以及馬達控制等等用途，其種類包含有金氧半導體場效電晶體(metal-oxi de-semi conductor thin film transistor, MO SFET)與絕緣柵雙極性電晶體(insulated gate bipolar transistor, IGBT)等組件。為了降低功率上的損耗，目前已發展出溝槽式功率電晶體組件。
在現有溝槽型功率電晶體組件中，柵極導電層是設置在基板的多個溝槽內，且基體摻雜區是設置在溝槽的一側。並且，源極區設置在基體摻雜區中，使信道可垂直形成在源極區與基板之間。由此可知，溝槽型功率電晶體組件的信道寬度是取決於溝槽的數量。再者，溝槽型功率電晶體組件的導通電阻是取決於信道寬度，因此可通過增加溝槽的數量來提升導通電阻。此外，用於將源極區電性連接至外界的源極金屬層是設置於有源區內，且用於將柵極導電層電性連接至外界的柵極金屬層是設置於圍繞有源區的周邊區內。因此，柵極導電層是通過延伸溝槽至周邊區使柵極金屬層位於柵極導電層上，才能與柵極金屬層電性連接。
然而，一般溝槽型功率電晶體組件的尺寸是固定的，因此當溝槽數量增加時各溝槽的寬
度會降低。當溝槽寬度降低時，柵極導電層填入溝槽中的數量會降低，使得位於各長條型溝槽中間區域的柵極導電層與柵極金屬層之間的電阻增加。因此，溝槽型功率電晶體組件的輸入電阻會隨之增加，進而延長電阻與電容所產生的延遲效應的時間。
有鑑於此，在降低溝槽寬度的情況下，降低溝槽型功率電晶體組件的柵極輸入電阻實為業界努力的目標之一。發明內容
本發明的主要目的之一在於提供一種溝槽型功率電晶體組件及其製作方法，以降低柵極的輸入電阻。
為達上述的目的，本發明提供一種溝槽型功率電晶體組件，包含有一半導體襯底、 至少一電晶體單元、一柵極金屬層、一源極金屬層以及一第二柵極導電層。半導體襯底具有一第一導電類型，且半導體襯底具有一有源區以及一周邊區，並具有至少一個第一溝槽。電晶體單元設置在有源區內，且電晶體單元包含有一第一柵極導電層、一第一柵極絕緣層、一基體摻雜區以及一源極摻雜區。第一柵極導電層設置在第一溝槽內。第一柵極絕緣層設置在第一溝槽內，並介於第一柵極導電層與半導體襯底。基體摻雜區具有一第二導電類型，且設置在第一溝槽的一側的半導體襯底中。源極摻雜區具有第一導電類型，且設置在基體摻雜區。柵極金屬層設置在周邊區的半導體襯底上，且源極金屬層設置在有源區的半導體襯底上。第二柵極導電層設置在第一柵極導電層與源極金屬層之間，其中第二柵極導電層電性連接第一柵極導電層與柵極金屬層，且第二柵極導電層與源極金屬層以及半導體襯底電性絕緣。
為達上述的目的，本發明提供一種溝槽型功率電晶體組件的製作方法。首先，提供具有一第一導電類型的一半導體襯底，其中半導體襯底具有一有源區以及一周邊區。然後， 於半導體襯底上形成至少一個溝槽。接著，於有源區中形成至少一電晶體單元，且電晶體單元包含有一第一柵極導電層、一第一柵極絕緣層、一基體摻雜區以及一源極摻雜區。第一柵極導電層設置在溝槽內，且第一柵極絕緣層設置在溝槽內，並介於第一柵極導電層與半導體襯底之間。基體摻雜區具有一第二導電類型，且設置在溝槽的一側的半導體襯底中。源極摻雜區具有第一導電類型，且設置在基體摻雜區中。隨後，於第一柵極導電層上形成至少一柵極引腳，其中柵極引腳與半導體襯底電性絕緣。其後，於有源區的柵極引腳上形成一源極金屬層，以及於周邊區的柵極引腳上形成一柵極金屬層，其中柵極引腳電性連接第一柵極導墊層與柵極金屬層，且柵極引腳與源極金屬層電性絕緣。
本發明將第二柵極導電層設置於源極金屬層與第一柵極導電層之間，以將第一柵極導電層電性連接到柵極金屬層，進而縮短遠離第三溝槽的第一柵極導電層與柵極金屬層之間的距離，藉此各電晶體單元的各柵極的電阻可被降低，且溝槽型功率電晶體組件的柵極輸入電阻也可被縮小。
圖1所示為本發明一第一優選實施例的一溝槽型功率電晶體組件的上視示意圖。
圖2與圖3分別為圖1沿著剖視線A-A』與剖視線B-B』的剖視示意圖。
圖4所示為本發明第一優選實施例的溝槽型功率電晶體組件的另一變化型的上視不意圖。
圖5到圖11所示為本發明第一優選實施例的溝槽型功率電晶體組件的製作方法示意圖。
圖12到圖18所示為本發明一第二優選實施例的溝槽型功率電晶體組件的製作方法示意圖。
其中，附圖標記說明如下
100 溝槽型功率電晶體組件
102a 第一溝槽
104 電晶體單元
108 周邊區
112磊晶層
116第一柵極導電層
120基體摻雜區
124第一絕緣層
126第二柵極導電層
128第二絕緣層
132柵極金屬層102 半導體襯底 102b 第三溝槽 106 有源區 110 基材 114第一方向 118柵極絕緣層 122源極摻雜區 124a 開口 126a柵極引腳 130源極金屬層 134漏極金屬層
136第二方向138第一接觸插塞
140第二接觸插塞142第三接觸插塞
144光阻圖案層200溝槽型功率電晶體組件
202第二溝槽204電晶體單元
300溝槽型功率電晶體組件302掩模
302a開口具體實施方式
請參考圖1到圖3，圖1所示為本發明一第一優選實施例的一溝槽型功率電晶體組件的上視示意圖，且圖2與圖3分別為圖1沿著剖視線A-A』與剖視線B-B』的剖視示意圖。如圖1到圖3所示，溝槽型功率電晶體組件100包含有具有一第一導電類型的一半導體襯底102以及多個電晶體單元104。半導體襯底102具有一有源區106以及一圍繞有源區的周邊區108。其中，有源區106是用於製作電晶體單元104，且周邊區108是用於製作用來承受從電晶體單元104所傳來的高電壓的終端結構。在本實施例中，第一導電類型為 N型，但不限於此。並且，N型半導體襯底102可包含有一 N型基材110，例如矽晶片，以及一 N型磊晶層112，且N型磊晶層112設置在N型基材110上，但本發明不以此為限。並且， N型半導體襯底102的一上表面具有多個第一溝槽102a以及一第三溝槽102b。第一溝槽 102a為長條形狀，且各長條形狀的第一溝槽102a是分別沿著一第一方向114設置，使第一溝槽102a彼此相互平行。第三溝槽102b是設置於周邊區108內，且各長條形狀的第一溝槽102a橫跨有源區106並延伸到周邊區108內，以與第三溝槽102b連接。本發明第一溝槽102a的數量並不限於上述，而也可以僅為單一個。
另外，電晶體單元104是設置於有源區106內，且各電晶體單元104包含有一第一柵極導電層116、一柵極絕緣層118、一具有一第二導電類型的基體摻雜區120、以及一 N型源極摻雜區122。在本實施例中，第二導電類型為P型。本發明並不限於此，且第一導電類型與第二導電類型也可以分別為P型與N型。柵極絕緣層118是設置於各第一溝槽102a 內，且覆蓋各第一溝槽102a的表面。第一柵極導電層116可視為各電晶體單兀104的一柵極，且設置於各第一溝槽102a以及第三溝槽102b內，並填滿各第一溝槽102a與第三溝槽 102b，使得各電晶體單元104的柵極可通過從各第一溝槽102a延伸到第三溝槽102b的第一柵極導電層116電性連接到周邊區108。在各第一溝槽102a中，柵極絕緣層118是設置在第一柵極導電層116與N型半導體襯底102之間。各P型基體摻雜區120是設置在各第一溝槽102a —側的N型半導體襯底102中，且各N型源極摻雜區122可視為各電晶體單元 104的一源極，並設置在鄰近各第一溝槽102a的各P型基體摻雜區120中。N型半導體襯底102可視為各電晶體單元104的一漏極，因此位於各N型源極摻雜區122與N型半導體襯底102之間並鄰近各第一溝槽102a的各P型基體摻雜區120可視為各電晶體單元104 的一信道。本發明電晶體單元104的數量並不限於上述，且電晶體單元104的數量是取決於第一溝槽102a的數量，因此電晶體單元104的數量也可僅有單一個。
此外，溝槽型功率電晶體組件100還包含有一第一絕緣層124、一第二柵極導電層 126、一第二絕緣層128、一源極金屬層130、一柵極金屬層132、以及一漏極金屬層134。第一絕緣層124設至於N型半導體襯底102上，且第一絕緣層124具有多個開口 124a。各開口分別暴露出各第一溝槽102a。本發明開口 124a的數量並不限有多個，且開口 124a的數量也取決於第一溝槽102a的數量，因此開口 124a的數量也可以僅為單一個。第二柵極導電層126設置於第一絕緣層124上，且第二柵極導電層126填入開口 124a內，以與各第一溝槽102a中的各第一柵極導電層116相接觸。藉此，第二柵極導電層126可電性連接到第一柵極導電層116，且第二柵極導電層126可通過第一絕緣層124與N型半導體襯底102電性絕緣。在本實施例中，第二柵極導電層126包含有多個柵極引腳126a，且各柵極引腳為長條形狀，並沿著一不同於第一方向114的第二方向136設置。第二方向136優選垂直於第一方向114,但本發明不限於此。並且,各柵極引腳126a橫跨於第一溝槽102a上，並從有源區106延伸到周邊區108內。第二絕緣層128覆蓋在第二柵極導電層126上，且第二絕緣層128還填入位於任兩相鄰柵極引腳126a之間的開口 124a內，而位於任兩相鄰的柵極引腳126a之間。此外，源極金屬層130設置於有源區106內的第二絕緣層128上，且第二絕緣層128設置於第二柵極導電層126與源極金屬層130之間，以電性絕緣第二柵極導電層126與源極金屬層130。柵極金屬層132設置於第二絕緣層128上，並直接設置於周邊區 108的第三溝槽102b上，以電性連接第三溝槽102b內的第一柵極導電層116，且柵極金屬層132還延伸到周邊區108的第二柵極導電層126上，以電性連接到柵極引腳126a。漏極金屬層134設置於N型半導體襯底102的下方，並與N型半導體襯底102相接觸，使作為電晶體單元104的漏極的N型半導體襯底102可電性連接到外界。
值得注意的是，遠離第三溝槽102b的第一柵極導電層116可通過沿著不同於第一方向114的第二方向136設置的各柵極引腳126a電性連接至柵極金屬層132，因此介於遠離第三溝槽102b的第一柵極導電層116與柵極金屬層132之間的距離可被縮短。藉此，各電晶體單元104的各柵極的電阻可被降低，進而使溝槽型功率電晶體組件100的柵極輸入電阻也可被減少。在本實施例中，各第一接觸插塞138設置於兩相鄰的柵極引腳126a之間， 使各第一接觸插塞138沿著第一方向114的寬度限制在兩相鄰柵極引腳126a之間的間隙， 且各第一接觸插塞138沿著第一方向114的寬度可依據兩相鄰柵極引腳126a之間的間隙大小來作相對應調整。
溝槽型功率電晶體組件100還包含有多個第一接觸插塞138、至少一第二接觸插塞140、以及至少一第三接觸插塞142。·各第一接觸插塞138是設置於兩相鄰第一溝槽102a 之間，並位於有源區108的各柵極引腳126a的一側，且貫穿第二絕緣層128與第一絕緣層 124，以電性連接源極金屬層130與各N型源極摻雜區122。值得注意的是，位於兩相鄰第一溝槽102a之間的第一接觸插塞138被柵極引腳126a隔開，使至少兩第一接觸插塞138分別設置於各柵極引腳126a的兩側。此外，第二接觸插塞140貫穿第二絕緣層128與第一絕緣層124，以電性連接柵極金屬層132與第三溝槽102b內的第一柵極導電層116。第三接觸插塞142貫穿第二絕緣層128，以電性連接柵極金屬層132與周邊區108的第二柵極導電層126。在本發明的其它實施例中，各電晶體單元104還可包含有一 P型接觸摻雜區，設置於P型基體摻雜區中，並與N型源極摻雜區以及第一接觸插塞相接觸，以用於降低第一接觸插塞與N型源極摻雜區之間的電阻值。
本發明的溝槽型功率電晶體組件並不以上述實施例為限。下文將繼續揭示本發明的其它實施例或變化形，然為了簡化說明並突顯各實施例或變化形之間的差異，下文中使用相同標號標註相同組件，並不再對重複部分作贅述。
本發明的各第一溝槽形狀並不限於上述的長條形狀，而第一溝槽也可以是其它形狀。請參考圖4，圖4所示為本發明第一優選實施例的溝槽型功率電晶體組件的另一變化型的上視示意圖。如圖4所示，相較於上述實施例，此變化型的溝槽型功率電晶體組件200 的N型半導體襯底102還具有多個第二溝槽202，位於有源區106內，且各第二溝槽202連接兩相鄰第一溝槽102a。各P型基體摻雜區120是設置於由兩相鄰第一溝槽102a與其間的兩相鄰第二溝槽202所圍繞出的一區域內，且各N型源極摻雜區122是設置於此區域的各P型基體摻雜區120中，因此兩相鄰第一溝槽102a與其間的兩相鄰第二溝槽202定義出一電晶體單元204。在本實施例中，設置於任兩相鄰第一溝槽102a之間的第二溝槽202是沿著第一方向114排列，並彼此相互平行，使各電晶體單元204為一矩形。並且，第二溝槽 202構成多個長條形狀的溝槽，使電晶體單元204可以一矩陣形狀排列。本發明第二溝槽 202並不限為構成長條形狀的溝槽，也可以彼此未相連接。
另外，本發明還提供一種溝槽型功率電晶體組件的製作方法。請參考圖5到圖11， 且一併參考圖2與圖3。圖5到圖11所示為本發明第一優選實施例的溝槽型功率電晶體組件的製作方法示意圖，其中圖10為圖1的溝槽型功率電晶體組件沿著剖視線A-A』的製作步驟的剖視示意圖，且圖11為圖1的溝槽型功率電晶體組件沿著剖視線B-B』的製作步驟的剖視示意圖。如圖5所示，提供一 N型半導體襯底102，然後於N型半導體襯底102上形成第一絕緣層124，例如氧化物或氮化矽。接著，圖案化第一絕緣層124以具有開口 124a， 並暴露出N型半導體襯底102。隨後，以第一絕緣層124作為掩模，進行一蝕刻工藝，以移除暴露出的N型半導體襯底102，進而形成第一溝槽102a與第三溝槽102b。
如圖6所示，接下來，進行一熱氧化工藝，以在第一溝槽102a內的N型半導體襯底 102上形成柵極絕緣層118，例如氧化物。本發明的柵極絕緣層118並不限於利用熱氧化工藝所形成，且可以由其它工藝所形成，例如結合沉積工藝與回蝕刻工藝。
如圖7所示，然後進行一沉積工藝，以形成第一柵極導電層116，例如多晶矽，且第一柵極導電層116覆蓋N型半導體襯底102，並填滿第一溝槽102a與第三溝槽102b。接著，進行一回蝕刻工藝，以移除第一柵極導電層116直到第一柵極導電層116的一上表面與 N型半導體 襯底102的上表面位於同一平面上或第一柵極導電層116的一上表面位於N型半導體襯底102的上表面下即停止。也就是說，當位於第一溝槽102a與第三溝槽102b外的第一柵極導電層116被移除時，即停止回蝕刻工藝。
如圖8所示，接著，進行一 P型離子植入工藝，以在各第一溝槽102a兩側的N型半導體襯底102中植入P型離子，例如硼離子，然後進行一熱趨入工藝，以擴散P型離子，進而形成P型基體摻雜區120。隨後，進行一 N型離子植入工藝，以於P型基體摻雜區120中植入N型離子，例如砷離子或磷離子，然後進行另一熱趨入工藝，以擴散N型離子，進而形成N型源極摻雜區122。
如圖9所示，進行一沉積工藝，以在第一絕緣層124與第一柵極導電層116上形成第二柵極導電層126，且第二柵極導電層126填入開口 124a中。
如圖10與圖11所示，於第二柵極導電層126上形成一光阻圖案層144，以定義出柵極引腳126a的位置，接著圖案化第二柵極導電層126，以形成柵極引腳126a，並暴露出第一絕緣層124與第一柵極導電層116。
如圖2與圖3所示，移除光阻圖案層144，然後於第二柵極導電層126與暴露出的第一絕緣層124以及第一柵極導電層116上形成第二絕緣層128。接著，進行一光刻工藝， 以於有源區106中形成多個第一接觸洞以及於第三溝槽102b上形成一第二接觸洞。各第一接觸洞貫穿第二絕緣層128、第一絕緣層124與N型源極摻雜區122，並暴露出P型基體摻雜區120，且第二接觸洞貫穿第二絕緣層128與第一絕緣層124，並暴露出第一柵極導電層 116。隨後，於第一接觸洞中形成第一接觸插塞138，以與N型源極摻雜區122相接觸，且同時於第二接觸洞中形成第二接觸插塞140，以與第一柵極導電層116相接觸。隨後，形成一第三接觸洞，貫穿第二絕緣層128，並暴露出周邊區108的第二柵極導電層126，接著在第三接觸洞中形成第三接觸插塞142，以與第二柵極導電層126相接觸。由於第一接觸插塞138、 第二接觸插塞140與第三接觸插塞142是位於不同位置，因此形成第一接觸插塞138的步驟、形成第二接觸插塞140的步驟與形成第三接觸插塞142的步驟可依據實際需求而彼此互換並作相對應調整，但不限於此。接著，第二絕緣層128上形成一金屬層，隨後進行一光刻工藝，以圖案化金屬層，進而形成源極金屬層130與柵極金屬層132。源極金屬層130是與第一接觸插塞138相接觸，且柵極金屬層132是與第二接觸插塞140以及第三接觸插塞 142相接觸。最後，於N型半導體襯底102下方形成漏極金屬層134,至此已完成本實施例的溝槽型功率電晶體組件100。在本發明的其它實施例中，第二溝槽202可以與第一溝槽 102a在同一步驟中同時形成。
本發明的溝槽型功率電晶體組件的製作方法並不以上述實施例為限。下文將繼續揭示本發明的其它實施例或變化形，然為了簡化說明並突顯各實施例或變化形之間的差異，下文中使用相同標號標註相同組件，並不再對重複部分作贅述。
請參考圖12到圖18，且一併參考圖1，圖12到圖18所示為本發明一第二優選實施例的溝槽型功率電晶體組件的製作方法示意圖，其中圖17為本發明第二優選實施例的溝槽型功率電晶體組件沿著圖1的剖視線A-A』的剖視示意圖，且圖18為本發明第二優選實施例的溝槽型功率電晶體組件沿著圖1的剖視線B-B』的剖視示意圖。如圖12所示，於提供N 型半導體襯底102之後，於N型半導體襯底102上形成一掩模302，例如光阻層。然後，圖案化掩模302，以暴露出N型半導體襯底102。接著，移除暴露出的N型半導體襯底102，以形成第一溝槽102a與第三溝槽102b。隨後，於第一 溝槽102a內的N型半導體襯底102上形成柵極絕緣層118。之後，於掩模302上形成第一柵極導電層116,並於第一溝槽102a、第三溝槽102b與開口 302a中填入第一柵極導電層116。然後，進行一回蝕刻工藝，以移除第一柵極導電層116直到第一柵極導電層116的一上表面與掩模302的上表面約略位於同一平面上即停止。也就是說，當位於第一溝槽102a與開口 302a外的第一柵極導電層116被移除時，即停止回蝕刻工藝。
如圖13所示，接下來，移除掩模302，以暴露出N型半導體襯底102，且第一柵極導電層116突出於第一溝槽102a外。如圖14所示，然後，於N型半導體襯底102中形成P型基體摻雜區120。接著，於P型基體摻雜區120中形成N型源極摻雜區122。如圖15所示， 於N型半導體襯底102與突出於第一溝槽102a外的第一柵極導電層116上形成第一絕緣層124。隨後，進行一回蝕刻工藝，以移除位於第一柵極導電層116上的第一絕緣層124，且暴露出第一柵極導電層116。因為第一柵極導電層116突出於第一溝槽102a外，所以第一柵極導電層116可在回蝕刻工藝中作為一蝕刻停止層。第一絕緣層124具有開口 124a，對應於第一溝槽102a與第三溝槽102b，且突出於第一溝槽102a外的第一柵極導電層116延伸進開口 124a中。於本發明的其它實施例中，移除位於第一柵極導電層116上的第一絕緣層124的步驟也可以使用一化學機械研磨工藝(chemical mechanical polishing, CMP)。
然後，如圖16所示，於第一絕緣層124與第一柵極導電層116上形成第二柵極導電層126，且圖案化第二柵極導電層126，以形成柵極引腳126a，並暴露出第一絕緣層124與第一柵極導電層116。如圖17與圖18所示，於第二柵極導電層126、暴露出的第一絕緣層 124與暴露出的第一柵極導電層116上形成第二絕緣層128。隨後，於第二絕緣層128、第一絕緣層124與N型源極摻雜區122中形成第一接觸插塞138，以與N型源極摻雜區122相接觸，且同時於第二絕緣層128與第一絕緣層124中形成第二接觸插塞140，以與第一柵極導電層116相接觸。然後，於第二絕緣層128中形成第三接觸插塞142，以與第二柵極導電層 126相接觸。接著，於有源區106中的第二絕緣層128上形成源極金屬層130，且同時於周邊區108中的第二絕緣層128上形成柵極金屬層132。其中，源極金屬層130是與第一接觸插塞138相接觸，且柵極金屬層132是與第二接觸插塞140以及第三接觸插塞142相接觸。 最後，於N型半導體襯底102下形成漏極金屬層134，至此已完成本實施例的溝槽型功率電晶體組件300。
綜上所述，本發明將第二柵極導電層設置於源極金屬層與第一柵極導電層之間， 以將第一柵極導電層電性連接到柵極金屬層，進而縮短遠離第三溝槽的第一柵極導電層與柵極金屬層之間的距離，藉此各電晶體單元的各柵極的電阻可被降低，且溝槽型功 率電晶體組件的柵極輸入電阻也可被縮小。
以上所述僅為本發明的優選實施例而已，並不用於限制本發明，對於本領域的技術人員來說，本發明可以有各種更改和變化。凡在本發明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發明的保護範圍之內。
權利要求
1.一種溝槽型功率電晶體組件，其特徵在於，包含有一半導體襯底，具有一第一導電類型，所述半導體襯底具有一有源區以及一周邊區，且所述半導體襯底具有至少一個第一溝槽；至少一電晶體單元，設置在所述有源區內，且所述電晶體單元包含有一第一柵極導電層，設置在所述第一溝槽內；一第一柵極絕緣層，設置在所述第一溝槽內，並介於所述第一柵極導電層與所述半導體襯底之間；一基體摻雜區，具有一第二導電類型，且設置在所述第一溝槽的一側的所述半導體襯底中；以及一源極摻雜區，具有所述第一導電類型，且設置在所述基體摻雜區中；一柵極金屬層，設置在所述周邊區的所述半導體襯底上；一源極金屬層，設置在所述有源區的所述半導體襯底上；以及一第二柵極導電層，設置在所述第一柵極導電層與所述源極金屬層之間，其中所述第二柵極導電層電性連接所述第一柵極導電層與所述柵極金屬層，且所述第二柵極導電層與所述源極金屬層以及所述半導體襯底電性絕緣。
2.如權利要求1所述的溝槽型功率電晶體組件，其特徵在於，所述第一溝槽為長條形狀，且所述長條形狀的第一溝槽沿著一第一方向設置。
3.如權利要求2所述的溝槽型功率電晶體組件，其特徵在於，所述第二柵極導電層包含有至少一條狀柵極引腳，從所述有源區延伸到所述周邊區，且所述條狀柵極引腳沿著一不同於所述第一方向的第二方向設置。
4.如權利要求2所述的溝槽型功率電晶體組件，其特徵在於，還包含有至少兩個第二溝槽，沿著所述第一方向依序排列，且彼此相互平行，其中所述至少一個第一溝槽包含有兩個第一溝槽彼此相互平行，且各所述第二溝槽連接所述第一溝槽。
5.如權利要求4所述的溝槽型功率電晶體組件，其特徵在於，所述電晶體單元是由所述第一溝槽與所述第二溝槽所定義出，且為矩形。
6.如權利要求5所述的溝槽型功率電晶體組件，其特徵在於，所述至少一個電晶體單元包含有多個電晶體單元，且所述矩形電晶體單元以一矩陣形狀排列。
7.如權利要求1所述的溝槽型功率電晶體組件，其特徵在於，還包含有一第一絕緣層， 設置於所述第二柵極導電層與所述半導體襯底之間。
8.如權利要求7所述的溝槽型功率電晶體組件，其特徵在於，所述第一絕緣層具有至少一個開口，對應於所述第一溝槽，且所述第二柵極導電層填入所述開口中。
9.如權利要求7所述的溝槽型功率電晶體組件，其特徵在於，所述第一絕緣層具有至少一個開口，對應於所述第一溝槽，且所述第一柵極導電層延伸至所述開口中。
10.如權利要求1所述的溝槽型功率電晶體組件，其特徵在於，還包含有一第二絕緣層，設置於所述第二柵極導電層與所述源極金屬層之間。
11.如權利要求1所述的溝槽型功率電晶體組件，其特徵在於，還包含有至少兩個接觸插塞分別設置於所述第二柵極導電層兩側的所述電晶體單元上，用以電性連接所述源極摻雜區與所述源極金屬層。
12.如權利要求1所述的溝槽型功率電晶體組件，其特徵在於，所述第二柵極導電層包含有娃化金屬或多晶娃。
13.一種溝槽型功率電晶體組件的製作方法，其特徵在於，包含有提供具有一第一導電類型的一半導體襯底，其中所述半導體襯底具有一有源區以及一周邊區；於所述半導體襯底上形成至少一個溝槽；於所述有源區中形成至少一電晶體單元，且所述電晶體單元包含有一第一柵極導電層，設置在所述溝槽內；一第一柵極絕緣層，設置在所述溝槽內，並介於所述第一柵極導電層與所述半導體襯底之間；一基體摻雜區，具有一第二導電類型，且設置在所述溝槽的一側的所述半導體襯底中；以及一源極摻雜區，具有所述第一導電類型，且設置在所述基體摻雜區中；於所述第一柵極導電層上形成至少一柵極引腳，其中所述柵極引腳與所述半導體襯底電性絕緣；以及於所述有源區的所述柵極引腳上形成一源極金屬層，以及於所述周邊區的所述柵極引腳上形成一柵極金屬層，其中所述柵極引腳電性連接所述第一柵極導墊層與所述柵極金屬層，且所述柵極引腳與所述源極金屬層電性絕緣。
14.如權利要求13所述的溝槽型功率電晶體組件的製作方法，其特徵在於，形成所述溝槽的步驟包含有於所述半導體襯底上形成一第一絕緣層，且所述第一絕緣層具有至少一個開口，暴露出所述半導體襯底；以及移除被暴露出的所述半導體襯底，以形成所述溝槽。
15.如權利要求14所述的溝槽型功率電晶體組件的製作方法，其特徵在於，形成所述電晶體單元的步驟包含有於所述溝槽的一側壁上形成所述柵極絕緣層；於所述溝槽與所述開口中以及於所述第一絕緣層上形成所述第一柵極導電層；移除所述第一柵極導電層至所述第一柵極導電層的一上表面與所述半導體襯底的一上表面位於同一平面上或低於所述半導體襯底的所述上表面；於所述溝槽一側的所述半導體襯底中形成具有所述第二導電類型的一基體摻雜區；以及於所述基體摻雜區中形成具有第一導電類型的所述源極摻雜區。
16.如權利要求15所述的溝槽型功率電晶體組件的製作方法，其特徵在於，形成所述柵極引腳的步驟包含有於所述第一絕緣層上形成一第二柵極導電層，且所述第二柵極導電層填入所述開口中；以及圖案化所述第二柵極導電層，以形成所述柵極引腳，且暴露出所述第一絕緣層與所述第一柵極導電層。
17.如權利要求14所述的溝槽型功率電晶體組件的製作方法，其特徵在於，其中於形成所述柵極引腳的步驟與形成所述源極金屬層的步驟之間，所述製作方法還包含有於所述柵極引腳、所述第一絕緣層與所述第一柵極導電層上形成一第二絕緣層；以及於所述柵極引腳的兩側形成至少兩個接觸插塞，且所述接觸插塞貫穿所述第二絕緣層與所述第一絕緣層，以與所述源極摻雜區相接觸。
18.如權利要求13所述的溝槽型功率電晶體組件的製作方法，其特徵在於，形成所述溝槽的步驟包含有於所述半導體襯底上形成一掩模，且所述掩模具有至少一個開口，暴露出所述半導體襯底；以及移除被暴露出的所述半導體襯底，以形成所述溝槽。
19.如權利要求18所述的溝槽型功率電晶體組件的製作方法，其特徵在於，形成所述電晶體單元的步驟包含有於所述溝槽的一側壁上形成一柵極絕緣層；於所述溝槽與所述開口中以及於所述第一絕緣層上形成一第一柵極導電層；移除所述第一柵極導電層直到所述第一柵極導電層的一上表面與所述掩模的一上表面約略位於同一平面上；移除所述掩模，以暴露出所述半導體襯底；於所述溝槽一側的所述半導體襯底中形成具有所述第二導電類型的所述基體摻雜區；以及於所述基體摻雜區中形成具有第一導電類型的源極摻雜區。
20.如權利要求19所述的溝槽型功率電晶體組件的製作方法，其特徵在於，其中於形成所述源極摻雜區的步驟與形成所述柵極引腳的步驟之間，所述製作方法還包含有於所述半導體襯底與所述第一柵極導電層上形成一第一絕緣層；以及移除位於第一柵極導電層上的所述第一絕緣層。
全文摘要
本發明公開了一種溝槽型功率電晶體組件，包含有一半導體襯底、至少一電晶體單元、一柵極金屬層、一源極金屬層以及一第二柵極導電層。半導體襯底具有至少一個第一溝槽。電晶體單元包含有一設置在第一溝槽內的第一柵極導電層。柵極金屬層與源極金屬層設置在半導體襯底上。第二柵極導電層設置在第一柵極導電層與源極金屬層之間。第二柵極導電層電性連接第一柵極導電層與柵極金屬層，且第二柵極導電層與源極金屬層以及半導體襯底電性絕緣。藉此，各電晶體單元的各柵極的電阻可被降低，且溝槽型功率電晶體組件的柵極輸入電阻也可被縮小。
文檔編號H01L27/06GK103022104SQ20121027914
公開日2013年4月3日 申請日期2012年8月7日 優先權日2011年9月21日
發明者葉騰豪, 廖顯皓, 陳佳慧, 戴嵩山 申請人:大中積體電路股份有限公司