一種管道式差分模數轉換器的製作方法

2023-05-17 22:53:36

專利名稱：一種管道式差分模數轉換器的製作方法
技術領域：
本發明涉及一種模數轉換器，尤其涉及管道式差分模數轉換器，屬於微電子技術領域。
背景技術：
近年來，模數轉換的技術在許多應用上扮演著相當重要的角色，模數轉換器(ADC)將 現實生活中的模擬信息轉換為數位訊號，是現實世界和數字世界之間的橋梁。在通信領域， 消費電子領域，工業控制領域會經常用到。面對實際應用中越來越高的要求，對模數轉換器 的採樣頻率、解析度、穩定性、功率消耗和面積要求都越來越高。
而管道式模數轉換器在幾種較流行的模數轉換器中以其優秀的解析度和採樣率表現被頻 繁應用。就管道式模數轉換器而言，相鄰兩級之間殘差值的傳遞是最影響模數轉換器解析度 和工作頻率的因素，現有的殘差值傳遞的方案主要是通過單端運算跨導放大器來實現的，而
這種方案不利於差分模數轉換器的實現。

發明內容
本發明的目的在於提供一種精確的管道式差分模數轉換器。
為了解決這個問題，我們在管道式差分模數轉換器的設計中提出一種利用差分運算跨導 放大器結合開關電容來實現管道式差分模數轉換器中前一級向後一級提供精確殘差值的電 路。本發明的轉換器可以避免單端運算跨導放大器不易於實現差分模數轉換的問題。
管道式模數轉換器是利用多級子ADC同時工作來獲得高的解析度，而其中每一級子ADC 只需要獲得較低的解析度就可以了；再將該級子ADC量化後所產生的量化誤差放大，得到殘 差值送至下一級子ADC作為下一級子ADC的輸入。
由上面的分析，我們知道在管道式模數轉換器中，每一級子ADC都需要給下一級子ADC 提供該級量化後所剩下的殘差值，而在1.5位每級的設計當中，每一級子ADC需要給下一級 子ADC提供的殘差值輸出VON與模擬輸入VIN之間的關係如下所表示
rav-2(rav)-^一 當rav>^raax/4 (1) raw = 2(rav)當U4>rav>-U4 (2)
FOiV-2(WW) + K細當WV<-^max/4 (3)而同時formula see original document page 4
即
formula see original document page 4
正如圖1中轉移特性曲線所示。每一級子ADC需要給下一級子ADC提供的殘差值輸出 VON與模擬輸入VIN之間的轉移特性曲線，其中Vin就代表了該級子ADC的模擬輸入，而 residue就代表了該級子ADC需要給下一級子ADC提供的殘差值，而圖中out=00， 01， 10 則代表相應的該級子ADC的量化結果。
很顯然，這是易於單端實現的，那麼我們怎麼利用差分CMOS電路實現這樣的轉移特性 曲線呢？
當前的設計一般都是採用單端運算跨導放大器來實現這樣的功能，如附圖2， 3所示。 可以看到，當時鐘工作在PHI—l相位時，電路如圖2所示工作，輸入經過開關連接在兩個電 容上底板上；而電容的下底板連接到地上。此時電容上存儲的電荷為g-《+CJ
而當時鐘工作在PHI一2相位時，電路如圖3所示，在運算跨導放大器正輸入端通過一個 電容與2Vdac連接；同時，在運算跨導放大器的輸出端也接一個反饋電容連接到單端運算跨 導放大器的正輸入端。此時電容上存儲的電荷為0= rC+CJ =CVoW+C*2raac。
通過比較兩式，就可以得出Vout為我們所需得到的殘差值。
為實現上述目的，本發明所採取的技術方案如下
一種管道式差分模數轉換器，其特徵在於其中的殘差值產生電路的電路連接關係為
差分輸入正端分別經過開關MOS管1與電容Cl的上底板連接，經過開關MOS管2與 電容C2的上底板連接；
所述電容Cl和C2的下底板與所述差分運算跨導放大器的正輸入端連接；
數模轉換器結果正端與所述電容C2的上底板連接；
所述差分運算跨導放大器的負輸出端通過開關MOS管3和所述電容Cl的上底板連接； 共模輸入端通過開關MOS管4與所述差分運算跨導放大器的正輸入端連接； 所述差分運算跨導放大器的負輸出端通過開關MOS管5與所述共模輸入端連接；所述開關MOS管1 、開關MOS管2、開關MOS管5的柵極與PHI—1信號線連接；所述 開關MOS管3的柵極與PHI—2信號線連接；所述開關MOS管4的柵極與PHI_1P信號線連 接；
差分輸入負端分別經過開關MOS管l，與電容Cl，的上底板連接，經過開關MOS管2，與 電容C2'的上底板連接；
所述電容Cl'和C2'的下底板與所述差分運算跨導放大器的負輸入端連接； 數模轉換器結果負端與所述電容C2，的上底板連接；
所述差分運算跨導放大器的正輸出端通過開關MOS管3'和所述電容Cl'的上底板連接； 所述共模輸入端通過開關MOS管4，與所述差分運算跨導放大器的負輸入端連接； 所述差分運算跨導放大器的正輸出端通過開關MOS管5'與所述共模輸入端連接； 所述開關MOS管l'、開關MOS管2'、開關MOS管5，的柵極與PHI—l信號線連接；所 述開關MOS管3'的柵極與PHI—2信號線連接；開關MOS管4'的柵極與PHI—IP信號線連 接，所述差分運算跨導放大器的共模輸入端與所述共模輸入端連接；所有所述連接為信號線 連接。
所述開關MOS管為NMOS管。 所述電容C1、 C2、 Cl'、 C2'的電容值相等。 所述共模輸入端的共模值為差分輸入的中間值，是固定的輸入值。
本發明的積極效果
可以發現，利用本發明提出的開關電容配合差分運算跨導放大器聯合作用的轉換器，可 以精確地得到用在管道式差分模數轉換器裡前一級送給後一級的殘差值。


圖1是每一級子ADC需要給下一級子ADC提供的殘差值輸出VON與模擬輸入VIN之 間的轉移特性曲線；
圖2是採用單端運算跨導放大器當時鐘工作在PHI_1相位時，電路的等效工作方式； 圖3是採用單端運算跨導放大器當時鐘工作在PHI—2相位時，電路的等效工作方式； 圖4是本發明的殘差值產生電路的電路圖5是本發明的電路圖在時鐘工作在PHI—1相位時，電路的等效工作方式； 圖6是本發明的電路圖在時鐘工作在PHL2相位時，電路的等效工作方式。具體實施例
我們提出了利用差分運算跨導放大器結合開關MOS管和電容實現模數轉換，差分運算 跨導放大器與開關MOS管和電容的連接方式如附圖4所示。
附圖4中標註了PHIJ， PHIJP或是PHI—2的開關即是開關MOS管，實現方法是通過 將NMOS的柵極分別連接在PHI—1或是PHI—2信號線上。將差分運算跨導放大器通過開關 MOS管與四個電容值相同的電容連接，連接方式正如附圖4所示，可以看到的是，與現有的 單端運算跨導放大器實現方案不同的是，由於我們採用的是差分運算跨導放大器，所以每一 級子ADC的殘差值輸出都是一對差分信號，這樣就便於差分模數轉換器的實現了。下面是電 路的具體工作工程。
差分輸入正端VINP(positive VIN)分別經過開關MOS管1與電容Cl的上底板連接，經 過開關MOS管2與電容C2的上底板連接,且開關MOS管1和開關MOS管2的柵極與PHI一1 信號線連接，電容C1和C2的下底板連接在差分運算跨導放大器的正輸入端(VIP)上；數模轉 換器(DAC)結果正端(VDACP)與電容C2的上底板連接，串聯電容C2後與差分運算跨 導放大器的正輸入端(VIP)連接在一起；而差分運算跨導放大器的負輸出端(VON)通過開關 MOS管3和電容Cl的上底板連接，串連電容Cl後反饋連接在差分運算跨導放大器的正輸 入端(VIP)上，同時共模輸入(VCM)通過開關MOS管4與差分運算跨導放大器的正輸入端 (VIP)、電容Cl和C2的下底板連在一起，其中開關MOS管3的柵極與PHI_2信號線連接， 開關MOS管4的柵極與PHI_1P信號線連接。
差分輸入負端VINN(negative VIN)分別經過開關MOS管l'與電容Cl'的上底板連接，經 過開關MOS管2，與電容C2'的上底板連接，且開關MOS管l'和開關MOS管2'的柵極與PHI_1 信號線連接，電容C1'和C2，的下底板連接在差分運算跨導放大器的負輸入端(VIN)上；DAC 結果負端VDACN與電容C2'的上底板連接，串連電容C2'後與差分運算跨導放大器的負輸入 端(VIN)連接在一起；而差分運算跨導放大器的正輸出端(VOP)通過開關MOS管3'和電容Cl'
的上底板連接，串聯電容cr後反饋連接在差分運算跨導放大器的負輸入端(viN)上，同時共
模輸入(VCM)通過開關MOS管4'與差分運算跨導放大器的負輸入端(VIN)、電容Cl'和C2' 的下底板連在一起，其中開關MOS管3'的柵極與PHU信號線連接，開關MOS管4'的柵極 與PHIJP信號線連接。
差分運算跨導放大器的負輸出端(VON)通過開關MOS管5與共模輸入(VCM)連接， 且開關MOS管5的柵極與PHI_1信號線連接；差分運算跨導放大器的正輸出端(VOP)通過開 關MOS管5，與共模輸入(VCM)連接，且開關MOS管5，的柵極與PHI—l信號線連接。同 時本級差分運算跨導放大器的負輸出端(VON)、正輸出端(VOP)的輸出分別對應下一級的輸入VINP、 VINN。每一級的VDACP和VDACN是輸入模擬信號經過子ADC再經過子DAC後 所得到。共模輸入VCM從輸入得到，每一級的共模輸入VCM都相同，為一固定的輸入值。
可以看到與圖2和圖3所表示的方法最大的區別在於，所有的信號都是差分信號，即原 來的單端輸入信號VIN變為一對差分信號VINP和VINN;原來的2Vdac變為VDACP和 VDACN;而最重要的是差分運算跨導放大器的輸出端現在也是一對差分信號VOP和VON， 從而得到差分運算跨導放大器。
首先將時鐘工作在PHI—1相位，此時電路將如圖5中所顯示的方式工作，其中PHI—1P與
PHIJ相位為同相位；因為
1) 所有柵極連接在PHI一1和PHI—1P信號上的開關MOS管都導通；
2) 所有柵極連接在PHI—2信號上的開關MOS管都不導通； 而此時積累在上下部分電路中的電容板上的電荷分別為
2HC + C)(r鮮-PO/) (8)
22 = (C + C) (r層- fOZ) (9)
接下來將時鐘工作在PHI一2相位，此時電路將如圖6中所顯示的方式工作；因為
1) 所有柵極連接在PHI—2信號上的開關MOS管都導通；
2) 所有柵極連接在PHI一1和PHI—1P信號上的開關MOS管都不導通； 而此時積累在上下部分電路中的電容板上的電荷分別為-
= c (,c屍-f證)+c -K0，) (10) 0 = C (隨CiV - r。麗)+ C (濯-K麵) (11)
C為四個相同電容的電容值，VDACP和VDACN為輸入模擬信號量化後的數位訊號所表 示的模擬值(連接在附圖4中的相應的VDACP和VDACN信號線上)，是輸入模擬信號經過 子ADC再經過子DAC後所得到的，VIP和VIN為差分運算跨導放大器兩個輸入端信號線上 的值，VINP和VINN為一對差分模擬輸入，VCM為設定的共模值(一般設定為差分輸入的 中間值)，而VOP和VON則為我們需要的一對差分模擬殘差值輸出。
由於電容板上的電荷守恆，我們可以再通過上面得到的電荷值列出等式
(C + C)(f鮮- rCM) = C(,C戶_ P7屍)+ C(, - W屍) (12)
(C + C) (,iV - rCM) = C (,CW -咖)+ C (rCW -麗) (13)
再經過計算可以得到
ranD」c屍+2(麼戶-R:M)+2w屍 (m)formula see original document page 8 (15)
formula see original document page 8(16)
由於差分運算跨導放大器的一對輸入端應該虛短路在一起。即可以近似為
formula see original document page 8 (17)
則式16可以近似為
formula see original document page 8 (18)
即
formula see original document page 8 (19)
這樣就可以發現此時在輸出端得到的一對差分輸出信號就實現了我們所需要得到的送給下一 級量化的殘差值。
權利要求
1.一種管道式差分模數轉換器，其特徵在於其中的殘差值產生電路的電路連接關係為差分輸入正端分別經過開關MOS管1與電容C1的上底板連接，經過開關MOS管2與電容C2的上底板連接；所述電容C1和C2的下底板與所述差分運算跨導放大器的正輸入端連接；數模轉換器結果正端與所述電容C2的上底板連接；所述差分運算跨導放大器的負輸出端通過開關MOS管3和所述電容C1的上底板連接；共模輸入端通過開關MOS管4與所述差分運算跨導放大器的正輸入端連接；所述差分運算跨導放大器的負輸出端通過開關MOS管5與所述共模輸入端連接；所述開關MOS管1、開關MOS管2、開關MOS管5的柵極與PHI_1信號線連接；所述開關MOS管3的柵極與PHI_2信號線連接；所述開關MOS管4的柵極與PHI_1P信號線連接；差分輸入負端分別經過開關MOS管1』與電容C1』的上底板連接，經過開關MOS管2』與電容C2』的上底板連接；所述電容C1』和C2』的下底板與所述差分運算跨導放大器的負輸入端連接；數摸轉換器結果負端與所述電容C2』的上底板連接；所述差分運算跨導放大器的正輸出端通過開關MOS管3』和所述電容C1』的上底板連接；所述共模輸入端通過開關MOS管4』與所述差分運算跨導放大器的負輸入端連接；所述差分運算跨導放大器的正輸出端通過開關MOS管5』與所述共模輸入端連接；所述開關MOS管1』、開關MOS管2』、開關MOS管5』的柵極與PHI_1信號線連接；所述開關MOS管3』的柵極與PHI_2信號線連接；開關MOS管4』的柵極與PHI_1P信號線連接；所述差分運算跨導放大器的共模輸入端與所述共模輸入端連接，所有所述連接為信號線連接。
2. 如權利要求1所述的差分模數轉換器，其特徵在於所述開關MOS管為NMOS管。
3. 如權利要求l所述的差分模數轉換器，其特徵在於所述電容C1、 C2、 Cl'、 C2'的電容值相等。
4. 如權利要求1所述的差分模數轉換器，其特徵在於所述共模輸入端的共模值為差分輸入的 中間值。
5. 如權利要求4所述的差分模數轉換器，其特徵在於所述共模值為固定的輸入值。
全文摘要
本發明公開了一種管道式差分模數轉換器，其利用差分運算跨導放大器結合開關MOS管和電容來實現管道式差分模數轉換器中前一級向後一級提供精確殘差值。本發明的模數轉換器可以避免單端運算跨導放大器不易於實現差分模數轉換器的問題。
文檔編號H03M1/12GK101320973SQ200710178119
公開日2008年12月10日 申請日期2007年11月27日 優先權日2007年11月27日
發明者於敦山, 越 劉, 吳亞東, 孫金鐸, 興 張, 彭春幹, 健 曹, 曹喜信, 白書俊 申請人:北京大學軟體與微電子學院