快閃記憶體器件的平坦化方法
2023-05-18 12:27:26
專利名稱：快閃記憶體器件的平坦化方法
技術領域：
本發明是有關一種快閃記憶體器件(FLASH memory device)的製作工藝，且特別是有關於一種快閃記憶體器件的平坦化方法。
背景技術：
目前快閃記憶體器件平坦的平坦化方法有一種是免用化學機械研磨(chemical mechanical polishing，簡稱CMP)製作工藝的平坦化方法，其製作工藝大多是在基底上先形成一層穿隧氧化層(tunneling oxidelayer)，再於穿隧氧化層上形成一浮柵極(floating gate)，並於浮柵極上形成一層氮化層(nitride layer)。然後，於基底上形成一層高密度等離子體(high density plasma，簡稱HDP)氧化層(oxide layer)去覆蓋上述器件。接著，去除部分高密度等離子體氧化層，以暴露出氮化層的頂邊(top edge)。隨後，去除氮化層，並同時去除位於氮化層上的部分高密度等離子體氧化層。
然而，公知技術在形成高密度等離子體氧化層時，因為採用非等向性沉積製作工藝(anisotropic deposition)的高密度等離子體製作工藝，因此會造成如圖1A所示的缺陷發生，更甚者會造成快閃記憶體器件如圖1B所示發生器件故障的問題。
圖1A至圖1B是公知一種快閃記憶體器件的製造流程剖面圖。
請參照圖1A與圖1B，在基底100已形成包括穿隧氧化層102與浮柵極104的結構。並根據上述的公知技術於基底100上形成一層高密度等離子體氧化層106。然而，因為採用非等向性沉積製作工藝來形成這層高密度等離子體氧化層106，所以會在接近晶圓(wafer)外圍的快閃記憶體器件產生缺口(breach)120，在後續製作工藝流程中經過溼式蝕刻後甚至會形成貫穿整層高密度等離子體氧化層106的開口130。因而導致如圖1B所示，在陸續形成柵極間介電層108與較大面積的控制柵極(control gate)110之後，因其中的控制柵極110與基底100相接觸，而發生短路(short)的問題。此外，公知採用高密度等離子體氧化層106作為介電層用，所以容易有移動離子(mobile ion)或雜質(impurity)存在，進而降低器件的可靠度(reliability)。
另外，上述公知技術還有其它缺點，譬如快閃記憶體器件在進行初期操作時，往往會因為採用高密度等離子體氧化層106作為介電層用，而有快速抹除(fast-erase)的問題發生。目前為解決上述的快速抹除缺點，通常是在出貨(delivery)前先進行數次程序化/抹除(program/erase)的操作，然而這又導致耗時的缺點。
發明內容
因此，本發明的目的在提供一種快閃記憶體器件的平坦化方法，以避免快閃記憶體器件產生缺口，甚至是形成貫穿整層高密度等離子體氧化層的開口。
本發明的再一目的在提供一種快閃記憶體器件的平坦化方法，以避免發生短路的問題。
本發明的另一目的在提供一種快閃記憶體器件的平坦化方法，以防止有移動離子或雜質的存在。
本發明的又一目的在提供一種快閃記憶體器件的平坦化方法，增進器件的可靠度。
本發明的又一目的在提供一種快閃記憶體器件的平坦化方法，以避免快速抹除的問題發生。
本發明的又一目的在提供一種快閃記憶體器件的平坦化方法，以節省出貨前進行程序化/抹除的操作時間。
根據上述與其它目的，本發明提出一種快閃記憶體器件的平坦化方法，包括於基底上先形成一層穿隧氧化層，再於穿隧氧化層上形成一浮柵極，並於浮柵極上形成一層頂蓋層(capping layer)，其中穿隧氧化層、浮柵極以及頂蓋層組成一堆棧結構(stacked structure)。然後，於堆棧結構上沉積一氧化層，再於基底上形成一層高密度等離子體磷矽玻璃(HDP phosphosilicate glass，簡稱HDP PSG)，以覆蓋堆棧結構。接著，去除(dip)部分高密度等離子體磷矽玻璃與氧化層，以暴露出頂蓋層的頂邊。隨後，去除頂蓋層，其中位於頂蓋層上的部分高密度等離子體磷矽玻璃與部分氧化層也將被同時去除。
本發明另外提出一種快閃記憶體器件的平坦化方法，包括於基底上形成一層穿隧氧化層，再於穿隧氧化層上形成一浮柵極，並於浮柵極上形成一氧化層，其中穿隧氧化層、浮柵極以及氧化層組成一堆棧結構。然後，於基底上形成一高密度等離子體氮化層，以覆蓋堆棧結構。接著，去除部分高密度等離子體氮化層，以暴露出氧化層的頂邊。最後，去除氧化層，而位於氧化層上的部分高密度等離子體氮化層也會同時被去除。
本發明通過形成於基底上覆蓋堆棧結構的一層氧化層，來避免快閃記憶體器件產生缺口，甚至是形成貫穿整層高密度等離子體氧化層的開口。而且，通過這層高密度的氧化層的保護，也可避免基底因暴露出來，而在形成控制柵極後發生短路的問題。同時，由於本發明採用高密度等離子體磷矽玻璃作為介電層用，所以可防止移動離子或雜質的存在，進而增進器件的可靠度。
此外，本發明還包括採用高密度等離子體氮化層取代公知以氧化層作為介電層之用，故可防止快速抹除的問題發生，也就可以節省出貨前進行程序化/抹除的操作時間。
為了讓本發明的上述和其它目的、特徵和優點能更明顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳細說明。
圖1A至圖1B是公知一種快閃記憶體器件的製造流程剖面圖；圖2A至圖2E是依照本發明的一第一實施例的快閃記憶體器件的平坦化製造流程圖；圖3A至圖3D是依照本發明的一第二實施例的快閃記憶體器件的平坦化製造流程圖。
標號說明100，200，300基底102，202，302穿隧氧化層104，204，304浮柵極106高密度等離子體氧化層108柵極間介電層 110控制柵極120缺口 130開口206頂蓋層208，308堆棧結構210，210a，210b，306氧化層212，212a，212b高密度等離子體磷矽玻璃312，312a，312b高密度等離子體氮化層具體實施方式
第一實施例圖2A至圖2E是依照本發明的一第一實施例的快閃記憶體器件(FLASHmemory device)的平坦化製造流程圖。
請參照圖2A，於基底200上先形成一層穿隧氧化層202，再於穿隧氧化層202上形成一層材質為多晶矽的浮柵極204，並於浮柵極204上形成一層譬如是氮化層的頂蓋層(capping layer)206，其中穿隧氧化層202、浮柵極204以及頂蓋層206組成一堆棧結構(stackedstructure)208。
然後，請參照圖2B，於基底200上沉積一層氧化層210，並覆蓋上述堆棧結構208，以避免基底200於後續蝕刻製作工藝後暴露出來，其中氧化層210的厚度約200埃。之後，還可以施行一回火處理(annealing treatment)，以密實化氧化層210，藉此以增進氧化層210的抗蝕刻能力(etch-resistant capability)。
接著，請參照圖2C，於基底200上形成一層高密度等離子體(highdensity plasma，簡稱HDP)磷矽玻璃(phosphosilicate glass，簡稱PSG)212，以覆蓋堆棧結構208，其中高密度等離子體磷矽玻璃212的厚度較浮柵極204厚以及較堆棧結構208薄，且其厚度約在1500埃至3000埃之間。由於採用高密度等離子體磷矽玻璃212作為介電層用，所以本發明可以避免移動離子(mobile ion)或雜質(impurity)，進而增進可靠度(reliability)。
然後，請參照圖2D，去除(dip)部分高密度等離子體磷矽玻璃212與氧化層210，直到暴露出頂蓋層206的頂邊(top edge)，以使高密度等離子體磷矽玻璃212以及氧化層210分為位在頂蓋層206上方的高密度等離子體磷矽玻璃212a與氧化層210a，以及位在浮柵極204間的高密度等離子體磷矽玻璃212b以及氧化層210b的兩個部分，其中去除的方法譬如是以氫氟酸(HF)溶液或緩衝氧化矽蝕刻(bufferedoxide etch，簡稱BOE)溶液去除。
之後，請參照圖2E，去除頂蓋層206，同時位於頂蓋層206上方的高密度等離子體磷矽玻璃212a與氧化層210a也將被去除，而留下位在浮柵極204間的高密度等離子體磷矽玻璃212b以及氧化層210b，其中去除的方法譬如是以熱磷酸(hot H3PO4)溶液去除。
第二實施例圖3A至圖3D是依照本發明的一第二實施例的快閃記憶體器件的平坦化製造流程圖。
請參照圖3A，於基底300上形成一層穿隧氧化層302，其厚度約在70埃至100埃之間。再於穿隧氧化層302上形成一材質為多晶矽的浮柵極304，其厚度約1000埃。接著，於浮柵極304上形成一氧化層306，其厚度約2000埃。其中穿隧氧化層302、浮柵極304以及氧化層306組成一堆棧結構308。
然後，請參照圖3B，於基底300上形成一高密度等離子體氮化層(HDP nitride layer)312，以覆蓋堆棧結構308，其中高密度等離子體氮化層312的厚度較浮柵極304厚以及較堆棧結構308薄，且其厚度約在1500埃至3000埃之間。由於本發明採用高密度等離子體氮化層312取代公知以氧化層作為介電層之用，故可防止快速抹除(fast-erase)的問題發生。
接著，請參照圖3C，去除部分高密度等離子體氮化層312，直到暴露出頂蓋層306的頂邊，以使高密度等離子體氮化層312分為位在頂蓋層306上方的高密度等離子體氮化層312a與位在浮柵極304間的高密度等離子體氮化層312b兩個部分，其中去除的方法譬如是以熱磷酸溶液去除。
然後，請參照圖3D，去除氧化層306，同時位於氧化層306上方的高密度等離子體氮化層312a也將被去除，而留下位在浮柵極304間的高密度等離子體氮化層312b，其中去除的方法譬如是以氫氟酸溶液去除。
綜上所述，本發明的特徵包括1、本發明通過形成於基底上覆蓋堆棧結構的一層氧化層，來避免快閃記憶體器件產生缺口，甚至是形成貫穿整層高密度等離子體氧化層的開口。
2、本發明通過高密度的氧化層的保護，可避免基底因暴露出來，而在形成控制柵極後發生短路的問題。
3、本發明由於採用高密度等離子體磷矽玻璃作為介電層用，所以可防止移動離子或雜質的存在，進而增進器件的可靠度。
4、本發明還可選擇採用高密度等離子體氮化層取代公知以氧化層作為介電層之用，以防止快速抹除的問題發生，也就可以節省出貨前進行程序化/抹除的操作時間。
雖然本發明已以一較佳實施例公開如上，然其並非用以限定本發明，任何熟悉此技術者，在不脫離本發明的精神和範圍內，當可作些許之更動與潤飾，因此本發明的保護範圍當視權利要求書所界定者為準。
權利要求
1.一種快閃記憶體器件的平坦化方法，其特徵在於包括於一基底上形成一穿隧氧化層；於該穿隧氧化層上形成一浮柵極；於該浮柵極上形成一氧化層，其中該穿隧氧化層、該浮柵極以及該氧化層組成一堆棧結構；於該基底上形成一高密度等離子體氮化層，以覆蓋該堆棧結構；去除部分該高密度等離子體氮化層，以暴露出該氧化層的頂邊；去除該氧化層，其中位於該氧化層上的部分該高密度等離子體氮化層被同時去除。
2.如權利要求1所述的快閃記憶體器件的平坦化方法，其特徵在於該高密度等離子體氮化層的厚度較該浮柵極厚以及較該堆棧結構薄。
3.如權利要求1所述的快閃記憶體器件的平坦化方法，其特徵在於該高密度等離子體氮化層的厚度在1500埃至3000埃之間。
4.如權利要求1所述的快閃記憶體器件的平坦化方法，其特徵在於其中該穿隧氧化層的厚度在70埃至100埃之間。
5.如權利要求1所述的快閃記憶體器件的平坦化方法，其特徵在於該浮柵極包括多晶矽。
6.如權利要求1所述的快閃記憶體器件的平坦化方法，其特徵在於去除部分該高密度等離子體氮化層的方法包括以氫氟酸溶液去除。
7.如權利要求1所述的快閃記憶體器件的平坦化方法，其特徵在於去除該氧化層的方法包括以熱磷酸溶液去除。
全文摘要
一種快閃記憶體器件的平坦化方法，於基底上先形成一層穿隧氧化層，再於穿隧氧化層上形成一浮柵極，並於浮柵極上形成一頂蓋層，其中穿隧氧化層、浮柵極以及頂蓋層組成一堆棧結構。然後，假使頂蓋層是氮化層，則需在堆棧結構上先沉積一層氧化層，再於基底上形成一高密度等離子體磷矽玻璃；如果頂蓋層是氧化層，則直接於基底上形成一高密度等離子體氮化層，以覆蓋堆棧結構。接著，去除部分高密度等離子體層，以暴露出頂蓋層的頂邊。最後，去除頂蓋層，而位於頂蓋層上的部分沉積層也會同時被去除。
文檔編號H01L21/70GK101013671SQ20061014493
公開日2007年8月8日 申請日期2002年8月28日 優先權日2002年8月28日
發明者鄭培仁 申請人:旺宏電子股份有限公司