對多種電壓下的信號的靜電放電保護系統與方法
2023-05-06 22:25:06
專利名稱：對多種電壓下的信號的靜電放電保護系統與方法
技術領域：
本發明涉及集成電路。更具體地說，本發明提供了一種用於靜電放電保護的系統和方法。本發明僅僅是以示例的方式被應用於多種電壓下的信號。但是應當認識到，本發明具有更廣闊的應用範圍。
背景技術：
對於多種電壓下的信號，過度的靜電放電(ESD)可能引起集成電路的故障。因此，常常需要耐用的片上ESD保護電路來保護內部半導體電路系統。舉例來說，ESD保護電路包括觸發機制。當引腳電壓落在某些操作條件之外時，觸發元件使得ESD保護電路能夠傳導絕大多數ESD電流。另一方面，在正常的操作條件下，觸發機制通常應當保證ESD保護電路保持在關斷狀態。
圖1是用於ESD保護的簡化現有系統。系統100包括NMOS電晶體110、電容器120和電阻器130。NMOS電晶體110是大電晶體，並且耦合到焊盤140和150。電容器120連接到焊盤140，並且電阻器130連接到焊盤150。如圖1所示，焊盤140向內部電路提供信號，內部電路由系統100保護。焊盤150被偏置到地電平Vss。電容器120和電阻器130可以提供觸發機制。例如，電晶體110的柵極在正常操作期間通過電阻器130接地。NMOS電晶體通常保持在關斷狀態。在ESD過程中，焊盤140處的電壓電平隨時間快速變化。因此，電晶體110的柵極通過電容器120交流(AC)耦合到高於NMOS電晶體110的閾值電壓的電壓。NMOS電晶體110因而被導通以傳導ESD電流。系統100在高電壓應用中具有一些缺點。例如，，NMOS電晶體110甚至在正常操作期間也可以由焊盤140處的高電壓瞬態信號導通。因此，系統100可能干擾內部電路的正常操作。
這樣，非常需要用於ESD保護的改良技術。
發明內容
本發明涉及集成電路。更具體地說，本發明提供了一種用於靜電放電保護的系統和方法。本發明僅僅是以示例的方式被應用於多種電壓下的信號。但是應當認識到，本發明具有更廣闊的應用範圍。
根據本發明的一個實施例，提供了一種用於保護集成電路的系統。所述系統包括耦合到第一電壓和第二電壓的第一電晶體，耦合到所述第一電晶體的柵極和所述第一電壓的第二電晶體，耦合到所述第二電晶體的柵極和所述第一電壓的第三電晶體，以及耦合到所述第二電晶體的柵極和所述第二電壓的電容器。所述第一電壓被提供給所述集成電路，所述第三電晶體的柵極被配置接收第一控制信號，所述第二電晶體的柵極被配置接收第二控制信號，並且所述第二控制信號能夠在所述第三電晶體被關斷之後的一個時間段後關斷所述第二電晶體。
根據另一個實施例，一種用於保護集成電路的方法包括提供一種用於保護集成電路的系統。所述系統包括耦合到一個電壓的第一電晶體、第二電晶體、第三電晶體和電容器。此外，所述方法包括導通所述第一電晶體，由所述第三電晶體接收第一控制信號，響應於所述第一控制信號而關斷所述第三電晶體，以及在所述第三電晶體被關斷之後的一個時間段後由所述第二電晶體接收第二控制信號。而且，所述方法包括響應於所述第二控制信號而關斷所述第二電晶體，以及響應於所述第二電晶體被關斷而關斷所述第一電晶體。所述電壓被提供給所述集成電路，並且所述第一電晶體在所述時間段內處於導通狀態。
根據本發明的又一實施例，一種用於保護集成電路的系統包括耦合到第一電壓和第二電壓的第一電晶體，以及包括發射極、基極和集電極的第二電晶體。此外，所述系統包括耦合到所述基極的電阻器，以及包括陽極和陰極且耦合到所述第二電壓和所述電阻器的第一二極體。所述第一電壓被提供給所述集成電路，所述陽極連接到所述第二電壓，並且所述陰極連接到所述電阻器。
根據本發明的又一實施例，一種用於保護集成電路的系統包括耦合到第一電壓和第二電壓的第一電晶體，以及包括發射極、基極和集電極的第二電晶體。此外，所述系統包括耦合到所述第二電壓的電阻器，以及包括陽極和陰極且耦合到所述基極和電阻器的第一二極體。所述第一電壓被提供給所述集成電路，所述陰極連接到所述基極，並且所述陽極連接到所述電阻器。
根據本發明的又一個實施例，一種用於保護集成電路的方法包括提供一種用於保護集成電路的系統。所述系統包括第一電晶體、第二電晶體、二極體和電阻器。此外，所述方法包括由所述第一電晶體和所述第二電晶體接收一個電壓，引起所述二極體的擊穿，響應於所述二極體的擊穿而導通所述第二電晶體，以及響應於所述第二電晶體被導通而導通所述第一電晶體。所述電壓被提供給所述集成電路。例如，所述集成電路受到保護而免於由過度的靜電放電引起的損壞。
根據本發明的又一個實施例，一種用於保護集成電路的系統包括耦合到第一電壓和第二電壓的第一電晶體，耦合到所述第一電晶體的柵極和所述第一電壓的第二電晶體，耦合到所述第二電晶體的柵極和所述第一電壓的第三電晶體，以及耦合到所述第二電晶體的柵極和所述第二電壓的第一電容器。此外，所述系統包括耦合到第三電壓和所述第二電壓的第四電晶體，包括發射極、基極和集電極的第五電晶體，以及直接或間接耦合到所述第二電壓和所述第五電晶體的第一二極體。並且，所述系統包括耦合到所述基極和所述第一電壓的第二二極體，以及耦合到所述第四電晶體的柵極和所述第二電壓的鉗位器件。所述第一電壓被提供給所述集成電路，所述第三電壓被提供給所述集成電路。所述第三電晶體的柵極被配置接收第一控制信號，並且所述第二電晶體的柵極被配置接收第二控制信號。
根據本發明的又一個實施例，一種用於保護集成電路的方法包括提供一種用於保護集成電路的系統。所述系統包括耦合到第一電壓的第一電晶體、第二電晶體、第三電晶體、電容器、第四電晶體、第五電晶體、第一二極體和第二二極體。此外，所述方法包括導通所述第一電晶體，由所述第三電晶體接收第一控制信號，以及響應於所述第一控制信號而關斷所述第三電晶體。而且，所述方法包括在所述第三電晶體被關斷之後的一個時間段後由所述第二電晶體接收第二控制信號，響應於所述第二控制信號而關斷所述第二電晶體，以及響應於所述第二電晶體被關斷而關斷所述第一電晶體。而且，所述方法包括由所述第四電晶體和所述第五電晶體接收所述第二電壓，引起所述第一二極體的擊穿，響應於所述第一二極體的擊穿而導通所述第五電晶體，以及響應於所述第五電晶體被導通而導通所述第四電晶體。並且，所述方法包括如果所述第二電壓比所述第一電壓大了第一預定值的話，則導通所述第二二極體。所述第一電壓被提供給所述集成電路，並且所述第二電壓被提供給所述集成電路。
根據本發明的又一實施例，一種用於保護集成電路的系統包括耦合到第一電壓和第二電壓的電晶體，包括陽極和陰極且耦合到第二電晶體的柵極和所述第一電壓的齊納二極體，以及耦合到所述第二電晶體的柵極和所述第二電壓的電阻器。所述第一電壓被提供給所述集成電路，所述陽極連接到所述柵極，並且所述陰極連接到所述第一電壓。
以本發明的方式，可以獲得超過傳統技術的許多優點。例如，本發明的一些實施例提供了有效的觸發方案，其可以改善ESD保護。本發明的某些實施例基於引腳額定電壓和應用提供了不同的觸發方案。本發明的一些實施例提供了在正常操作期間不引起任何顯著差異的ESD保護系統。
參考下面的詳細說明和附圖，可以更全面地理解本發明的各種其它目的、特徵和優點。
圖1是用於ESD保護的簡化現有系統；圖2是根據本發明實施例的用於靜電放電保護的簡化系統；圖3是根據本發明另一實施例的用於靜電放電保護的簡化系統；圖4是根據本發明又一實施例的用於靜電放電保護的簡化系統。
具體實施例方式
本發明涉及集成電路。更具體地說，本發明提供了一種用於靜電放電保護的系統和方法。本發明僅僅是以示例的方式被應用於多種電壓下的信號。但是應當認識到，本發明具有更廣闊的應用範圍。
如圖1所示，系統100通常不適用於高電壓應用。例如，焊盤140處的正常電壓可以高達40伏特或更高。因此，電壓變化率在正常條件下可能很高，並且可能導通NMOS電晶體110以幹擾內部電路。
圖2是根據本發明實施例的用於靜電放電保護的簡化系統。該圖僅僅是一個示例，它不應不適當地限制權利要求的範圍。本領域的普通技術人員將認識到許多變化形式、替代物和修改形式。系統200包括電晶體210、電阻器220、電晶體230與240、和電容器250。雖然使用了選定的一組部件來示出系統200，但是可以有許多替代物、修改形式和變化形式。例如，一些部件可以被擴展和/或被合併。可以在上面提到的部件中插入其他部件。取決於實施例，部件的安排可以交換，另一些部件可以被替代。這些部件的進一步細節可在本說明書中找到，下面會更具體地描述。
電晶體210是NMOS電晶體並且耦合到焊盤260和262兩者。例如，NMOS電晶體是高壓電晶體。如圖2所示，焊盤260向別的系統提供信號，所述系統受到系統200的保護。舉例來說，受保護的系統包括集成電路。在另一個示例中，焊盤260被偏置到高電壓電平Vdd，其用作受保護系統的電源。在一個實施例中，高電壓電平Vdd在受保護系統的正常操作下等於或小於40伏特。此外，焊盤262被偏置到電壓電平Vss。例如，電壓電平Vss在受保護系統的正常操作下等於0伏特。電阻器220和電容器250二者都連接到焊盤262。
根據本發明的一個實施例，電晶體230和240每個都是PMOS電晶體，它們的源極耦合到焊盤260。舉例來說，PMOS電晶體是高壓電晶體。在另一個實施例中，受保護系統向電晶體240的柵極提供控制信號270，並向電晶體230的柵極提供控制信號272。例如，控制信號270在受保護系統開始加電之後處於邏輯高電平，而在受保護系統開始加電之前處於邏輯低電平。在另一個示例中，控制信號270是加電重置(POR)信號。此外，控制信號272在從下述時刻開始的延遲時段之後被設置為邏輯高電平，所述時刻是控制信號270從邏輯低電平變化到邏輯高電平的時刻。例如，延遲時段約為幾微秒。在另一個示例中，延遲時段小於10微秒。在另一個示例中，受保護系統包括反相器274，其輸出控制信號272。
根據另一個實施例，電晶體210用作傳導ESD電流的保護器件。電阻器220、電晶體230與240、和電容器250可以用作觸發機制。例如，在受保護系統的正常操作期間，控制信號270和272每個都處在邏輯高電平。控制信號270關斷電晶體240，並且控制信號272關斷電晶體230。電晶體210的柵極因而通過電阻器220接地，從而電晶體210被關斷。系統200在受保護系統的正常操作期間處於關斷狀態。
在另一個示例中，焊盤260處的電壓電平增加到下述閾值電壓，其中在所述閾值電壓處，控制信號270從邏輯低電平變化到邏輯高電平。在達到閾值電壓之前，電晶體240的柵極被偏置到邏輯低電平，從而電晶體240導通。作為響應，電晶體230的柵極通過電晶體240被拉高。電晶體230關斷，並且電晶體210的柵極通過電阻器220接地。電晶體210關斷。當焊盤260處的電壓電平達到閾值電壓時，控制信號270從邏輯低電平變化到邏輯高電平。電晶體240關斷。
如上文所討論的那樣，控制信號272在從下述時刻開始的延遲時段之後被設置為邏輯高電平，其中所述時刻是控制信號270從邏輯低電平變化到邏輯高電平的時刻。在延遲時段內，電晶體230的柵極是直流懸浮的(floating)。例如，系統200包括寄生電容器280，其包括在電晶體230的柵極和焊盤260之間的寄生電容器。在另一個示例中，焊盤260處的電壓電平在ESD過程中保持上升。電晶體230的源極電壓也增加，但是電晶體230的柵極電壓增加緩慢，這是由於寄生電容器280與電容器250的比值較小。例如，響應於過度靜電放電，電晶體230的柵極電壓基本為AC接地。因此，電晶體230響應於過度靜電放電而被導通。當電晶體230導通時，電晶體210也導通。電晶體210用作傳導ESD電流的保護器件。
在延遲時段之後，控制信號272被設置為邏輯高電平。控制信號270關斷電晶體240，並且控制信號272關斷電晶體230。電晶體210的柵極從而通過電阻器220接地，並且電晶體210關斷。系統200在受保護系統的正常操作期間處於關斷狀態。
如上文討論以及這裡進一步強調的那樣，圖2僅僅是一個示例，它不應不適當地限制權利要求的範圍。本領域的普通技術人員將認識到許多變化形式、替代物和修改形式。例如，焊盤260被偏置到電源Vdd之外的其它電壓。在另一示例中，延遲時段被調整為覆蓋ESD過程的持續時間。對於一些實施例來說，ESD過程的持續時間約幾百納秒，所以幾微秒的延遲時段是足夠的。
圖3是根據本發明另一實施例的用於靜電放電保護的簡化系統。該圖僅僅是一個示例，它不應不適當地限制權利要求的範圍。本領域的普通技術人員將認識到許多變化形式、替代物和修改形式。系統300包括電晶體310、電阻器320、電晶體330、電阻器340和二極體350。雖然使用了選定的一組部件來示出系統300，但是可以有許多替代物、修改形式和變化形式。例如一些部件可以被擴展和/或被合併。可以在上面提到的部件中插入其他部件。取決於實施例，部件的安排可以交換，另一些部件可以被替代。這些部件的進一步細節可在本說明書中找到，下面會更具體地描述。
在一個實施例中，電晶體310是NMOS電晶體。例如，NMOS電晶體是低壓電晶體。此外，電晶體330是雙極型電晶體。例如，該雙極型電晶體是PNP電晶體。在另一個示例中，電晶體330包括在N阱中的基極區以及由N阱中的P+擴散區形成的發射極區和集電極區。而且，二極體350是齊納二極體。如圖3所示，電晶體310的柵極連接到電阻器320和電晶體330的集電極。電晶體330的基極通過電阻器340連接到二極體350。電晶體330的發射極連接到焊盤360，焊盤360還耦合到電晶體310的漏極。例如，焊盤360向別的系統提供信號，所述系統受到系統300的保護。在一個實施例中，受保護系統包括集成電路。在另一個示例中，焊盤360處的電壓在受保護系統的正常操作期間在0伏特到5伏特的範圍內。此外，電晶體310的源極和電阻器320都連接到焊盤362，並且焊盤362被偏置到地電壓電平Vss。
在正常操作期間，齊納二極體350沒有擊穿。電晶體310的柵極因此通過電阻器320接地，並且電晶體310關斷。因此，系統300在受保護系統的正常操作期間處於關斷狀態。在ESD過程期間，焊盤360的電壓電平增加到或超過下述兩個電壓之和，所述兩個電壓包括齊納擊穿電壓和電晶體330的基極和發射極之間的電壓降。作為響應，齊納二極體擊穿。二極體電流偏置電晶體330的基極，進而導通電晶體330。相應地，電晶體330的集電極電流通過電阻器320提升電晶體310的柵極電壓。電晶體310被導通用於傳導ESD電流。
例如，齊納二極體350具有在5.5伏特到6伏特範圍內的擊穿電壓，並且焊盤360的正常電壓電平在0到5伏特的範圍內。在一個實施例中，齊納二極體350的擊穿電壓約等於5.8伏特。在ESD過程期間，焊盤360的電壓電平增加到或超作5.8伏特和0.7伏特之和(約等於6.5伏特)。作為響應，齊納二極體350擊穿。在另一個示例中，電阻器340被用來限制流經齊納二極體350的電流。如果沒有電阻器340，高電流可能引起齊納二極體350的故障。在一個實施例中，如圖3所示，電阻器340被置於電晶體330的基極和齊納二極體350的陰極之間。在另一個實施例中，電阻器340被置於齊納二極體350的陽極和焊盤362之間。
如上文討論以及這裡進一步強調的那樣，圖3僅僅是一個示例，它不應不適當地限制權利要求的範圍。本領域的普通技術人員將認識到許多變化形式、替代物和修改形式。例如，與齊納二極體350串聯地添加額外的齊納二極體。利用額外的齊納二極體，可以調整用於ESD保護的觸發電壓。在一個實施例中，齊納二極體具有約5.8伏特的擊穿電壓，並且焊盤360的正常電壓電平高於5伏特。利用額外的齊納二極體，ESD保護在正常操作期間被關斷。
圖4是根據本發明又一實施例的用於靜電放電保護的簡化系統。該圖僅僅是一個示例，它不應不適當地限制權利要求的範圍。本領域的普通技術人員將認識到許多變化形式、替代物和修改形式。系統400包括電晶體210、電阻器220、電晶體230和240、電容器250、電晶體310、電阻器320、電晶體330、電阻器340、齊納二極體350、二極體410和鉗位器件420。雖然使用了選定的一組部件來示出系統400，但是可以有許多替代物、修改形式和變化形式。例如，一些部件可以被擴展和/或被合併。可以在上面提到的部件中插入其他部件。取決於實施例，部件的安排可以交換，另一些部件可以被替代。這些部件的進一步細節可在本說明書中找到，下面會更具體地描述。
如圖4所示，電晶體210耦合到焊盤430和432兩者。焊盤430向別的系統提供信號，所述系統受到系統400的保護。舉例來說，受保護的系統包括集成電路。在另一個示例中，焊盤430被偏置到高電壓電平Vdd，其用作受保護系統的電源。在另一個示例中，焊盤432被偏置到電壓電平Vss。此外，電阻器220和電容器250二者都連接到焊盤432，並且電晶體230和240耦合到焊盤430。而且，受保護系統向電晶體240的柵極提供控制信號270，並向電晶體230的柵極提供控制信號272。例如，受保護系統包括反相器274，其輸出控制信號272。
電晶體310的柵極連接到電阻器320和電晶體330的集電極。電晶體330的基極通過電阻器340連接到齊納二極體350。電晶體330的發射極連接到焊盤434，焊盤434還耦合到電晶體310的漏極。此外，電晶體310的源極和電阻器320二者都連接到焊盤432。而且，二極體410耦合在電晶體330的基極和焊盤430之間。例如，二極體410是高壓二極體。在另一個示例中，二極體410包括N阱和P阱。鉗位器件420耦合在電晶體310的柵極和焊盤432之間。例如，鉗位器件420包括串聯連接的PN結二極體、NMOS二極體和/或齊納二極體。
焊盤430和434每個都向受到系統400保護的系統提供信號。例如，焊盤430被偏置到高電壓電平Vdd，其用作受保護系統的電源。在另一個示例中，焊盤434在受保護系統的正常操作下被偏置到在0伏特到5伏特範圍內的電壓。在另一個示例中，焊盤432被偏置到電壓電平Vss。在一個實施例中，電壓電平Vss在受保護系統的正常操作下等於0伏特。
如圖4所示，二極體410用於保證焊盤434處的電壓不超過焊盤430處的電壓一個預定量。例如，如果在焊盤434和430之間產生正性的ESD放電，則ESD電流可以通過電晶體330的發射極一基極結和二極體410來傳導。此外，有兩個寄生二極體440和442，它們分別是用於電晶體310和210的體二極體(body diode)。二極體440用於保證焊盤432處的電壓不超過焊盤434處的電壓一個預定量，並且二極體442用於保證焊盤432處的電壓不超過焊盤430處的電壓一個預定量。例如，如果分別在焊盤434或430和焊盤432之間產生了負性的ESD放電，則寄生二極體440或442可以傳導ESD電流。
此外，鉗位器件420用於將電晶體310的柵極電壓限制到預定值。例如，所述預定值高於NMOS電晶體310的閾值電壓。在另一個示例中，鉗位器件420可以保護電晶體310在ESD過程期間免於損壞。
如上文討論以及這裡進一步強調的那樣，圖4僅僅是一個示例，它不應不適當地限制權利要求的範圍。本領域的普通技術人員將認識到許多變化形式、替代物和修改形式。例如，焊盤430和434每個都向受保護系統提供信號。在一個實施例中，焊盤430被偏置到高電壓電平Vdd之外的其它電壓，以及/或者焊盤432被偏置到在0伏特到5伏特範圍之外的電壓。在另一個實施例中，焊盤432被偏置到地電壓電平Vss之外的其它電壓。
根據本發明的另一個實施例，圖1中的電容器120被齊納二極體所代替。齊納二極體的陽極耦合到電晶體110的柵極，並且齊納二極體的陰極耦合到焊盤140。在另一個實施例中，與所述齊納二極體串聯地添加額外的齊納二極體。使用額外的齊納二極體，可以調整用於ESD保護的觸發電壓。在另一個實施例中，受保護系統包括集成電路。
本發明具有多個優點。本發明的一些實施例提供有效的觸發機制，其可以改善ESD保護。本發明的某些實施例基於引腳額定電壓和應用提供不同的觸發機制。本發明的一些實施例提供了在正常操作期間不引起任何顯著差異的ESD保護系統。
雖然已經描述了本發明的具體實施例，但是本領域的技術人員將理解，存在與所描述的實施例等同的其他實施例。因此，本發明不應被理解為僅限於具體示出的實施例。本發明僅由權利要求的範圍限定。
權利要求
1.一種用於保護集成電路的系統，所述系統包括耦合到第一電壓和第二電壓的第一電晶體；耦合到所述第一電晶體的柵極和所述第一電壓的第二電晶體；耦合到所述第二電晶體的柵極和所述第一電壓的第三電晶體；耦合到所述第二電晶體的柵極和所述第二電壓的電容器；其中所述第一電壓被提供給所述集成電路；所述第三電晶體的柵極被配置接收第一控制信號；所述第二電晶體的柵極被配置接收第二控制信號；並且所述第二控制信號能夠在所述第三電晶體被關斷之後的一個時間段後關斷所述第二電晶體。
2.根據權利要求1所述的系統，其中如果所述第二電晶體導通，則所述第一電晶體在所述時間段內處於導通狀態。
3.根據權利要求2所述的系統，其中所述第二電晶體響應於過度靜電放電而導通。
4.根據權利要求2所述的系統，其中所述第一電晶體響應於所述第二電晶體被關斷而關斷。
5.根據權利要求1所述的系統，其中響應於過度靜電放電，在所述時間段期間所述第二電晶體的柵極基本交流接地。
6.根據權利要求1所述的系統，其中所述時間段小於10微秒。
7.根據權利要求1所述的系統，還包括耦合到所述第一電晶體的柵極和所述第二電壓的電阻器。
8.根據權利要求1所述的系統，其中所述第一電晶體包括NMOS電晶體。
9.根據權利要求1所述的系統，其中所述第二電晶體和所述第三電晶體每個都包括PMOS電晶體。
10.根據權利要求1所述的系統，其中所述第一電壓在所述集成電路的正常操作下等於或低於40伏特；所述第二電壓在所述集成電路的正常操作下等於0伏特。
11.根據權利要求1所述的系統，其中在所述集成電路開始加電之後，所述第一控制信號從邏輯低電平變化到邏輯高電平。
12.根據權利要求11所述的系統，其中在所述集成電路開始加電之後的所述時間段之後，所述第二控制信號被設置到邏輯高電平。
13.根據權利要求12所述的系統，其中所述集成電路包括反相器，並且所述反相器輸出所述第二控制信號。
14.一種用於保護集成電路的方法，所述方法包括提供一種用於保護集成電路的系統，所述系統包括耦合到一個電壓的第一電晶體、第二電晶體、第三電晶體和電容器；導通所述第一電晶體；由所述第三電晶體接收第一控制信號；響應於所述第一控制信號而關斷所述第三電晶體；在所述第三電晶體被關斷之後的一個時間段後，由所述第二電晶體接收第二控制信號；響應於所述第二控制信號而關斷所述第二電晶體；響應於所述第二電晶體被關斷而關斷所述第一電晶體；其中所述電壓被提供給所述集成電路；所述第一電晶體在所述時間段內處於導通狀態。
15.一種用於保護集成電路的系統，所述系統包括耦合到第一電壓和第二電壓的第一電晶體；包括發射極、基極和集電極的第二電晶體；耦合到所述基極的電阻器；包括陽極和陰極且耦合到所述第二電壓和所述電阻器的第一二極體；其中所述第一電壓被提供給所述集成電路；所述陽極連接到所述第二電壓；所述陰極連接到所述電阻器。
16.根據權利要求15所述的系統，還包括耦合到所述第一電晶體的柵極和所述第二電壓的電阻器。
17.根據權利要求15所述的系統，其中所述第一電晶體包括NMOS電晶體。
18.根據權利要求15所述的系統，其中所述第二電晶體是PNP雙極型電晶體。
19.根據權利要求15所述的系統，其中所述第一二極體包括第一齊納二極體。
20.根據權利要求19所述的系統，其中所述第一齊納二極體的擊穿電壓在5.5伏特到6伏特的範圍內。
21.根據權利要求19所述的系統，其中所述第一電壓在所述集成電路的正常操作下大於等於0伏特且小於等於5伏特。
22.根據權利要求19所述的系統，還包括與所述第一齊納二極體串聯連接的至少一個第二齊納二極體。
23.一種用於保護集成電路的系統，所述系統包括耦合到第一電壓和第二電壓的第一電晶體；包括發射極、基極和集電極的第二電晶體；包括陽極和陰極且耦合到所述基極和電阻器的第一二極體；耦合到所述第二電壓的電阻器；其中所述第一電壓被提供給所述集成電路；所述陰極連接到所述基極；所述陽極連接到所述電阻器。
24.一種用於保護集成電路的方法，所述方法包括提供一種用於保護集成電路的系統，所述系統包括第一電晶體、第二電晶體、二極體和電阻器；由所述第一電晶體和所述第二電晶體接收一個電壓；引起所述二極體的擊穿；響應於所述二極體的擊穿而導通所述第二電晶體；響應於所述第二電晶體被導通而導通所述第一電晶體；其中所述電壓被提供給所述集成電路。
25.一種用於保護集成電路的系統，所述系統包括耦合到第一電壓和第二電壓的第一電晶體；耦合到所述第一電晶體的柵極和所述第一電壓的第二電晶體；耦合到所述第二電晶體的柵極和所述第一電壓的第三電晶體；耦合到所述第二電晶體的柵極和所述第二電壓的第一電容器；耦合到第三電壓和所述第二電壓的第四電晶體；包括發射極、基極和集電極的第五電晶體；直接或間接耦合到所述第二電壓和所述第五電晶體的第一二極體；耦合到所述基極和所述第一電壓的第二二極體；耦合到所述第四電晶體的柵極和所述第二電壓的鉗位器件；其中所述第一電壓被提供給所述集成電路；所述第三電壓被提供給所述集成電路；所述第三電晶體的柵極被配置接收第一控制信號；所述第二電晶體的柵極被配置接收第二控制信號。
26.根據權利要求25所述的系統，其中所述第二二極體包括陽極和陰極；所述陽極連接到所述基極；所述陰極連接到所述第一電壓。
27.根據權利要求25所述的系統，其中所述鉗位器件被配置限制與所述第四電晶體的柵極相關的電壓電平。
28.根據權利要求25所述的系統，還包括電阻器。
29.根據權利要求28所述的系統，其中所述二極體通過所述電阻器間接耦合到所述第二電壓或所述第五電晶體。
30.根據權利要求25所述的系統，其中所述第二控制信號能夠在所述第三電晶體被關斷之後的一個時間段後關斷所述第二電晶體。
31.一種用於保護集成電路的方法，所述方法包括提供一種用於保護集成電路的系統，所述系統包括耦合到第一電壓的第一電晶體、第二電晶體、第三電晶體、電容器、第四電晶體、第五電晶體、第一二極體和第二二極體；導通所述第一電晶體；由所述第三電晶體接收第一控制信號；響應於所述第一控制信號而關斷所述第三電晶體；在所述第三電晶體被關斷之後的一個時間段後，由所述第二電晶體接收第二控制信號；響應於所述第二控制信號而關斷所述第二電晶體；響應於所述第二電晶體被關斷而關斷所述第一電晶體；由所述第四電晶體和所述第五電晶體接收所述第二電壓；引起所述第一二極體的擊穿；響應於所述第一二極體的擊穿而導通所述第五電晶體；響應於所述第五電晶體被導通而導通所述第四電晶體；如果所述第二電壓比所述第一電壓大了第一預定值，則導通所述第二二極體；其中所述第一電壓被提供給所述集成電路；所述第二電壓被提供給所述集成電路。
32.根據權利要求31所述的方法，還包括在所述時間段內將所述第一電晶體維持在導通狀態。
33.根據權利要求31所述的方法，還包括將與所述第四電晶體的柵極相關的電壓電平限制到第二預定值。
34.一種用於保護集成電路的系統，所述系統包括耦合到第一電壓和第二電壓的電晶體；包括陽極和陰極且耦合到第二電晶體的柵極和所述第一電壓的齊納二極體；耦合到所述第二電晶體的柵極和所述第二電壓的電阻器；其中所述第一電壓被提供給所述集成電路；所述陽極連接到所述柵極；所述陰極連接到所述第一電壓。
全文摘要
一種用於保護集成電路的系統與方法。所述系統包括耦合到第一電壓和第二電壓的第一電晶體，耦合到第一電晶體的柵極和第一電壓的第二電晶體，耦合到第二電晶體的柵極和第一電壓的第三電晶體，以及耦合到第二電晶體的柵極和第二電壓的電容器。第一電壓被提供給集成電路，第三電晶體的柵極被配置接收第一控制信號，第二電晶體的柵極被配置接收第二控制信號，並且第二控制信號能夠在第三電晶體被關斷之後的一個時間段後關斷第二電晶體。
文檔編號H01L23/60GK1885541SQ200510027169
公開日2006年12月27日 申請日期2005年6月20日 優先權日2005年6月20日
發明者陳志樑, 趙時峰, 方烈義, 朱臻, 葉俊 申請人:昂寶電子(上海)有限公司