具有矽化物層的接觸結構、使用其的半導體器件、以及製造該接觸結構和半導體器件的方法
2023-05-06 16:09:21 1
專利名稱：具有矽化物層的接觸結構、使用其的半導體器件、以及製造該接觸結構和半導體器件的方法
技術領域：
本發明涉及半導體器件及其製造方法，更具體涉及接觸結構、使用該接觸結構的半導體器件、以及製造該接觸結構和半導體器件的方法。
背景技術：
例如MOS電晶體的分立器件廣泛用作半導體器件中的開關器件。隨著半導體器件的集成密度的持續增長，繼續減小MOS電晶體的尺寸。通常，當減小MOS電晶體的尺寸時，MOS電晶體的溝道阻抗減小，使得MOS電晶體允許高驅動電流並以高切換速度操作。然而，MOS電晶體的尺寸減小不僅僅導致上述優勢，還導致某些劣勢。
通常，MOS電晶體的尺寸減小引起MOS電晶體的溝道阻抗的減小，因此改進MOS電晶體的切換速度。然而，MOS電晶體的尺寸減小還可以導致向MOS電晶體的周圍提供電接觸的區域(例如導電線和接觸區)的電阻抗的增加。通常，隨著MOS電晶體的尺寸減小，其溝道長度也減小。結果，可以進一步減小MOS電晶體的柵電極和溝道之間的電容，以及還可以進一步降低溝道區的溝道阻抗，並因此改進MOS電晶體的性能。然而，MOS電晶體的溝道長度的減小還引起接觸區面積的減小，該接觸區形成與MOS電晶體的源區/漏區的電接觸。同樣，MOS電晶體的溝道長度的減小可引起出現短溝道效應的增加的可能性。為了防止出現短溝道效應，必須減小MOS電晶體的源區/漏區的結深度。
圖1A和1B是說明製造具有矽化物層的半導體器件的傳統方法。在圖1A和1B中，參考標號A指代第一電晶體區，以及參考標號B指代第二電晶體區。
參照圖1A，製備具有隔離層3的半導體襯底1以限定有源區。在半導體襯底1的第一電晶體區A中形成具有第一溝道長度的第一電晶體，以及在半導體襯底1的第二電晶體區B中形成具有第二溝道長度的第二電晶體。在此，第二溝道長度小於第一溝道長度。第一電晶體可包括第一柵圖形11a和第一源區/漏區17a。第一柵圖形11a可包括順序層疊的第一柵介質層5a、第一柵電極7a、以及第一硬掩模層9a。同樣，可以在第一柵圖形11a的兩側的半導體襯底1中形成第一源區/漏區17a。第二電晶體可包括第二柵圖形11b和第二源區/漏區17b。第二柵圖形11b可包括順序層疊的第二柵介質層5b、第二柵電極7b、以及第二硬掩模層9b。同樣，可以在第二柵圖形11b的兩側的半導體襯底1中形成第二源區/漏區17b。
形成第一柵隔片(spacer)15a以覆蓋第一柵圖形11a的側壁，以及形成第二柵隔片15b以覆蓋第二柵圖形11b的側壁。因此，在具有第一和第二電晶體上的襯底上形成絕緣層19，然後構圖，由此形成第一接觸孔19a和第二接觸孔19b。因此，第一接觸孔19a露出第一源區/漏區17a的第一源區/漏區接觸區，以及第二接觸孔19b露出第二源區/漏區17b的第二源區/漏區接觸區。第二電晶體的第二溝道長度小於第一電晶體的第一溝道長度。可使用傳統的自對準接觸工藝形成第二接觸孔19b。
參照圖1B，在由第一接觸孔19a露出的第一源/漏接觸區的表面上形成具有第一厚度的第一矽化物層21a，同時，在由第二接觸孔19b露出的第二源區/漏區的表面上形成具有第二厚度的第二矽化物層21b。在此，第二厚度等於第一厚度。結果，在離開第一電晶體的第一柵電極7a預設距離的第一源/漏接觸區中形成第一矽化物層21a，並在接觸第二柵隔片15b的第二源/漏中形成第二矽化物層21b。
為了降低第一電晶體的接觸阻抗，第一矽化物層21a不應小於特定厚度。然而，當第一矽化物層21a具有大的厚度以降低第一電晶體的接觸阻抗時，在形成第一矽化物層21a期間形成的第二矽化物層21b也具有大的厚度。由於第二電晶體的第二源/漏接觸區與第二柵隔片15b的側壁接觸，當第二矽化物層21b的厚度減小時，第二矽化物層21b的厚度與第二源區/漏區的結深度的比也減小。此外，第二源區/漏區和溝道區之間的結部分E可與第二矽化物層21b接觸。因此，在第二矽化物層21b和第二電晶體的溝道之間發生短路。結果，結部分E可以是缺陷的。
發明內容
本發明的實施例提供相對於彼此具有不同厚度的矽化物的接觸結構。
本發明的另一實施例提供使用該接觸結構的半導體器件。
本發明的還一實施例提供製造該接觸結構和使用其的半導體器件的方法。
在一個方面，本發明涉及具有矽化物層的接觸結構。該接觸結構包括襯底上的第一導電區和第二導電區。絕緣層覆蓋第一和第二導電區。第一接觸孔和第二接觸孔穿過絕緣層並分別露出第一和第二導電區。具有第一厚度的第一矽化物層在由第一接觸孔露出的第一導電區上。具有與第一厚度不同的第二厚度的第二矽化物層在由第二接觸孔露出的第二導電區上。
在本發明的某些實施例中，第一和第二導電區可以分別是第一雜質區和第二雜質區。在該情況下，第一厚度可以大於第二厚度，並且第一雜質區可具有比第二雜質區更大的結深度。
在其他實施例中，接觸結構可進一步包括第一接觸插塞(plug)和第二接觸插塞。第一接觸插塞可以在第一矽化物層上以填充第一接觸孔，以及第二接觸插塞可以在第二矽化物層上以填充第二接觸孔。在該情況下，每個第一和第二接觸插塞可以是金屬插塞或矽插塞。
在另一方面，本發明涉及包括上述接觸結構的半導體器件。半導體器件包括半導體襯底上的第一電晶體和第二電晶體。第一電晶體包括第一源區/漏區和第一柵電極，該第一柵電極在第一源區/漏區之間插入的第一溝道區上。第二電晶體包括第二源區/漏區和第二柵電極，該第二柵電極在第二源區/漏區之間插入的第二溝道區上。絕緣層在具有第一電晶體和第二電晶體的襯底上。第一接觸孔和第二接觸孔穿過絕緣層。第一接觸孔露出至少一個第一源區/漏區，以及第二接觸孔露出至少一個第二源區/漏區。具有第一厚度的第一矽化物層在由第一接觸孔露出的第一源區/漏區上。具有不同於第一厚度的第二厚度的第二矽化物層在由第二接觸孔露出的第二源區/漏區上。
在某些實施例中，第一厚度可大於第二厚度，以及第一源區/漏區具有大於第二源區/漏區的結深度。在該情況下，第一厚度可大於第二厚度，以及第一接觸孔和第一柵電極之間的距離可大於第二接觸孔和第二柵電極之間的距離。
在其他實施例中，第一接觸孔和第一柵電極之間的距離可大於第二接觸孔和第二柵電極之間的距離，以及第一厚度可大於第二厚度。
在另外其他實施例中，半導體器件還可以包括第一接觸插塞和第二接觸插塞。第一接觸插塞可以在第一矽化物層上以填充第一接觸孔，以及第二接觸插塞可以在第二矽化物層上以填充第二接觸孔。在該情況下，每個第一和第二接觸插塞可以是金屬插塞或矽插塞。
在還一方面，本發明涉及製造具有矽化物層的接觸結構的方法。該方法包括在半導體襯底上形成第一導電區和第二導電區。在具有第一和第二導電區的襯底上形成絕緣層。構圖絕緣層，由此形成穿過絕緣層以露出第一導電層的第一接觸孔。在由第一接觸孔露出的第一導電區上將第一矽化物層形成為第一厚度。構圖絕緣層，由此形成穿過絕緣層以露出第二導電層的第二接觸孔。在由第二接觸孔露出的第二導電區上將第二矽化物層形成為與第一厚度不同的第二厚度。
在某些實施例中，第一和第二導電區可以分別是第一雜質區和第二雜質區。在該情況下，可將第一雜質區形成為與第二雜質區不同的結深度。在具有較小結深度的第一和第二雜質區之一上形成具有第一和第二厚度中的較小厚度的第一和第二矽化物層之一。
在其他實施例中，形成第二矽化物層可包括在具有第二接觸孔的襯底上形成金屬層。可以在具有金屬層的襯底上執行退火工藝。因此，可以在由第二接觸孔露出的第二導電區中選擇性地形成第二矽化物層，同時未反應的金屬層可以留在絕緣層和第一矽化物層上。可以選擇性地除去未反應的金屬層。
在另外其他實施例中，還可以在第一矽化物層上形成第一接觸插塞以填充第一接觸孔，以及還可以在第二矽化物層上形成第二接觸插塞以填充第二接觸孔。第一和第二接觸插塞可以由金屬插塞或矽插塞構成。
還另外其他方面，本發明涉及製造包括上述接觸結構的半導體器件的方法。在半導體襯底上形成第一電晶體和第二電晶體。第一電晶體包括第一源區/漏區和第一柵電極，該第一柵電極在第一源區/漏區之間插入的第一溝道區上。第二電晶體包括第二源區/漏區和第二柵電極，該第二柵電極在第二源區/漏區之間插入的第二溝道區上。在具有第一電晶體和第二電晶體的襯底上形成絕緣層。構圖絕緣層，由此形成穿過絕緣層以露出至少一個第一源區/漏區的第一接觸孔。在由第一接觸孔露出的第一源區/漏區上將第一矽化物層形成為第一厚度。構圖絕緣層，由此形成穿過絕緣層以露出至少一個第二源區/漏區的第二接觸孔。在由第二接觸孔露出的第二源區/漏區上將第二矽化物層形成為與第一厚度不同的第二厚度。
在某些實施例中，可以將第一源區/漏區形成為與第二源區/漏區不同的結深度。在該情況下，可在具有較小結深度的第一和第二源區/漏區之一上形成具有第一和第二厚度中的較小厚度的第一和第二矽化物層之一。
在其他實施例中，可以形成第一和第二接觸孔，使得第一柵電極和第一接觸孔之間的距離不同於第二柵電極和第二接觸孔之間的距離。在該情況下，在具有從相應柵電極分開較小距離的接觸孔的第一和第二源區/漏區之一上形成具有第一和第二厚度中的較小厚度的第一和第二矽化物層之一。
在另外其他實施例中，形成第二矽化物層包括在具有第二接觸孔的襯底上形成金屬層。在具有金屬層的襯底上執行退火工藝。因此，可以在由第二接觸孔露出的第二源區/漏區中形成第二矽化物層，並且同時未反應的金屬層可以留在絕緣層和第一矽化物層上。可以選擇性地除去未反應的金屬層。
在另外其他實施例中，還可以在第一矽化物層上形成第一接觸插塞以填充第一接觸孔，以及還可以在第二矽化物層上形成第二接觸插塞以填充第二接觸孔。第一和第二接觸插塞可以由金屬插塞或矽插塞構成。
從本發明的示例性實施例中的更加具體的說明中，本發明的上述和其他目標、特性和優勢將變得顯而易見，如在附圖中所說明。附圖不必按照比例，重點放在說明本發明的原理上。
圖1A和1B是說明製造具有矽化物層的半導體器件的傳統方法的截面圖。
圖2A至2C是說明根據本發明的示例性實施例的製造半導體器件的方法的截面圖。
圖3A至3C是說明根據本發明的另一示例性實施例的製造半導體器件的方法的截面圖。
具體實施例方式
在下文參照附圖更全面地說明本發明，其中說明本發明的優選實施例。然而，本發明可以以多種不同的形式實施，而不限制於在此闡述的實施例。在附圖和相關說明中，如果第一層稱為在另一層「之上」，該第一層可以直接在另一層之上，或存在中間層。在整個說明書中相似標號指代相似元件。
圖2C是根據本發明的示例性實施例的半導體器件的截面圖，以及圖3C是根據本發明的另一示例性實施例的半導體器件的截面圖。在圖2C中，參考標號W指代第一區域，以及參考標號S指代第二區域。在圖3C中，參考數字P1表示第一外圍電路區，參考數字P2表示第二外圍電路區，以及參考標號C表示單元區。
首先，將參照附圖2C說明根據本發明的示例性實施例的接觸結構和使用該接觸結構的半導體器件。
參照圖2C，半導體襯底200包括第一區域W和第二區域S。在半導體襯底200的第一區域W上設置第一導電區217a，以及在半導體襯底200的第二區域S上設置第二導電區217b。第一和第二導電區217a和217b可以分別是第一雜質區和第二雜質區。在具有第一和第二導電區217a和217b的半導體襯底200上設置絕緣層219。穿過絕緣層219設置第一接觸孔219a和第二接觸孔219b，並分別露出第一和第二導電區217a和217b。在由第一接觸孔219a露出的第一導電區217a上設置第一矽化物層221a，並在由第二接觸孔219b露出的第二導電區217b上設置第二矽化物層221b。第一矽化物層221a具有第一厚度t1，以及第二矽化物層具有不同於第一厚度t1的第二厚度t2。當第一導電區(即，第一雜質區217a)具有大於第二導電區(即，第二雜質區217b)的結深度時，第一厚度t1可大於第二厚度t2。可在第一矽化物層221a上設置第一接觸插塞225a以填充第一接觸孔219a，並可在第二矽化物層221b上設置第二接觸插塞225b以填充第二接觸孔219b。第一接觸插塞225a可以是金屬插塞或矽插塞。例如，金屬插塞可以是鎢插塞，以及矽插塞可以是摻雜的多晶矽插塞。結果，上述組件可以形成接觸結構。
在下文中，將說明具有上述接觸結構的半導體襯底。
半導體襯底200包括第一區域W和第二區域S。可以在半導體襯底200上設置隔離層203以限定第一有源區203a和第二有源區203b。可在第一區域W中設置第一有源區203a，並可在第二區域S中設置第二有源區203b。在第一區域W中設置第一電晶體218a。第一電晶體218a可包括第一導電區(即，第一源區/漏區217a)以及第一柵電極207a，該第一柵電極207a設置在第一源區/漏區217a之間插入的第一溝道區上。此外，第一電晶體218a可具有公知的輕摻雜漏區(LDD)型源區/漏區結構。換句話說，第一電晶體218a可包括第一LDD區213a，如圖2C所示。可以在第一溝道區上設置第一柵圖形211a。第一柵圖形211a可包括順序層疊的第一柵介質層205a、第一柵電極207a、以及第一硬掩模層209a。第一硬掩模層209a是可選的，並可被忽略。
可在第二區域S中設置第二電晶體218b。第二電晶體218b可包括第二導電區(即，第二源區/漏區217b)以及第二柵電極207b，該第二柵電極207b設置在第二源區/漏區217b之間插入的第二溝道區上。此外，第二電晶體218b可具有公知的LDD型源區/漏區結構。換句話說，第二電晶體218b可包括第二LDD區213b，如圖2C所示。可在第二溝道區上設置第二柵圖形211b。第二柵圖形211b可包括順序層疊的第二柵介質層205b、第二柵電極207b、以及第二硬掩模層209b。第二硬掩模層209b是可選的，並可被忽略。
可設置第一柵隔片215a以覆蓋第一柵圖形211a的側壁，並可設置第二柵隔片215b以覆蓋第二柵圖形211b的側壁。隨後，在具有第一和第二電晶體218a和218b的襯底200上設置絕緣層219。
穿過絕緣層219設置第一接觸孔219a並露出第一電晶體218a的第一源區/漏區217a的至少一個，該絕緣層219設置在第一區域W上。第一接觸孔219a可從第一柵極207a隔開第一距離L1。
穿過絕緣層219設置第二接觸孔219b並露出第二電晶體218b的第二源區/漏區217b的至少一個，該絕緣層219設置在第二區域S上。第二接觸孔219b可從第二柵極207b隔開第一二距離L2。這裡，第二距離L2小於第一距離L1。
在由第一接觸孔219a露出的第一源區/漏區217a上和在由第二接觸孔219b露出的第二源區/漏區217b上設置具有不同厚度的矽化物層。特別地，在由第一接觸孔219a露出的第一源區/漏區217a上設置具有第一厚度t1的第一矽化物層221a。同樣，在由第二接觸孔219b露出的第二源區/漏區217b上設置具有第二厚度t2的第二矽化物層221b。這裡，第二厚度t2小於第一厚度t1。
由於在第一電晶體218a的第一源區/漏區217a上提供具有第一厚度t1的第一矽化物層221a，可以改善第一源區/漏區217a的接觸阻抗特性。同樣，在第二源區/漏區217b上提供具有小於第一厚度t1的第二厚度t2的第二矽化物層221b，由此防止發生第二源區/漏區217b的結的折斷。
同時，當第二矽化物層221b比第一矽化物層221a薄時，第一電晶體218a的第一源區/漏區217a可具有第一結深度D1，並且第二電晶體218b的第二源區漏區217b可具有小於第一結深度D1的第二結深度D2。因此，可以防止發生第二源區/漏區217b的結的折斷。因此，由於在接觸區中設置具有根據源區/漏區的結深度的不同厚度的矽化物層，可以實現優化的電晶體。
可以在第一矽化物層221a上設置第一接觸插塞225a以填充第一接觸孔219a，以及可以在第二矽化物層221b上設置第二接觸插塞225b以填充第二接觸孔219b。第一接觸插塞225a可以是金屬插塞或矽插塞。例如，金屬插塞可以是鎢插塞，以及矽插塞可以是摻雜的多晶矽插塞。
如上所述，在電晶體218a和218b的第一和第二源區/漏區217a和217b中設置具有不同厚度的矽化物層，因此半導體器件可包括第一和第二電晶體218a和218b，每個具有最佳的性能。
在下文中，將參照圖3C說明根據本發明的另一示例性實施例的半導體器件。
參照圖3C，半導體襯底400包括第一外圍電路區P1、第二外圍電路區P2、以及單元區C。可在半導體襯底400中設置隔離層403，以限定第一外圍有源區403m、第二外圍有源區403n、以及單元有源區403c。第一外圍有源區403m設置在第一外圍電路區P1中，第二外圍有源區403n設置在第二外圍電路區P2中，以及單元有源區403c設置在單元區C中。
第一電晶體418m設置在第一外圍電路區P1中。第一電晶體418m可包括第一源區/漏區417m以及設置在第一源區/漏區417m之間插入的第一溝道區上的第一柵電極407m。第二電晶體418n設置在第二外圍電路區P2中。第二電晶體418n可包括第二源區/漏區417n以及設置在第二源區/漏區417n之間插入的第二溝道區上的第二柵圖形411n。第二柵圖形411n可包括順序層疊的第二柵介質層(未示出)、第二柵電極407n、以及第二硬掩模層409n。單元電晶體418c設置在單元區C中。單元電晶體418c可包括單元源區/漏區417s和417d，以及設置在單元源區/漏區417s和417d之間插入的單元溝道區上的單元柵圖形411c。單元柵圖形411c可包括順序層疊的單元柵介質層(未示出)、單元柵電極407c、以及單元硬掩模層409c。第一電晶體418m可以是具有第一溝道長度的電晶體，以及第二電晶體418n可以是具有小於第一溝道長度的第二溝道長度的電晶體。即，第一電晶體418m可以是長溝道電晶體，以及第二電晶體418n可以是短溝道電晶體。
在具有第一電晶體418m、第二電晶體418n、以及單元電晶體418c的襯底上設置第一絕緣層419。穿過第一絕緣層419設置掩埋接觸焊盤420s和直接接觸焊盤420d，並分別接觸單元源區417s和單元漏區417d。第二絕緣層421覆蓋第一絕緣層419。第一和第二絕緣層419和421共同構成絕緣層422。
在第一外圍電路區P1中設置的絕緣層422包括露出第一源區/漏區417m的至少一個的第一源/漏接觸孔422m。在第二外圍電路區P2中設置的絕緣層422包括露出第二源區/漏區417n的至少一個的第二源/漏接觸孔422n。同樣，在單元區C中設置的絕緣層422具有露出直接接觸焊盤420d的直接接觸孔422d。
此外，絕緣層422可包括露出電晶體的柵電極的柵接觸區的接觸孔。即，可在絕緣層422中設置柵接觸孔422g以露出第一電晶體418m的第一柵電極407m的柵接觸區，如圖3C所示。
在由接觸孔422m、422n和422g露出的區域上設置具有不同厚度的矽化物層。具體地，在由第一源/漏接觸孔422m露出的第一源區/漏區417m上設置具有第一厚度tm的第一矽化物層423m。在由第二源/漏接觸孔422n露出的第二源區/漏區417n上設置具有第二厚度tn的第二矽化物層423n。這裡，第二厚度tn小於第一厚度tm。
同時，可在由柵接觸孔422g露出的柵接觸區中設置具有第三厚度tg的柵矽化物層423g。第三厚度tg可基本上等於第一厚度tm。
同樣，可在由直接接觸孔422d露出的直接接觸焊盤420d的焊盤接觸區中設置據具有第四厚度tc的焊盤矽化物層423c。第四厚度tc可基本上等於第二厚度tn。
可在第一矽化物層423m上設置第一接觸插塞425m以填充第一源/漏接觸孔422m。可在第二矽化物層423n上設置第二接觸插塞425n以填充第二源/漏接觸孔422n。可在柵矽化物層423g上設置柵接觸插塞425g以填充柵接觸孔422g。可在焊盤矽化物層423c上設置直接接觸插塞425c以填充直接接觸孔422d。
如上所述，由於在由接觸孔露出的區域上設置具有不同厚度的矽化物層，可以實現各種類型的電晶體，每個具有最佳性能。具體地，可在第二電晶體418n的第二源區/漏區417n上設置薄矽化物層，以及在第一電晶體418m的第一源區/漏區417m上設置厚矽化物層。因此，可以防止發生具有短溝道長度的第二電晶體(即，短溝道電晶體)418n的第二源區/漏區417n的結中的斷裂，以及同時，具有長溝道長度的第一電晶體(即，長溝道電晶體)418m可以具有改進的接觸阻抗性能。結果是，通過優化電晶體的每個類型，半導體設備可以具有優異的性能。
在下文中，將參照圖2A至2C和3A至3C說明根據本發明的示例性實施例的製造半導體器件的方法。具體地，圖2A至2C是說明根據本發明的示例性實施例的製造半導體器件的方法的截面圖，以及圖3A至3C是說明根據本發明的另一示例性實施例的製造半導體器件的方法的截面圖。在圖2A至2C中，參考標號W表示第一區域，以及參考標號S表示第二區域。在圖3A至3C中，參考數字P1表示第一外圍電路區，參考數字P2表示第二外圍電路區，以及參考標號C表示單元區。
首先，將參照圖2A至2C說明根據本發明的示例性實施例的製造半導體器件的方法。
參照圖2A，製備具有第一區域W和第二區域S的半導體襯底200。在半導體襯底200中形成隔離層203以分別在第一區域W和第二區域S中限定第一有源區203a和第二有源區203b。在第一有源區203a中形成第一柵圖形211a，並在第二有源區203b中形成第二柵圖形211b。第一柵圖形211a可包括順序層疊的第一柵介質層205a、第一柵電極207a、以及第一硬掩模層209a。第二柵圖形211b可包括順序層疊的第二柵介質層205b、第二柵電極207b、以及第二硬掩模層209b。這裡，將第二柵電極207b形成為具有小於第一柵電極207a的寬度。在其中忽略了第一硬掩模層209a和第二硬掩模層209b的實施例中，第一柵圖形211a可包括順序層疊的第一柵介質層205a和第一柵電極207a，以及第二柵圖形211b可包括順序層疊的第二柵介質層205b和第二柵電極207b。
下面，使用第一和第二柵圖形211a和211b以及隔離層203作為離子注入掩模，將第一雜質離子注入半導體襯底200的第一和第二有源區203a和203b，由此形成LDD區213a和213b。即，在第一有源區203a中形成第一LDD區213a，並在第二有源區203b中形成第二LDD區213b。這裡，第一雜質離子可以是N型雜質離子或P型雜質離子。
可形成第一柵隔片215a以覆蓋第一柵圖形211a的側壁，並可形成第二柵隔片215b以覆蓋第二柵圖形211b的側壁。使用柵圖形211a和211b、柵隔片215a和215b以及隔離層203作為離子注入掩模，將第二雜質離子注入第一和第二有源區203a和203b。即，在第一有源區203a中形成第一源區/漏區217a，以及在第二有源區203b中形成第二源區/漏區217b。結果，第一和第二LDD區213a和213b保持在柵隔片215a和215b之下。第二雜質離子可以是N型雜質離子或P型雜質離子。
結果，在第一區域W中形成第一電晶體218a，並在第二區域S中形成第二電晶體218b。第一電晶體218a包括第一源區/漏區217a和第一柵圖形211a，該第一柵圖形211a包括設置在第一源區/漏區217a之間插入的第一溝道區上的第一柵電極207a。第二電晶體218b包括第二源區/漏區217b和第二柵圖形211b，該第二柵圖形211b包括設置在第二源區/漏區217b之間插入的第二溝道區上的第二柵電極207b。
同時，可以將第一源區/漏區217a形成為與第二源區/漏區217b不同的結深度。例如，可將第一源區/漏區217a形成為第一結深度D1，以及將第二源區/漏區217b形成為小於第一結深度D1的第二節深度D2。
參照圖2B，可在具有第一和第二電晶體218a和218b的半導體襯底200上形成絕緣層219。可以使用相對於柵隔片215a和215b具有蝕刻選擇性的材料構成絕緣層219。例如，當柵隔片215a和215b由矽氮化物形成時，可由矽氧化物形成絕緣層219。
構圖絕緣層219，由此形成露出第一電晶體218a的第一源區/漏區217a的第一接觸孔219a。第一接觸孔219a可以從柵電極207a分隔第一距離L1。
接下來，在具有第一接觸孔219a的襯底上形成第一金屬層。第一金屬層可以由鎳、鈷、鎢、鉭、鈦或其合金形成。隨後，執行熱處理，由此在第一源區/漏區217a的預設區域中形成具有第一厚度t1的第一矽化物層221a。然後，可以將第一金屬層的未反應部分從絕緣層219除去。
參照圖2C，構圖絕緣層219，由此形成露出第二電晶體218b的第二源區/漏區217b的至少一個的第二接觸孔219b。在該情況下，可使用自對準接觸技術執行形成第二接觸孔219b。結果，由第二接觸孔219b露出的第二源區/漏區217b可以與第二柵隔片215b相鄰。因此，第二接觸孔219b和第二柵電極207b之間的距離可小於第一接觸孔219a和第一柵電極207a之間的距離。換句話說，第二接觸孔219b和第二柵電極207b之間的第二距離L2可小於第一接觸孔219a和第一柵電極207a之間的第一距離L1。
在具有第二接觸孔219b的襯底上形成第二金屬層。在該情況下，可以形成第二金屬層以覆蓋第一矽化物層和露出的第二源區/漏區217b。第二金屬層可以由鎳、鈷、鎢、鉭、鈦或其合金形成。隨後，執行熱處理，由此在第二源區/漏區217b上形成第二矽化物層221b。這裡，將第二矽化物層221b形成為與第一矽化物層221a的第一厚度t1不同的第二厚度t2。例如，第二矽化物層221b的第二厚度t2可以小於第一矽化物層221a的第一厚度t1。在該情況下，第一矽化物層221a用作隔板(barrier)層，其抑制覆蓋第一矽化物層221a的第二金屬層與半導體襯底200的矽原子發生反應。隨後，可以將第二金屬層的未反應部分從絕緣層219除去。
同時，覆蓋第一矽化物層221a的第二金屬層可與半導體器件200的矽原子發生反應，並且因此可以進一步減小第一矽化物層221a的厚度t1。或者，覆蓋第一矽化物層221a的第二金屬層可與第一矽化物層221a發生反應，由此可以減小第一矽化物層221a的厚度。儘管在本實施例中描述了首先形成第一矽化物層221a，然後隨後形成第二矽化物層221b，本發明不限制於此。假設先前形成的矽化物層幾乎不受形成隨後矽化物層的過程的影響，形成具有第二厚度t2的第二矽化物221b的過程可以可選地在形成具有第一厚度t1的第一矽化物221a的過程之前。
可以在第一矽化物層221a上形成第一接觸插塞225a以填充第一接觸孔219a，以及可以在第二矽化物層221b上形成第二接觸插塞225b以填充第二接觸孔219b。在該情況下，可以由金屬或矽來形成第一和第二接觸插塞225a和225b。例如，金屬可以是鎢，以及矽可以是摻雜的多晶矽。
在第一電晶體218a的第一源區/漏區217a中形成的第一矽化物層221a從與第一電晶體218a的溝道區相鄰的第一源區/漏區217a的結部分分開預設距離，使得可以將第一矽化物層221a形成為相對大的厚度。結果，可以增強第一電晶體218a的性能。此外，將在第二電晶體218b的第二源區/漏區217b中形成的第二矽化物層221b形成為小於第一厚度t1的第二厚度t2，使得第二矽化物層221b可以從與第二電晶體218b的溝道區相鄰的第二源區/漏區217b的結部分分開預設距離。因此，可以防止第二源區/漏區217b的結中的斷裂。
同時，當將第一源區/漏區217a形成為第一結深度D1並將第二源區/漏區217b形成為小於第一結深度D1的第二結深度D2時，可將在具有第一結深度D1的第一源區/漏區217a中形成的第一矽化物層221a形成為第一厚度t1，並可將在具有第二結深度D2的第二源區/漏區217b中形成的第二矽化物層221b形成為小於第一厚度t1的第二厚度t2。結果，可以降低第一和第二源區/漏區217a的接觸阻抗，同時防止第二源區/漏區217b的結中的斷裂。因此，可以製造電晶體218a和218b，每個具有最佳的性能。
隨後，將參照圖3A至3C說明根據本發明的另一示例性實施例的製造半導體器件的方法。
參照圖3A，製備具有第一外圍電路區P1、第二外圍電路區P2、和單元區C的半導體襯底400。在半導體襯底400中形成隔離層403，因此分別在第一外圍電路區P1、第二外圍電路區P2、和單元區C中限定第一有源區403m、第二有源區403n和單元有源區403c。隨後，分別在第一有源區403m、第二有源區403n和單元有源區403c中形成第一電晶體418m、第二電晶體418n和單元電晶體418c。
第一電晶體418m可包括第一柵圖形411m和第一源區/漏區417m。第二電晶體418n可包括第二柵圖形411n和第二源區/漏區417n。單元電晶體418c可包括單元柵圖形411c、單元源區417c和單元漏區417d。
第一柵圖形411m可包括順序層疊的第一柵介質層(未示出)、第一柵電極407m、以及第一硬掩模層409m。第二柵圖形411n可包括順序層疊的第二柵介質層(未示出)、第二柵電極407n、以及第二硬掩模層409n。單元柵圖形411c可包括順序層疊的單元柵介質層(未示出)、單元柵電極407c、以及單元硬掩模層409c。可以選擇性地忽略形成硬掩模層409m、409n和409c。形成第一柵隔片415m以覆蓋第一柵圖形411m的側壁，形成第二柵隔片415n以覆蓋第二柵圖形411n的側壁，以及形成單元柵隔片415c以覆蓋單元柵圖形411c的側壁。
在具有電晶體418m、418n和418c的襯底上形成第一絕緣層419。可以使用相對於柵隔片415m、415n和415c具有蝕刻選擇性的材料構成第一絕緣層419。例如，當柵隔片415m、415n和415c由矽氮化物形成時，可由矽氧化物形成第一絕緣層419。可以使用公知的自對準技術形成掩埋接觸焊盤420s和直接接觸焊盤420d。穿過第一絕緣層419形成掩埋接觸焊盤420s和直接接觸焊盤420d，並分別與單元源區417c和單元漏區417b的表面接觸。隨後，在具有接觸焊盤420s和420b的襯底上形成第二絕緣層421。第二絕緣層421和第一絕緣層419構成絕緣層422。
參照圖3B，構圖絕緣層422，由此形成露出第一電晶體418m的第一源區/漏區417m的第一源/漏接觸孔422m。可以將第一源/漏接觸孔422m形成為離開柵電極407m預設距離。
同時，可以額外地構圖絕緣層422，由此在形成第一源/漏接觸孔422m期間形成柵接觸孔422g。在該情況下，柵接觸孔422g可露出第一柵電極407m的柵接觸區。
在具有第一源/漏接觸孔422m的襯底上形成第一金屬層。第一金屬層可以由鎳、鈷、鎢、鉭、鈦或其合金形成。隨後，在具有第一金屬層的襯底上執行熱處理，由此在第一源/漏接觸區中形成具有第一厚度tm的第一矽化物層423m。
同時，當形成第一源/漏接觸孔422m的同時形成柵接觸孔422g時，可以在第一柵電極407m的柵接觸區中形成柵矽化物層423g，同時形成第一矽化物層423m。可以將柵矽化物層423g形成為基本上等於第一厚度tm的第三厚度tg。
參照圖3C，構圖絕緣層422，由此形成露出第二電晶體418n的第二源區/漏區417n的第二源/漏接觸孔422n。可以將第二源/漏接觸孔422n形成為離開第二柵電極407n預設距離。即，第二源/漏接觸孔422n和第二柵電極407n之間的距離可以小於第一源/漏接觸孔422m和第一柵電極407m之間的距離。
同時，可以形成直接接觸孔422d，同時形成第二源/漏接觸孔422n。直接接觸孔422d可以露出直接接觸焊盤420d的焊盤接觸區。
在具有第二源/漏接觸孔422n的襯底上形成第二金屬層。第二金屬層可以由鎳、鈷、鎢、鉭、鈦或其合金形成。隨後，在具有第二金屬層的襯底上執行熱處理。由此，在由第二源/漏接觸孔422n露出的第二源區/漏區417n上形成第二矽化物層423n。將第二矽化物層423n形成為與第一厚度tm不同的第二厚度tn。例如，第二厚度tn可以小於第一厚度tm。
同時，當在形成第二源/漏接觸孔422n的同時形成直接接觸孔422d時，可以形成焊盤矽化物層423c，同時形成第二矽化物層423n。可以在由直接接觸孔422d露出的直接接觸焊盤420d上形成焊盤矽化物層423c。同樣，可以將焊盤矽化物層423c形成為基本上等於第二厚度tn的第四厚度tc。
可以在第一矽化物層423m上形成第一接觸插塞425m以填充第一源/漏接觸孔422m，並在第二矽化物層423n上形成第二接觸插塞425n以填充第二源區/漏區接觸孔422n。在形成第一和第二接觸插塞425m和425n期間，可以在柵矽化物層423g上形成柵接觸插塞425g以填充柵接觸孔422g，以及在焊盤矽化物層423c上形成直接接觸插塞425d以填充直接接觸孔422d。可以使用公知的直接接觸技術來形成第一和第二接觸插塞425m和425n、柵接觸插塞425g、以及直接接觸插塞425d。即，可以與金屬互連同時形成第一和第二接觸插塞425m和425n、柵接觸插塞425g、以及直接接觸插塞425d。
儘管說明了形成第二矽化物層423n在形成第一矽化物層423m之後，本發明不限制於此。假設在先矽化物層大體上不受形成隨後的矽化物層的影響，形成第二矽化物層423n的工序可選地在形成第一矽化物層423m的工序之前。同樣，說明了焊盤矽化物層423c與第二矽化物層423n同時形成，但是本發明不限制於此。換句話說，可以由額外的工序來形成焊盤矽化物層423c。
接下來，具有第一厚度tm的第一矽化物層423m與第一柵電極407m之間的距離可以大於具有小於第一厚度tm的第二厚度tn的第二矽化物層423n與第二柵電極407n之間的距離。因此，在第一電晶體418m的第一源區/漏區417m中形成的第一矽化物層423m從與第一電晶體418m的溝道區相鄰的第一源區/漏區417m的結部分分開預設距離，使得可以將第一矽化物層423m形成為具有大的厚度。結果，第一電晶體418m可以具有改善的性能特徵。此外，由於將在第二電晶體418n的第二源區/漏區417n中形成的第二矽化物層423n形成為小於第一厚度tm的第二厚度tn，可以將第二矽化物層423n從與第二電晶體418n的溝道區相鄰的第二源區/漏區417n的結部分分開預設距離。因此，可以防止發生第二源區/漏區417n的結部分中的斷裂。如上所述，在具有不同特性的區域中形成具有不同厚度的矽化物層，因此實現了具有最佳性能的半導體器件。
如上所述，本發明提供了一種接觸結構，其中在不同的接觸區域中形成具有不同厚度的矽化物層。通過使用上述接觸結構形成半導體器件，可以實現具有高性能接觸區域的半導體器件。特別地，在具有不同尺寸的電晶體的半導體器件的情況下，將矽化物層形成為不同的厚度，使得可以防止每個源區/漏區的結中的斷裂，並使得可以降低接觸阻抗。結果，可以形成具有最佳性能的半導體器件。
在此公開了本發明的示例性實施例，儘管使用了特定術語，它們被使用並僅以通用和描述性的意義解釋，而不是為了限制性的目的。因此，本領域普通技術人員將理解，可以有形式和細節的各種變化，而不背離如下面的權利要求所闡述的本發明的精神和範圍。
權利要求
1.一種接觸結構，包括襯底；襯底上的第一導電區和第二導電區；覆蓋第一和第二導電區的絕緣層；穿過絕緣層並分別露出第一和第二導電區的第一接觸孔和第二接觸孔；由第一接觸孔露出的第一導電區上的第一矽化物層，並且該第一矽化物層具有第一厚度；以及由第二接觸孔露出的第二導電區上的第二矽化物層，該第二矽化物層具有與第一厚度不同的第二厚度。
2.如權利要求1的接觸結構，其中第一和第二導電區分別是第一雜質區和第二雜質區。
3.如權利要求2的接觸結構，其中第一厚度大於第二厚度，並且第一雜質區具有比第二雜質區更大的結深度。
4.如權利要求1的接觸結構，還包括在第一矽化物層上並填充第一接觸孔的第一接觸插塞；以及在第二矽化物層上並填充第二接觸孔的第二接觸插塞。
5.如權利要求4的接觸結構，其中每個第一和第二接觸插塞是金屬插塞或矽插塞。
6.一種半導體器件，包括半導體襯底；半導體襯底上的第一電晶體，並且該第一電晶體包括第一源區/漏區和第一柵電極，該第一柵電極在第一源區/漏區之間插入的第一溝道區上；半導體襯底上的第二電晶體，並且該第二電晶體包括第二源區/漏區和第二柵電極，該第二柵電極在第二源區/漏區之間插入的第二溝道區上；具有第一和第二電晶體的襯底上的絕緣層，；穿過絕緣層的第一接觸孔和第二接觸孔，第一接觸孔露出第一源區/漏區的至少一個，第二接觸孔露出第二源區/漏區的至少一個；由第一接觸孔露出的第一源區/漏區上的第一矽化物層，並且該第一矽化物層具有第一厚度；以及由第二接觸孔露出的第二源區/漏區上的第二矽化物層，並且該第二矽化物層具有不同於第一厚度的第二厚度。
7.如權利要求6的半導體器件，其中第一厚度大於第二厚度，並且第一源區/漏區具有比第二源區/漏區更大的結深度。
8.如權利要求7的半導體器件，其中第一接觸孔和第一柵電極之間的距離大於第二接觸孔和第二柵電極之間的距離。
9.如權利要求6的半導體器件，其中第一接觸孔和第一柵電極之間的距離大於第二接觸孔和第二柵電極之間的距離，以及第一厚度大於第二厚度。
10.如權利要求6的半導體器件，還包括在第一矽化物層上並填充第一接觸孔的第一接觸插塞；以及在第二矽化物層上並填充第二接觸孔的第二接觸插塞。
11.如權利要求10的半導體器件，其中每個第一和第二接觸插塞是金屬插塞或矽插塞。
12.一種製造接觸結構的方法，包括在半導體襯底上形成第一導電區和第二導電區；在具有第一和第二導電區的襯底上形成絕緣層；構圖絕緣層，並形成穿過絕緣層以露出第一導電區的第一接觸孔；在由第一接觸孔露出的第一導電區上形成具有第一厚度的第一矽化物層；構圖絕緣層，並形成穿過絕緣層以露出第二導電區的第二接觸孔；以及在由第二接觸孔露出的第二導電區上形成具有與第一厚度不同的第二厚度的第二矽化物層。
13.如權利要求12的方法，其中第一和第二導電區分別是第一和第二雜質區。
14.如權利要求13的方法，其中將第一雜質區形成為與第二雜質區不同的結深度。
15.如權利要求14的方法，其中在具有較小結深度的第一和第二雜質區之一上形成具有第一和第二厚度中的較小厚度的第一和第二矽化物層之一。
16.如權利要求12的方法，其中形成第二矽化物層包括在具有第二接觸孔的襯底上形成金屬層；退火具有金屬層的襯底，以選擇性地在由第二接觸孔露出的第二導電區中形成第二矽化物層，並且同時將未反應的金屬層留在絕緣層和第一矽化物層上；以及選擇性地除去未反應的金屬層。
17.如權利要求12的方法，還包括在第一矽化物層上形成第一接觸插塞以填充第一接觸孔，以及在第二矽化物層上形成第二接觸插塞以填充第二接觸孔。
18.如權利要求17的方法，其中第一和第二接觸插塞由金屬插塞或矽插塞構成。
19.一種製造半導體器件的方法，包括在半導體襯底上形成第一電晶體和第二電晶體，第一電晶體包括第一源區/漏區和第一柵電極，該第一柵電極在第一源區/漏區之間插入的第一溝道區上，第二電晶體包括第二源區/漏區和第二柵電極，該第二柵電極在第二源區/漏區之間插入的第二溝道區上；在具有第一電晶體和第二電晶體的襯底上形成絕緣層；構圖絕緣層，並形成穿過絕緣層以露出至少一個第一源區/漏區的第一接觸孔；在由第一接觸孔露出的第一源區/漏區上形成具有第一厚度的第一矽化物層；構圖絕緣層，並形成穿過絕緣層以露出至少一個第二源區/漏區的第二接觸孔；以及在由第二接觸孔露出的第二源區/漏區上形成具有與第一厚度不同的第二厚度的第二矽化物層。
20.如權利要求19的方法，其中將第一源區/漏區形成為與第二源區/漏區不同的結深度。
21.如權利要求20的方法，其中在具有較小結深度的第一和第二源區/漏區之一上形成具有第一和第二厚度中的較小厚度的第一和第二矽化物層之一。
22.如權利要求19的方法，其中形成第一和第二接觸孔，使得第一柵電極和第一接觸孔之間的距離不同於第二柵電極和第二接觸孔之間的距離。
23.如權利要求22的方法，其中在具有從相應柵電極分開較小距離的接觸孔的第一和第二源區/漏區之一上形成具有第一和第二厚度中的較小厚度的第一和第二矽化物層之一。
24.如權利要求19的方法，其中形成第二矽化物層包括在具有第二接觸孔的襯底上形成金屬層；退火具有金屬層的襯底，以選擇性地在由第二接觸孔露出的第二源區/漏區中形成第二矽化物層，並且同時將未反應的金屬層留在絕緣層和第一矽化物層上；以及選擇性地除去未反應的金屬層。
25.如權利要求19的方法，還包括在第一矽化物層上形成第一接觸插塞以填充第一接觸孔，以及在第二矽化物層上形成第二接觸插塞以填充第二接觸孔。
26.如權利要求25的方法，其中第一和第二接觸插塞由金屬插塞或矽插塞構成。
全文摘要
提供了具有矽化物層的接觸結構、使用該接觸結構的半導體器件、以及製造該結構和半導體器件的方法。該接觸結構包括襯底上的第一導電區和第二導電區。絕緣層覆蓋第一和第二導電區。第一接觸孔和第二接觸孔形成為穿過絕緣層並分別露出第一和第二導電區。具有第一厚度的第一矽化物層在由第一接觸孔露出的第一導電區上。具有與第一厚度不同的第二厚度的第二矽化物層在由第二接觸孔露出的第二導電區上。
文檔編號H01L21/8234GK1933141SQ20061007787
公開日2007年3月21日 申請日期2006年5月10日 優先權日2005年9月13日
發明者樸濟民, 金炳鈗 申請人:三星電子株式會社