一種肖特基二極體及其製備方法
2023-05-06 12:07:11
專利名稱：一種肖特基二極體及其製備方法
技術領域：
本發明涉及半導體技術領域，具體涉及晶片中的二極體器件，尤其涉及一種肖特基二極體及其製備方法。
背景技術：
肖特基二極體是利用金屬和半導體之間接觸勢壘進行工作的 一種多數載流子器件，其電流主要取決於多數載流子的流動，在製備過程中，形成肖
特基結的區域需是輕摻雜的阱區，其摻雜濃度通常低於1E16。
圖1所示為普通肖特基二極體結構示意圖。當肖特基結直接形成於離子注入形成的摻雜阱區上時，由於阱區102摻雜濃度過高，在半導體襯底IOI上形成金屬103-半導體102的歐姆接觸，半導體襯底通過阱區104引出電極，器件將起到阻抗作用，對二極體性能有較為嚴重的影響。
隨著半導體技術向著深亞微米尺度的進一步發展，器件特徵尺寸越來越小，小尺寸的輕摻雜阱區越來越難以實現。由於離子注入實現的輕摻雜區域厚度通常較大，且輕摻雜區的電阻率較高，使得所製備的肖特基二極體正向電阻和正向電壓均較高，為了提高肖特基二極體的性能，在美國專利US005148241以及中國專利CN101315952A中都先後提供了肖特基二才及管的結構示例，但是，將肖特基二極體集成在半導體襯底上並排除各種寄生效應、保證良好的性能(高擊穿電壓、低正向電壓和低正向電阻)還是非常困難的。因此，從技術角度出發來改善襯底結構，引入與半導體襯底上表面隔開一定距離的深阱區來將肖特基二極體與半導體襯底隔開，從而降低寄生效應對器件性能的影響，並控制形成肖特基結的半導體摻雜阱區厚度及摻雜濃度，以改善肖特基二極體性能，實現具有高擊穿電壓和低正向電阻及正向電壓的肖特基二極體對於進一步改善半導體器件性能具有重要意義。
發明內容
本發明的目的在於解決肖特基二極體與半導體襯底間產生的寄生電容、寄生電阻等寄生效應以及肖特基二極體正向電阻和正向電壓較高的問題，並實現了用於形成肖特基結的小尺寸輕摻雜阱區，進一步提高肖特基二極體輸出特性。
為解決以上技術問題，本發明提供了一種基於深阱區隔離襯底的、採用半導體輕摻雜阱區與金屬接觸形成肖特基結的肖特基二極體及其製備方法。
本發明提供的肖特基二極體，其結構包括第一導電類型的半導體襯底；形成於半導體襯底上表層的第二導電類型第一摻雜區；形成於所述半導體襯底表面、並覆蓋至少一部分第一摻雜區的、用於形成肖特基結的金屬電極；以及用於引出半導體襯底電極的第二導電類型第二摻雜區和用於將肖特基結與半導體襯底隔離的、相鄰形成於第一#^雜區大致正下方的第二導電類型
第三摻雜區。
其中，第一摻雜區的厚度範圍為0.1pm -0。5pm，摻雜濃度範圍為1E15-1E17，第二摻雜區的摻雜濃度範圍為1E18-1E20，第三摻雜區的摻雜濃度範圍為1E17-1E19,且第三摻雜區的摻雜濃度大於第一摻雜區的摻雜濃度，並小於第二摻雜區的摻雜濃度。
根據本發明提供的肖特基二極體，第二導電類型第三摻雜區為深阱區，在摻雜過程中，離子注入能量較高，為500KeV-2MeV，因此，第三摻雜區位於半導體襯底中，與半導體襯底上表面隔開距離小於lpm,將肖特基結與
第一導電類型的襯底隔開，有效降低了寄生電容、寄生電阻等各種寄生效應對器件性能的影響。在離子注入摻雜過程中，雜質擴散在第三摻雜區大致正上方自對準的形成第二導電類型第一摻雜區，第一摻雜區為輕摻雜阱區，且越靠近第一導電類型的半導體村底表面摻雜濃度越低，其厚度與第三摻雜區和半導體襯底上表面隔開的距離一致，與位於其上的肖特基金屬電極形成金
屬-半導體接觸。需要指出的是，第一摻雜區與第三摻雜區的形成是同步的，在離子注入形成第三摻雜區的同時，第二導電類型的雜質向襯底表面的方向擴散並將第 一導電類型的襯底反型形成輕摻雜的第二導電類型第 一摻雜區，二者在垂直於半導體襯底上表面的方向上大致準直。
作為較佳技術方案，第一導電類型為P型，第二導電類型為N型。作為又一實施例，第一導電類型為N型，第二導電類型為P型。本發明提供的肖特基二極體的技術效果是，引入了位於半導體襯底中的深阱區將肖特基二極體與半導體襯底隔開，大大降〗氐了寄生電容、寄生電阻等寄生效應對器件性能的影響，而小尺寸輕摻雜阱區的實現，有效防止了金屬—半導體間歐姆接觸的形成。肖特基二極體工作時，由於形成肖特基結的
第一摻雜區摻雜濃度較低，電阻率相對較高，但其厚度很小，整體而言該區域具有較d、的阻抗，而與之相鄰的第二摻雜區和第三摻雜區均具有較高的摻雜濃度，即第二摻雜區和第三摻雜區的電阻率較低，因此，當通過肖特基金屬電極和第二摻雜區連接外部電極導通工作時，肖特基二極體具有較低的正向電阻和正向電壓。
本發明還提供了 一種製備肖特基二極體的方法，其步驟包括
(1)提供第一導電類型的半導體襯底；(2)構圖摻雜形成位於半導體襯底中的第二導電類型第三摻雜區，用於
將肖特基結與半導體襯底隔離，同時通過第三摻雜區的雜質擴散自
對準形成位於半導體襯底上表層的、第二導電類型第一摻雜區；(3 )構圖摻雜形成位於半導體村底上表層的第二導電類型第二摻雜區，第二摻雜區與第 一摻雜區和第三摻雜區均相鄰接觸，用於引出半導體襯底電才及；
(4)在半導體襯底表面構圖形成覆蓋至少一部分第一摻雜區的肖特基金屬電極。
根據本發明提供的肖特基二極體製備方法，其中，第二導電類型的摻雜通過離子注入方法實現。第三摻雜區為深阱區，其位於半導體襯底中，與半導體襯底表面隔開距離小於l[im,摻雜濃度為1E17-1E19,離子注入的能量範圍為500KeV-2MeV,需要指出的是，該過程可以與其他位於半導體襯底中的第二導電類型深摻雜阱區的形成同時進行。在第三摻雜區離子注入過程中，第二導電類型的雜質擴散在第三摻雜區大致正上方自對準的形成第 一摻雜區。第一摻雜區為輕摻雜區，其厚度範圍為0.1pm-0.5nm，第一摻雜區的摻雜濃度為1E15-1E17,小於第三摻雜區的摻雜濃度，且越靠近半導體襯底的上表面摻雜濃度越低，與肖特基金屬電極形成金屬-半導體接觸的肖特基結。在該過程中，位於半導體襯底中的第三摻雜區和輕摻雜的第一摻雜區是同步形成的。當其他位於半導體襯底中的第二導電類型摻雜區位置採用同一掩膜再次進行離子注入摻雜時，將第三摻雜區域掩膜窗口阻擋，即可在半導體村底上表面保留輕摻雜且摻雜均勻的、第二導電類型第一摻雜區，而不受半導體襯底其他區域離子注入摻雜的影響。
第二導電類型第二摻雜區的摻雜濃度為1E18-1E20，大於第三摻雜區的摻雜濃度。第二摻雜區的半導體摻雜與其他位於襯底上表層的的第二導電類 型摻雜區域的摻雜同時進行，肖特基金屬電極與其他位於半導體襯底上的器 件結構金屬電極的澱積同時完成。
在本發明提供的方法中，第一導電類型為P型時，第二導電類型為N型； 第一導電類型為N型時，第二導電類型為P型。
本發明所提供的肖特基二極體製備方法的技術效果是，同步形成了將肖 特基二極體與半導體襯底隔離的、位於半導體襯底中的深阱區和與之自對準 的、與金屬電極接觸形成肖特基結的小尺寸輕摻雜阱區，在降低寄生電容、 寄生電阻等寄生效應對肖特基二極體$命出性能影響的同時，相比傳統的肖特 基二極體具有更低的正向電壓和正向電阻，有效改善了肖特基二極體的正向 導通性能，並防止了金屬-半導體間歐姆接觸的形成。同時，其摻雜區域採 用離子注入的方法與襯底上其他器件的製備同時完成，深阱區與小尺寸輕摻 雜阱區的製備通過離子注入及雜質擴散同步完成，製備方法簡單，具有較低 的工藝成本。
圖1為現有技術摻雜提供的基於普通摻雜阱區的肖特基二極體結構示意
圖2為本發明提供的基於深阱區隔離襯底的輕摻雜阱區肖特基二極體結 構示意圖3為本發明提供的形成如圖2所示肖特基二極體結構的製備方法流程圖。
具體實施方式
為使本發明的目的、技術方案和優點更加清楚，下面結合附圖對本發明 作進一步的詳細描述。
圖2所示為本發明提供的肖特基二極體具體實施例的結構示意圖。如圖
2所示，肖特基二極體器件形成於半導體襯底201中，該襯底為P型村底， 且具有上表面301。 N型摻雜的第三摻雜區204位於P型襯底201內部，為 深阱區，與半導體襯底201上表面301隔開距離小於lpm,其摻雜濃度為 1E17-1E19，在N型第三摻雜區204與P型襯底201表面301之間、位於第 三摻雜區204大致正上方，存在N型第一摻雜區202,其厚度為0.1pm-0.5nm， 與N型第三摻雜區204和P型半導體襯底201的上表面301隔開的距離一致。 N型第一摻雜區202的摻雜濃度為1E15-1E17,為輕摻雜阱區，距離P型半 導體襯底201的上表面越近，其摻雜濃度越低，在離子注入形成第三摻雜區 204的同時，由雜質擴散同步形成。在半導體襯底201上表層，還存在與N 型輕摻雜阱區202及N型深阱區204均相鄰接觸的N型第二4參雜區203,用 於引出半導體襯底的連接電極。該肖特基二極體還包括覆蓋至少一部分N型 輕摻雜阱區202的肖特基電極205,肖特基電極205為金屬電極，與N型輕 摻雜阱區202形成金屬-半導體接觸的肖特基結。
在如圖2所示肖特基二才及管的工作過程中，N型深阱區204將N型肖 特基二極體與P型襯底201隔開，有效降低了寄生電容、寄生電阻等寄生效 應對肖特基二極體性能的影響。同時，由於與肖特基電極205接觸的半導體 區域202為深阱區204離子注入擴散並將P型半導體襯底201反型形成，其 摻雜濃度非常低，有效防止了金屬-半導體間歐姆接觸的形成，而且N型輕 摻雜阱區202厚度較小，整體阻抗相對較小，此外，與N型輕摻雜阱區202 相鄰接觸的用於連接外部電極的N型阱區203和深阱區204均具有較高的摻
10雜濃度，電阻率較低，因此，該N型肖特基二極體導通工作時，其正嚮導通電阻很小，並具有較低的正嚮導通電壓，使得肖特基二極體結構有更優的輸出性能。
本實施方式還提供了 一種如圖2所示實施例肖特基二極體器件的製備方法。
圖3所示為本發明提供的形成如圖2所示實施例肖特基二極體器件的製備方法流程圖。如圖3所示，肖特基二極體的製備方法包括以下步驟步驟Sll，提供半導體襯底。
由於肖特基二極體往往是與其他功能器件一起形成於半導體晶片上的，在該實施例中，半導體襯底上不只是形成肖特基二極體，其也可以是用於形成其他如MOS器件的半導體襯底，半導體襯底為P型。
步驟S12，在半導體襯底的第三摻雜區進行N型深離子注入。
在該步驟中，通過離子注入形成N型第三摻雜區204,其位於半導體襯底201中，為深阱區，與半導體襯底201的上表面301隔開距離約lpm。第三摻雜區204的離子注入能量為500KeV-2MeV，摻雜濃度為1E17-1E19。在離子注入過程中，雜質擴散在第三摻雜區204與半導體襯底201表面301之間形成位於第三摻雜區204大致正上方的、輕摻雜的N型第一摻雜區202，其厚度為0.1^im-0.5|am。第一摻雜區202的摻雜濃度為1E15-1E17,小於第三摻雜區204的摻雜濃度。
需要指出的是，第一摻雜區202與第三摻雜區204的形成是同步的。第三摻雜區204的離子注入過程可以與半導體襯底上其他區域形成深阱區的N型離子注入同時進行，在定義半導體襯底其他區域形成N型深阱區區域時，可以同時定義N型第三摻雜區域204的圖形及面積大小，在對半導體襯底上其他區域N型深阱區的離子注入摻雜時，同步進行N型第三摻雜區204的N 型離子注入，在該過程中，高濃度的N型雜質向半導體襯底201的上表面 301方向擴散並將P型的半導體襯底201反型，形成輕摻雜的第一摻雜區 202,且越靠近P型半導體襯底201的上表面，其摻雜濃度越低。而當半導 體襯底上其他區域的深阱區位置採用同一掩膜再次進行離子注入摻雜時，將 第三摻雜區204位置的掩膜窗口阻擋即可在半導體襯底表面保留輕摻雜的第 二導電類型第一摻雜區202，而不受半導體襯底其他區域離子注入摻雜的影 響。
該步驟中形成的N型第三摻雜區204位於半導體襯底中，為深阱區，將 肖特基二極體器件區域與半導體襯底201隔開，P爭低了寄生電容、寄生電阻 等各種寄生效應對器件性能的影響。
步驟S13,在半導體襯底的第二摻雜區進行N型半導體摻雜。 在該步驟中，在半導體襯底201上表層形成與N型第一輕摻雜區202和 第三摻雜區204相鄰接觸的N型第二摻雜區203，第二摻雜區203的摻雜濃 度為1E18-1E20,大於第三摻雜區204的摻雜濃度，用於引出半導體襯底的 外部電極。離子注入進行第二摻雜區203的N型摻雜過程可以與半導體襯底 201其他區域形成MOS器件的N型離子注入同時進行。在定義半導體襯底 201其他區域MOS器件形成N型摻雜阱區時，可以同時定義N型第二摻雜 區域203的圖形及面積大小，在對其他區域N型摻雜阱區的離子注入摻雜時， 同步進行N型第二摻雜區203的N型離子注入，
步驟S14，在半導體襯底表面澱積形成肖特基金屬電極。 在該步驟中所澱積的肖特基金屬電極覆蓋至少一部分N型第一輕摻雜 區202，並與處於該位置的N型輕摻雜阱區202形成金屬-半導體接觸的肖特基結。
作為較佳實施例，本具體實施方式
所提供的為N型肖特基二極體結構及製備方法。在不偏離本發明的精神和範圍的情況下還可以構成許多有很大差別的實施例，如P型肖特基二極體等。應當理解，除了如所附的權利要求所限定的，本發明不限於在說明書中所述的具體實施例。
1權利要求
1.一種肖特基二極體，包括第一導電類型的半導體襯底；形成於所述半導體襯底上表層的第二導電類型第一摻雜區；形成於所述半導體襯底表面、並覆蓋至少一部分所述第一摻雜區的、用於形成肖特基結的金屬電極；以及用於引出半導體襯底電極的第二導電類型第二摻雜區；其特徵在於，還包括用於將肖特基結與所述半導體襯底隔離的、相鄰形成於所述第一摻雜區大致正下方的第二導電類型第三摻雜區，且所述第三摻雜區的摻雜濃度大於所述第一摻雜區的摻雜濃度，並小於所述第二摻雜區的摻雜濃度。
2. 根據權利要求1所述的肖特基二極體，其特徵在於，所述第二導電類型 第 一摻雜區通過所述第三摻雜區的雜質擴散自對準同步形成。
3. 根據權利要求1所述的肖特基二極體，其特徵在於，所述第二導電類型 第二摻雜區與所述第 一摻雜區和所述第三摻雜區均相鄰接觸。
4. 根據權利要求1所述的肖特基二極體，其特徵在於，所述第一導電類型 為P型，所述第二導電類型為N型。
5. 根據權利要求1所述的肖特基二極體，其特徵在於，所述第一導電類型 為N型，所述第二導電類型為P型。
6. —種如權利要求1所述肖特基二極體的製備方法，其特徵在於，包括以下步驟(1)提供第一導電類型的半導體襯底；(2 )構圖摻雜形成位於所述半導體襯底中的第二導電類型第三摻雜區，用於將肖特基結與半導體襯底隔離，同時通過第三摻雜區的雜質擴 散自對準同步形成位於半導體襯底上表層的、第二導電類型第一摻 雜區，所述第 一摻雜區的摻雜濃度小於所述第三摻雜區的摻雜濃 度；(3 )構圖摻雜形成位於所述半導體襯底上表層的第二導電類型第二摻雜 區，所述第二摻雜區與所述第一摻雜區和所述第三摻雜區均相鄰接 觸，用於引出半導體襯底電極，所述第二摻雜區的摻雜濃度大於所述第三摻雜區的摻雜濃度； (4 )在所述半導體襯底表面構圖形成覆蓋至少一部分所述第一摻雜區的 肖特基金屬電極。
7. 根據權利要求6所述的肖特基二極體的製備方法，其特徵在於，所述第三摻雜區的摻雜為第二導電類型的深離子注入，其離子注入能量範圍為 500KeV畫2MeV。
8. 根據權利要求6所述的肖特基二極體的製備方法，其特徵在於，所述第一摻雜區位於所述第三摻雜區大致正上方，並與所述第三摻雜區相鄰接 觸。
9. 根據權利要求6所述的肖特基二極體的製備方法，其特徵在於，所述第二摻雜區的形成，與其他位於半導體襯底上表層的第二導電類型摻雜區 的形成同時進行。
10. 根據權利要求6所述的肖特基二極體的製備方法，其特徵在於，所述第 三摻雜區的形成，與其他位於半導體襯底中的第二導電類型4參雜區的形 成同時進行。
11. 根據權利要求6所述的肖特基二極體的製備方法，其特徵在於，所述肖特基金屬電極可先於所述第二摻雜區構圖形成。
12. 根據權利要求6所述的肖特基二極體的製備方法，其特徵在於，所述第一導電類型為P型，所述第二導電類型為N型。
13. 根據權利要求7所述的肖特基二極體的製備方法，其特徵在於，所述第一導電類型為N型，所述第二導電類型為P型。
全文摘要
一種肖特基二極體及其製備方法，屬於半導體技術領域。本發明提供的肖特基二極體包括肖特基金屬電極和第二導電類型深阱區擴散形成的第二導電類型輕摻雜區，二者形成金屬-半導體接觸的肖特基結。該發明的肖特基二極體相比傳統技術，結構更為簡單，能有效降低器件的正向電壓和正向阻抗，且具有將肖特基二極體結構與半導體襯底隔離的第二導電類型深阱區，降低了寄生電容、寄生電阻等寄生效應對器件性能的影響；同時，其輕摻雜阱區採用深離子注入擴散的方法與深阱區同步實現，輕摻雜阱區厚度較小且越靠近半導體襯底表面摻雜濃度越低，製備簡單，與常規方法比較，不需要任何多餘的步驟，不增加肖特基二極體的工藝成本。
文檔編號H01L29/66GK101656272SQ20091005519
公開日2010年2月24日 申請日期2009年7月22日 優先權日2009年7月22日
發明者周建華, 張擁華, 彭樹根, 坡 黎 申請人:上海宏力半導體製造有限公司