半導體結構與在鰭狀裝置之鰭狀結構之間形成隔離的方法

2023-05-01 18:41:41

專利名稱：半導體結構與在鰭狀裝置之鰭狀結構之間形成隔離的方法
技術領域：
本發明大致關於半導體結構與用於製造半導體結構的方法，且尤系關於用於制 造具有淺溝槽隔離(shallow trench isolation，STI)之塊體鰭狀場效電晶體(FinFET)裝置的
方法
背景技術：
相較於傳統的平面金屬氧化半導體場效電晶體(MOSFET)(其利用習知的微影制 造方法製造)，非平面FET (場效電晶體)包含有各種垂直電晶體結構，並且典型包含二 個或多個平行形成的閘極結構。一種此種半導體結構為「FinFET」，其名稱取自用以形 成個別的閘極通道的多個薄矽「鰭片」，且典型寬度為數十奈米等級。尤其，參照例示的先前技術中如圖1所示具有FinFET組構的非平面MOS電晶 體，FinFET裝置10通常包含兩個或多個平行的矽鰭狀結構(或簡稱為「鰭片」)12。然 而，應了解到FinFET裝置可包含只有一個矽鰭狀結構鰭片是在共同的源極電極與共同的汲極電極之間延伸(圖1中未圖示)。導電閘 極結構16 「包覆(wrap around)」在兩個鰭片的三側面上，並且以標準的閘極絕緣體層 18與鰭片分隔。鰭片可適當地摻雜以產生想要的、如技術領域中已知的FET極性，使得 閘極通道是形成在相鄰於閘極絕緣體18之鰭片的附近表面。鰭狀結構(以及FinFET裝置)可形成在半導體基板上。半導體基板可為塊體 矽晶圓(鰭狀結構系從該塊體矽晶圓形成)，或可包括設置在支撐基板上的絕緣體上覆矽 (SOI)。SOI晶圓包括矽氧化層，以及覆於該矽氧化層上之含矽材料層。鰭狀結構系從 含矽材料層形成。鰭狀結構典型為利用習知光微影或非等向性蝕刻(例如反應性離子蝕 刻(RIE)等等)而形成。鰭狀結構之電性隔離是必須的，以求避免各種裝置之間的機電幹擾 (electromechanical interference ； EMI)及 / 或寄生洩漏路徑(parasitic leakage path)。在塊
體矽晶圓上隔離鰭狀結構特別麻煩，因為在鰭狀結構之間之塊體矽晶圓的矽會形成導通 路徑。淺溝槽隔離(STI)是一種用以電性隔離電晶體或電性裝置的技術。在電晶體形成 之前，典型的STI在半導體裝置製造期間系提早產生。習知的STI製程包含經由非等向 性蝕刻(例如反應性離子蝕刻)而在半導體基板內產生隔離溝槽，以及利用化學氣相沉積 (chemical vapor deposition ； CVD)製程沉積一個或多個介電填充材料(例如矽氧化物)用 以填充隔離溝槽。然後，所沉積的介電材料可藉由化學機械研磨(Chemical-Mechanical Polishing ； CMP)製程平坦化，該化學機械研磨製程移除多餘的介電質並產生平面的STI 結構，在FinFET裝置中，此經過平面化的氧化物接著需要被回蝕(etch back)，以在鰭狀 結構之間形成5nm至20nm均勻厚的氧化物隔離，以及曝露鰭狀垂直側璧用於進一步的處 理。此習知技術系難以控制，通常會造成介電層的厚度改變。此外，必須沉積比所需還 多之用以提供隔離的介電層填充材料，以求允許回蝕(平面化)。此外，在各個鰭狀結構之間的曝露半導體基板上的隔離區域(下文稱「隔離溝槽」)具有高的深寬比(aspectratio)。深寬比是開口的深度與其寬度的比率。高深寬比 隔離溝槽之填充是困難的。即使先進的氧化物化學氣相沉積(CVD)製程，例如先進的高 密度電漿(HDP)或臭氧為基礎的TEOS (四乙基矽氧烷)製程，也不能可靠地填充這些高 深寬比的隔離溝槽。這對於控制及產生FinFET裝置裡的電性隔離會造成問題。此外，塊體矽晶圓缺乏能夠終止鰭片之蝕刻的蝕刻停止層。沒有此蝕刻停止 層，蝕刻深度的變化率會造成鰭片高度的變化率。因為FinFET裝置之電流傳導量與鰭片 之高度成比例，所以將鰭片高度變化率最小化很重要。因此，希望提供用於在FinFET裝置之鰭狀結構之間形成隔離的方法。此外，希 望提供可控制在鰭狀結構之間之高深寬比隔離溝槽的填充的方法，具有較少製程步驟、 較少介電填充材料以及導致塊體FinFET較少鰭片高度變化率。再者，透過本發明之後續 的實施方式及所附申請專利範圍，並配合隨附圖式與此先前技術，本發明之其它期望的 特徵與特性將變得顯而易見。

發明內容
提供在半導體基板中形成FinFET裝置的方法。根據一個例示實施例，一種用於 形成FinFET裝置之方法包括從該半導體基板形成一個或多個鰭狀結構。鰭狀結構包含垂 直側璧。形成該一個或多個鰭狀結構之步驟界定在該一個或多個鰭狀結構之間的曝露半 導體基板上的隔離溝槽。氧化層系使用高密度電漿化學氣相沉積(HDPCVD)製程而沉積 在隔離溝槽之底部與該一個或多個鰭狀結構之垂直側壁上。在該隔離溝槽之底部的氧化 層厚度比在該垂直側壁上的氧化層厚度厚。然後，該氧化層從該垂直側璧移除，並從該 隔離溝槽移除該氧化層的一部分，以在該隔離溝槽中形成均勻厚的隔離氧化層。根據另一例示實施例，一種用於在從塊體矽晶圓所形成之鰭狀結構之間形成隔 離的方法，包括提供具有一個或多個鰭狀結構之塊體矽晶圓，在該一個或多個鰭狀結構 之間具有隔離溝槽，並且各個鰭狀結構具有垂直側璧。氧化層系使用高密度電漿化學氣 相沉積(HDPCVD)製程而沉積在塊體矽晶圓之各個隔離溝槽之底部與該一個或多個鰭狀 結構之垂直側壁上。從垂直側壁被等向性蝕刻該氧化層，並從該隔離溝槽等向性蝕刻該 氧化層的至少一部分，以在隔離溝槽之底部形成均勻厚度的隔離氧化層並減低鰭片高度 的變化率，其中該隔離氧化層形成鰭狀結構之間的隔離。也提供包含在一個或多個鰭狀結構之間具有淺溝槽隔離的塊體FinFET裝置之半 導體結構。該塊體FinFET裝置包括具有一個或多個鰭狀結構之塊狀矽晶圓，該一個或多 個鰭狀結構之各者包含垂直側璧。溝槽系位在該一個或多個鰭狀結構之各者的塊狀矽晶 圓上。在溝槽底部之實質均勻厚的高密度電漿(HDP)氧化層形成淺溝槽隔離並界定實質 均勻高度的鰭狀結構。


以下將配合圖式敘述本發明，其中相同的元件符號表示相似的元件，以及圖1系先前技術中所用之例示FinFET結構的等角示意圖；圖2系以剖面圖說明先前已在鰭狀結構之間形成有隔離溝槽之塊狀矽晶圓；圖3系以剖面圖說明具有先前形成之深隔離溝槽的第2圖的塊狀矽晶圓；以及
圖4至圖5系以剖面圖說明根據本發明之實施例之在塊狀FinFET裝置之鰭狀結 構之間形成隔離的方法。
具體實施例方式本發明之下列實施方式系本質上僅為例示，且並非意欲限制本發明或本發明之 應用或使用。再者，也非意欲受到本發明上述之先前技術或下述之實施方式所限制。根據本發明之例示實施例的方法系提供用於在塊體矽晶圓20上的一個或多個先 前形成之鰭狀結構12之間形成隔離。形成該一個或多個鰭狀結構之步驟界定在該一個或 多個先前形成之鰭狀結構之間的曝露塊狀矽晶圓20上的隔離溝槽22。鰭狀結構12包含 垂直側璧。鰭狀結構的形成通常使用習知的光微影(photolithographic)或異向性蝕刻 (anisotropic etching)製程(例如，離子蝕刻(reactive ion etching，RIE)等)，然而，須知
道本發明不限於任何形成鰭狀場效電晶體的鰭狀結構的方式。舉例來說，如本技術中已 知，形成一個或多個鰭狀結構的步驟可包含生成芯軸(mandrels)(未示)及鄰接該芯軸的 側壁的側壁間隔件28、移除該芯軸，以及使用側壁間隔件28作為蝕刻掩模以蝕刻塊體矽 晶圓20而從該蝕刻塊體矽晶圓20形成一個或多個鰭狀結構12。本文中根據例示性實施 例所述的方法可應用於任何種類的鰭狀場效電晶體製程。本文所使用的「塊體矽晶圓」包括單晶矽之單塊體。圖2從剖面繪示了隨後從 其上會形成數個鰭狀結構12的塊體矽晶圓20。圖3與圖2類似，除了塊體矽晶圓20包 含先前形成與注入的深隔離溝槽24。如圖2和3所示，鰭片高度在隔離之前跨過塊體矽 晶圓不同。鰭狀結構12的頂部可包含墊體氧化矽層26的一部份以及側壁間隔件28，側 壁間隔件28在經過先前使用於形成鰭狀結構後存續下來，並將在隔離形成期間用以保護 鰭狀結構，且在雙間極鰭狀場效電晶體的態樣中的間極之間亦當作隔離。在三間極鰭狀 場效電晶體裝置的態樣中，該墊體氧化矽層和該鰭狀結構的頂部的側壁間隔件部份將在 接下來敘述的後續製程中加以移除。從塊體矽晶圓形成的鰭狀場效電晶體裝置在本文稱 為「塊體鰭狀場效電晶體裝置」。根據本發明的一個例示性實施例，如圖4所示，在塊體矽晶圓20上形成圖2或3 所示的一個或多個鰭狀結構12之間的隔離的方法包括以下步驟用高密度電漿化學氣相 沉積法(HDP-CVD或HDP)沉積氧化物以於塊體矽晶圓的隔離溝槽22底部中及鰭狀結構 12的垂直側壁12上形成氧化層30，墊體氧化矽層26與側壁間隔件28上。HDP-CVD制 程包括在沉積材料於基板(在本例中為塊體矽晶圓20)上，其通常在電容耦合高密度電漿 環境中低於50m Torr壓力下的矽烷、氧氣以及惰性氣體(氬及/或氦)的混合物中。亦 可補充氫或其他種類氣體。電漿能量通常施加於圓頂(dome above)中的線圈以及其晶圓 夾盤。電漿能量的比例化達到沉積對蝕刻的比例模式在2 1至6 1。對於本特定申 請的HDPCVD而言，沉積速率低於每分鐘IOOnm以達成精確控制厚度及均勻度。HDP沉積製程特別地在水平曝露表面上比起垂直表面上沉積更多氧化物。HDP 沉積製程也使冠狀(cap)氧化層32形成於側壁間隔件的頂部。因此，比起垂直側壁上， 更多氧化物沉積於隔離溝槽的底部中。隔離溝槽的底部中的氧化層的厚度大於垂直側壁 上的氧化層的厚度，約為4 1或更高。經氧化沉積後的結構的形貌/樣貌系如圖4所不。舉例來說，氧化層可由二氧化矽(SiO2)形成。在一些實施例中，氧化層可由像 是低介電常數(low-k)的介電材料形成，例如，SiCOH、SiC> SICN、SiN、其他介電材
料或其結合。相較於其他沉積製程，HDP沉積製程提供氧化層30提升的高深寬比溝槽注入能 力。HDP沉積製程亦因為產生濺鍍(經電漿的高密度提升)與同時間的層體沉積，而提 供提升的間隔件特性。HDP沉積的濺鍍元素同時與沉積產生，並減緩了在特定位置的沉 積，如在鰭狀結構的垂直側壁上。因此，HDPCVD的使用能使高深寬比隔離溝槽22中 的氧化物沉積控制至預期的厚度，而不需要用習知淺溝槽隔離(STI)製程中的氧化物及 回蝕(etchback)過度注入隔離溝槽。用中度至低度濺鍍至沉積比例來沉基氧化層，造成 垂直側壁對底部覆蓋的厚度比例約為1 5。在另一實施例中，可使用其他沉積製程及材料來形成形貌/樣貌類似於圖4所示 的結構。例如，使用等向性蝕刻成份加入(或取代)習知HDPCVDSiOjX積中的原位濺 鍍的其他高密度電漿(HDP)或電漿增益製程。接下來，根據本發明的例示性實施例，在一個或多個鰭狀結構之間形成隔離的 方法包含步驟從垂直側壁及隔離溝槽22的底部中至少一部份氧化層30移除氧化物，以 在隔離溝槽的底部中形成「隔離氧化層」，「隔離氧化層」具有實質均勻的厚度，如圖 5所示。移除氧化物的步驟包括等向性蝕刻氧化層。術語「隔離氧化層」係指在隔離溝 槽(接以氧化沉積及蝕刻步驟)的底部中的實質均勻厚的氧化層。隔離氧化層的厚度約 為5至15nm厚。隔離溝槽的底部的氧化層的厚度大於垂直側壁上任何存續的氧化層。在一較佳實施例中，等向性蝕刻氧化層的步驟包括使用高度可控制及精確化 學氧化物移除製程，例如化學氧化物移除(COR)製程、Siconi 乾式化學蝕刻製程或使 用緩衝氫氟酸的化學氧化物移除製程。COR製程選擇性蝕刻氧化層的表面。COR製程 通常包含曝露氧化層30的表面至製程氣體，以及熱處理經化學處理過的氧化物表面層。 COR製程包括曝露圖4的結構至壓力30m Torr左右或以下的HF及氨的氣體或蒸氣混合 物，較佳者壓力介於1至30m Torr。較佳者，將氨氣的流體速率設定成大於氟化氫氣體 的流體速率，通常為3 1。COR製程約在所謂的室溫(20°C至40°C左右)的溫度下進 行，甚至更常見的溫度為25°C左右。COR製程中，製程氣體與氧化層反應，會產生揮發 性氣體成份及揮發性錯化物。可接著用習知技術中的熱處理加熱經COR製程處理的結構。揮發性氣體成份及 揮發性錯化物熱分解成揮發性氣體成份以完全揮發，並接著從基板上加以移除。舉例來 說，此結構較佳者在80°C至200°C左右的範圍中加熱。如上述，根據本實施例，後續施 以COR製程及熱處裡以從鰭狀結構的垂直側壁移除氧化層並從塊體矽晶圓20的水平表面 移除氧化層的至少一部份。氧化層的移除可用等向性蝕刻製程，其包含但不限於使用真空腔體的乾式化學 蝕刻製程，例如從Applied Material Inc.of Santa Clara供應的Siconi 腔體。此製程經由
低溫、雙步驟乾式化學蝕刻製程選擇性移除沉積的氧化物。一般而言，第一步驟使用遙 控電漿源以從NF3&NH3產生NH4F蝕刻劑種類，以極小化對基板的損傷。加入腔體中 的蝕刻劑種類經由與氧化層30的反應在塊體矽晶圓表面凝結成固體副產物。在第二步驟中，用熱對流及射線加熱進行原位退火以分解副產物。當殘留物升華，其可藉由輻射氣 體從塊體矽晶圓表面移除，並排出腔體，以留下乾淨的塊體矽晶圓準備進行更進一步制 造成鰭狀場效電晶體裝置。此製程提供高度選擇性乾式化學徙淨以從矽中移除氧化物而 無表面損傷並具穩定的蝕刻均勻度。此外，等向性蝕刻氧化層的步驟包括用液態蝕刻劑溼式蝕刻氧化層。常見的液 態蝕刻劑包括氫氟酸(HF)(通常用水稀釋、或用氟化氨稀釋及緩衝)等。在等向性蝕刻步驟期間，氧化物系從垂直側壁及隔離溝槽的至少一部份加以移 除。然而，用化學氧化物移除製程(例如COR及SICONITM製程)以及用蝕刻劑(例 如氫氟酸)移除氧化物，非常具可控制性；而且在隔離溝槽22底部上的初始氧化層厚度 遠超過在垂直側壁上的初始氧化層厚度。溝槽底部的隔離氧化層的厚度足以用於一個或 多個鰭狀結構間的側邊隔離。這些控制良好的等向性蝕刻製程造成從塊體矽晶圓邊緣向中心且跨過鰭狀結構 的STI高度(即隔離氧化層厚度)變化，相較於習知的回蝕技術，約四倍地減少。隔離溝 槽底部的隔離氧化層厚度實質上均勻，且在隔離氧化層上的鰭狀結構高度實質上均勻， 即，鰭片高度變化率實質上減低，如圖5所示。減低塊體鰭狀場效電晶體裝置中的鰭片 高度變化率的能力特別重要，因為鰭狀場效電晶體裝置導通的電流量與與鰭片高度成正 比。在形成上述鰭狀結構間的隔離之後，墊體氧化矽層26、側壁間隔件28及鰭狀結 構的頂部上的冠狀氧化層可用習知製程(未示)移除，例如在三閘極鰭狀場效電晶體的態 樣中。此後，可進行習知的製造製程以完成圖1所示的鰭狀場效電晶體裝置。形成閘極 絕緣層18重迭於一個或多個鰭狀場效電晶體12之上，並沉積閘極電極形成材料(例如多 晶矽)於閘極絕緣層上。圖案化閘極電極形成材料以形成如習知技術的至少一閘極電極 16。閘極電極接著當作離子植入掩模用，而且將導電率決定離子(conductivity determining ion)以植入具有閘極電極的自對準鰭狀結構的曝露部份，以形成源極與汲極區域(圖1未 示)。熟習該技術者將理解，離子植入掩模也能包含形成於形成於閘極電極側邊上的側壁 間隔件，並且可用數種離子植入形成源極與汲極電極。雖已揭露塊體矽晶圓上的一個或多個鰭狀結構間的隔離，但本發明並不限於 此。絕緣層覆矽(SOI)晶圓上的鰭狀結構可用相同方式隔離。雖然未有繪示，隔離溝槽 22可形成SOI晶圓上的一個或多個鰭狀結構之間。綜上所述，須了解的是鰭狀場效電晶體裝置可形成有鰭狀結構間的電性隔 離，可用較少的材料、用較佳的控制及更少的製程步驟加以改善隔離氧化物層厚度的的 均勻度以造成對鰭狀場效電晶體裝置重要的更高的鰭狀高度均勻度。上述詳細說明中已呈現至少一例示性實施例，須了解的是仍存在大量的各種變 化。亦須了解的是，例示性實施例或更多例示性實施例僅為例子，並未意圖以任何方式 限制本發明的範圍、應用或組構。然而，上述詳細說明將提供習知本技術者指示以實施 本發明的例示性實施例，須了解的是在不脫離本發明後續權利要求及其法律同位所述的 範圍下可對功能和元件安排上的進行各種變化。
權利要求
1.一種用來在半導體基板中形成鰭狀場效電晶體裝置的方法，包括下列步驟從該半導體基板形成一個或多個鰭狀結構，該鰭狀結構包含垂直側壁，形成該一個 或多個鰭狀結構的該步驟在該一個或多個鰭狀結構之間的所曝露的半導體基板上界定隔 離溝槽；在該隔離溝槽的底部中和該一個或多個鰭狀結構的該垂直側壁上沉積氧化層，該隔 離溝槽的該底部中的該氧化層具有大於該垂直側壁上的該氧化層的厚度；以及從該垂直側壁移除該氧化層以及從該隔離溝槽移除至少一部分該氧化層，以在該隔 離溝槽中形成均勻厚的隔離氧化層。
2.如權利要求1所述的方法，其中，該半導體基板包括塊體矽晶圓。
3.如權利要求2所述的方法，其中，在該隔離溝槽的該底部中沉積該氧化層的步驟包 括以4 1或更高的比例將較多的氧化物沉積在該一個或多個鰭狀結構之間的所曝露的塊 體矽晶圓的水平表面上，而將較少的氧化物沉積在該鰭狀結構的垂直側壁上。
4.如權利要求3所述的方法，其中，沉積該氧化層的步驟包括使用中度至低度濺鍍至 沉積比例的高密度電漿化學氣相沉積製程，以在垂直側壁和底部覆蓋造成1 5的厚度比 例。
5.如權利要求1所述的方法，其中，該隔離氧化層在該隔離溝槽的該底部的厚度介於 5 至 15nm0
6.如權利要求1所述的方法，其中，移除氧化物的步驟包括從該垂直側壁等向性蝕刻 該氧化層及從該隔離溝槽等向性蝕刻一部分該氧化層。
7.如權利要求6所述的方法，其中，等向性蝕刻該氧化層的步驟包括使用化學氧化物 移除製程。
8.如權利要求7所述的方法，其中，使用化學氧化物移除製程的步驟包括使用化學氧 化物移除COR製程、Siconi 化學蝕刻製程和溼蝕刻製程的其中之一。
9.一種用來在一個或多個鰭狀結構之間形成隔離的方法，該一個或多個鰭狀結構是 從塊體矽晶圓所形成，該方法包括下列步驟提供塊體矽晶圓，該塊體矽晶圓具有一個或多個從該塊體矽晶圓所形成的鰭狀結 構，該一個或多個鰭狀結構之間有隔離溝槽，並且，各該鰭狀結構具有垂直側壁；使用高密度電漿化學氣相沉積製程，在該塊體矽晶圓的各該隔離溝槽的底部中及該 一個或多個鰭狀結構的該垂直側壁上沉積氧化層；以及從該垂直側壁等向性蝕刻該氧化層以及等向性蝕刻各該隔離溝槽中至少一部分該氧 化層，以在該隔離溝槽的該底部中形成具有均勻厚度的隔離氧化層，該隔離氧化層在該 鰭狀結構之間形成隔離，並降低該鰭狀結構在該隔離氧化層上方的高度的變化率。
10.如權利要求9所述的方法，其中，沉積該氧化層的步驟包括以4 1或更高的比 例在所曝露的塊體矽晶圓的水平表面沉積較多的氧化物，而在該鰭狀結構的該垂直側壁 上沉積較少的氧化物。
11.如權利要求9所述的方法，其中，該隔離氧化層的厚度介於5至15nm。
12.如權利要求9所述的方法，其中，等向性蝕刻該氧化層的步驟包括使用化學氧化 物移除製程。
13.如權利要求12所述的方法，其中，使用化學氧化物移除製程的步驟包括使用化學氧化物移除COR製程、Siconi 氣相蝕刻製程和溼蝕刻製程的其中之一。
14. 一種具有淺溝槽隔離的塊體鰭狀場效電晶體裝置，該淺溝槽隔離是在一個或多個 鰭狀結構之間，該裝置包括塊體矽晶圓，具有一個或多個鰭狀結構，各該一個或多個鰭狀結構包含垂直側壁； 溝槽，位於各該一個或多個鰭狀結構之間的該塊體矽晶圓上；以及 該溝槽的底部中的均勻厚的高密度電漿HDP氧化層，該高密度電漿氧化層形成淺溝 槽隔離並且界定具有均勻高度的鰭狀結構。
全文摘要
一種半導體結構和用來於從塊體矽晶圓所形成的鰭狀結構之間形成隔離的方法。塊體矽晶圓具有一個或多個從該塊體矽晶圓所形成的鰭狀結構。該鰭狀結構的形成在該一個或多個鰭狀結構之間界定隔離溝槽。各該鰭狀結構具有垂直側壁。使用HPDCVD將4∶1或更高比例的氧化層沉積在該隔離溝槽中和該垂直側壁上，該氧化層被等向性蝕刻，以從該垂直側壁移除該氧化層以及從該隔離溝槽的底部移除該氧化層的一部分。實質均勻厚的隔離氧化層是形成在該隔離溝槽的該底部，以隔離該一個或多個鰭狀結構，並實質降低鰭片高度變化率。
文檔編號H01L21/762GK102024743SQ201010288319
公開日2011年4月20日 申請日期2010年9月19日 優先權日2009年9月18日
發明者A·諾爾, F·S·約翰松 申請人:格羅方德半導體公司