用於電力電子系統的多通道隔離高速智能收發裝置及方法
2023-05-01 23:28:51 4
專利名稱：用於電力電子系統的多通道隔離高速智能收發裝置及方法
技術領域：
本發明涉及一種用於電力電子系統的多通道隔離高速智能收發裝置及方法，特別適用於複雜中大型功率電力電子系統的採樣設計。
背景技術：
目前，電力電子裝置的一個發展趨勢是系統複雜化和高功率化，電力電子裝置的主功率器件在開關過程中產生很高的電流和電壓變化率，它們通過電路中寄生的電容和電感產生電磁噪聲，容易對採樣線路產生幹擾，影響採樣精度。傳統功率變換器的控制單元多數經過金屬電纜與採樣單元直接對接，電磁環境極易影響電纜中的信號傳輸。數位訊號處理器通過採樣信號做出反應，傳輸給功率單元做相應動作。如果採樣出現錯誤，會大大影響系統性能，甚至可能導致整個系統的癱瘓。當前，傳統傳感器多為簡單被動採樣及傳輸信號，不具有自主優先級判斷及糾錯能力，這樣會使下層控制單元計算量增大，拖慢系統響應速度。且傳統傳感器只針對一個信號進行傳輸，對於三相或者多相應用場合，需要同時對多個電壓電流信號進行監測，會使接線複雜程度和成本明顯增加。從目前發展來看，複雜電力電子系統主控單元一般採用數字控制的方式，適用傳統傳感器會在控制端進行一次模數轉換，這個過程容易產生誤差或引入幹擾。隨著高壓隔離技術及數字處理技術的發展，現代電力電子採樣系統中採用數字式傳輸方式代替模擬傳輸方式、高隔離媒質代替普通金屬電纜的技術已經成熟。與傳統的採樣傳輸方式比較，高隔離的數字傳輸方式具有電氣絕緣性能好、動態範圍大、不易飽和等優點。金屬電纜的取代使通信更快速更可靠。基於以上分析，有必要發明一種多通道隔離高速智能收發裝置，使其在保持結構簡單採樣準確的同時具有高隔離性、高可靠性和高實時性等特點。
發明內容
本發明的目的提供一種用於電力電子系統的多通道隔離高速智能收發裝置及方法。為實現上述目的，本發明所採用的技術方案是該用於電力電子系統的多通道隔離高速智能收發裝置包括發送單元、接收單元和隔離傳輸媒質；所述發送單元包括數據採樣及信號調理模塊、A/D轉換模塊、發送主控單元和發送單元信號轉換模塊，所述發送主控單元包括採樣控制模塊、數據編碼模塊和校驗碼植入模塊；所述接收單元包括接收單元信號轉換模塊、接收單元信號調理模塊、接收主控單元和存儲輸出模塊，所述接收主控單元包括時鐘提取及同步模塊、起始指令判斷模塊、數據解碼模塊和解碼校驗模塊；所述數據採樣及信號調理模塊與A/D轉換模塊的輸入端連接，A/D轉換模塊的輸出端和控制端同時與所述採樣控制模塊連接，所述採樣控制模塊與所述校驗碼植入模塊連接，所述校驗碼植入模塊與數據編碼模塊連接，數據編碼模塊與所述發送單元信號轉換模塊連接；所述接收單元信號轉換模塊的輸入端通過所述隔離傳輸媒質與發送單元信號轉換模塊連接，所述接收單元信號轉換模塊的輸出端與所述接收單元信號調理模塊的輸入端連接，所述接收單元信號調理模塊的輸出端同時與所述時鐘提取及同步模塊、所述起始指令判斷模塊連接，所述時鐘提取及同步模塊的輸出端同時與所述起始指令判斷模塊、所述解碼校驗模塊、所述數據解碼模塊連接，所述起始指令判模塊的輸出端與所述數據解碼模塊的輸入端連接，所述解碼校驗模塊的輸出端與所述數據解碼模塊的輸入端連接，所述數據解碼模塊的輸出端與所述存儲輸出模塊連接。
進一步地，本發明所述發送主控單元和接收主控單元為現場可編程邏輯陣列。進一步地，本發明所述發送單元的數據採樣及信號調理模塊的模擬量採樣通道數量為1 4個。進一步地，本發明所述發送單元的開關量採樣通道數量為1 3個。本發明使用上述多通道隔離高速智能收發裝置進行數據收發的方法包括如下步驟
(1)由數據採樣及信號調理模塊採集模擬量信號並發送到A/D轉換模塊，A/D轉換模塊將所述模擬量信號轉換成數字量信號並發送給採樣控制模塊；和/或
由採樣控制模塊採集開關量信號；
(2)採樣控制模塊將所述開關量信號和/或所接收到的數字量信號進行擴展以使擴展後的信號包含開始標識位、地址位、數據位、開關量位和結束標識位；後採樣控制模塊將擴展後的信號發送到校驗碼植入模塊；
(3)校驗碼植入模塊給所接收到的擴展後的信號植入校驗位形成新的數據幀；後校驗碼植入模塊將所述新的數據幀發送到數據編碼模塊；
(4)數據編碼模塊將從校驗碼植入模塊接收到的新的數據幀轉換成高低電平信號；後數據編碼模塊將所述高低電平信號發送到發送單元信號轉換模塊；
(5)發送單元信號轉換模塊將所接收到的高低電平信號轉換成相應的隔離傳輸媒質能夠支持的信號後通過隔離傳輸媒質發送到接收單元信號轉換模塊中；
(6)接收單元信號轉換模塊將所接收到的所有數據信號轉換成電信號後發送到接收單元信號調理模塊；
(7)所述接收單元信號調理模塊在將所接收到的電信號進行電壓幅值匹配後轉換為 TTL信號，後所述接收單元信號調理模塊將所述TTL信號分別發送到時鐘提取及同步模塊和起始指令判斷模塊；
(8)所述時鐘提取及同步模塊從所接收到的TTL信號中提取出同步時鐘信號；所述時鐘提取及同步模塊將所述同步時鐘信號和TTL信號同時發送給解碼校驗模塊和起始指令判斷模塊，並且所述時鐘提取及同步模塊將所述同步時鐘信號發送給所述數據解碼模塊， 所述起始指令判斷模塊根據所述同步時鐘信號從所接收到的TTL信號中提取出起始指令後發送給所述數據解碼模塊；所述解碼校驗模塊根據所述同步時鐘信號對所接收到的TTL 信號進行校驗並將校驗結果和該TTL信號發送給所述數據解碼模塊；
(9)所述數據解碼模塊根據所述起始指令、同步時鐘信號和所述校驗結果對所接收到的TTL信號進行解碼得到該TTL信號中的地址位和數據位信息，並將所述地址位和數據位信息發送給存儲輸出模塊的寄存器中。
與現有技術相比，本發明的有益效果是
(1)隔離傳輸媒質可以為光纖隔離、射頻無線信號隔離、多芯電纜與光耦隔離組合、 或者多芯電纜與變壓器隔離組合，由非接觸傳輸方式取代傳統信號傳輸電纜，徹底解決布線易受電磁幹擾等問題，提高了系統的準確性和可靠性。(2發送單元可以採集模擬量或開關量，並將二者組合。即可以簡化系統結構，降低採樣成本，又可以有效利用通信帶寬。(3)改進了信號傳輸結構。現代電力電子系統中控制裝置多為數字裝置，傳統的採樣電路模擬輸出信號傳輸到所述數字裝置時需要經過採樣保持、多路轉換開關和模數轉換。本發明裝置在採樣信號經傳輸及處理後存放在存儲輸出模塊，可以直接為所述數字裝置所讀取使用，省略信號變換過程，簡化硬體結構，並且減少信號幹擾途徑。(4)發送主控單元和接收主控單元為現場可編程邏輯陣列(FPGA)，通過可編程設計來實現數據處理。現有技術多為硬體設計或者單片機設計，與之對比本發明裝置具有維護簡單、可擴展能力強的特點。(5)採樣單元和控制裝置之間的連線更為簡單。傳統電力電子系統中，需對多點進行採樣時，需要進行複雜的連線。而本發明裝置可以實現多通道採樣，並且通過點對點、多點對多點以及多點對單點通信方式減少大量連線，簡化通信過程，提高系統的準確度。(6)傳統隔離信號傳輸裝置收發兩端需要專設時鐘傳輸線路，或者通過GPS同步， 以使兩端時鐘相位相同。本發明裝置通過進一步改進的時鐘提取及同步模塊，直接從傳輸數據中提取出時鐘，不需要專設時鐘線和GPS同步，這樣既能減小設計複雜度，又能降低成本。(7)本發明及方法適用於複雜電力電子系統，對電力系統同樣適用，具有突出的高可靠電氣隔離性、實時性。
圖1是本發明智能收發裝置的結構示意圖2是本發明智能收發裝置的發送單元的結構示意圖； 圖3是本發明智能收發裝置的接收單元的結構示意圖； 圖4是本發明智能收發裝置所定義的數據幀的結構圖； 圖5是本發明智能收發裝置的提取及同步模塊的工作示意圖； 圖6是本發明智能收發裝置的存儲輸出模塊的工作方式示意圖。圖7是本發明智能收發裝置的數據採樣及信號調理模塊的示意圖。圖8是本發明智能收發裝置的接收單元信號調理模塊的示意圖。圖9是本發明智能收發裝置中一個接收單元配多個發送單元的工作示意圖。
具體實施例方式在本發明多通道隔離高速智能收發裝置中，隔離傳輸媒質4可以為光纖隔離、射頻無線信號隔離、多芯電纜與光耦隔離組合、或者多芯電纜與變壓器隔離組合。在不同的隔離傳輸媒質中信號存在的形式也不一樣，例如光纖中採用雷射進行傳輸，變壓器隔離中為磁場交變信號。本發明徹底解決電力電子系統中信號傳輸布線容易受電磁幹擾等問題，提高了系統的準確性和可靠性。本發明的發送主控單元13和接收主控單元23中的模塊以可編程模塊形式存在， 其定義內容包括數據轉換形式、數據幀結構、數據校驗、時鐘管理及起始同步信息。發送主控單元13和接收主控單元23中的模塊固化到現場可編程邏輯陣列(FPGA)中。本發明多通道隔離高速智能收發裝置具有高電壓隔離特性，採樣單元中如若採樣電壓信號可以直接採用電阻分壓或電容分壓採樣；如若採樣電流信號可以使用大功率精密電阻串聯接入所採樣迴路，取電阻兩端電壓差分作為電流採樣信號，這樣具有精度高成本低等特點，採樣信號也可以通過霍爾傳感器或電流/電壓專用集成晶片來獲得。發送單元可輸入多通道採樣數據，採樣信號可為電壓信號、電流信號、溫度信號、轉速信號、風流量信號或開關量信號等。傳統各行業傳感器若為模擬單電壓量輸出埠，亦可通過電壓幅值匹配後與發送單元連接以實現高隔離數字傳輸。發送單元中的 數據採樣及信號調理模塊11的模擬量採樣通道數目標準設計為4 通道；開關量採樣通道數目標準設計為3通道，可通過調整數據幀中開關量位來調整，考慮到每增加一位開關量位會增加一個時鐘周期延時，所以本發明多通道隔離智能收發裝置中的開關量採樣通道的設置範圍優選為1 3個。在採樣速度要求低的場合可增加模擬量和開關量採樣通道數目，在採樣速度要求高的場合減少模擬量和開關量採樣通道數目。增加通道數目可以起到節約硬體成本的目的。數據採樣及信號調理模塊11的幾個模擬量採樣通道的順序可以通過採樣控制模塊131進行調整。開關量採樣實際為數字量信號，邏輯高電平對應數字量『 1』，邏輯低電平對應數字量『0』。傳統電力電子採樣方式一個單元只能採樣一個信號，然後通過複雜二次接線連接到控制層，控制器被動接收信號對電力電子系統的運行狀態進行判斷，再發出後續動作指令。本發明多通道隔離高速智能收發裝置在採樣端進行控制，通過調整採樣順序傳輸重要程度相異的信號，這樣既能對系統運行狀態做出及時反映，又能減小控制器的負擔，並且大量減少二次連線而降低成本。如圖9所示，本發明多通道隔離高速智能收發裝置的每個接收單元2可以連接一個或多個發送單元1，對應不同發送單元1的接收單元信號轉換模塊21之間相對獨立互不影響，同樣對應不同發送單元1的接收單元信號調理模塊22之間相對獨立互不影響；而對應不同發送單元1的接收主控單元23則可以以模塊形式共同存在於一個FPGA模塊中。顯然，可擴展數目由FPGA資源利用率及FPGA運行狀態決定。本發明多通道隔離高速智能收發裝置的特別之處還在於接收單元解碼出的數據為數字量，存放在存儲輸出模塊24中，可直接提供給數字裝置使用，從而省略輸出級模擬信號調理電路，減少誤差產生途徑，且可簡化電路設計。同時，本發明接收單元的存儲輸出模塊24還可以提供一路或多路模擬信號輸出，供觀察測量使用。本發明多通道隔離高速智能收發裝置的貢獻還在於同一時間點的開關量採集信號和模擬採樣信號包含在同一幀數據中進行傳輸，可以有效提高通道利用效率。不僅如此，本發明多通道隔離高速智能收發裝置在時鐘進行同步時，發送單元不需要專門發送同步時鐘信號或者GPS同步，而是直接從接收的數位訊號中提取位同步信號，可以有效減少系統複雜度，降低成本。根據上述所需要實現的功能，本發明的裝置分為3個部分，如圖1所示，包括發送單元1、接收單元2以及隔離傳輸媒質4。發送單元結構如圖2所示，包括數據採樣及信號調理模塊11、A/D轉換模塊12、發送主控單元13和發送單元信號轉換模塊14，發送主控單元13包括採樣控制模塊131、數據編碼模塊132和校驗碼植入模塊133。接收單元結構如圖3所示，包括接收單元信號轉換模塊21、接收單元信號調理模塊22、接收主控單元23和存儲輸出模塊24 ；接收主控單元23包括時鐘提取及同步模塊231、起始指令判斷模塊232、 數據解碼模塊233和解碼校驗模塊234 ；數據採樣及信號調理模塊11與A/D轉換模塊12的輸入端連接，A/D轉換模塊12的輸出端和控制端同時與採樣控制模塊131連接，採樣控制模塊131與校驗碼植入模塊133連接，校驗碼植入模塊133與數據編碼模塊132連接，數據編碼模塊132與發送單元信號轉換模塊14連接；接收單元信號轉換模塊21的輸入端通過隔離傳輸媒質4與發送單元信號轉換模塊14連接，接收單元信號轉換模塊21的輸出端與所收單元信號調理模塊22的輸入端連接，接收單元信號調理模塊22的輸出端同時與時鐘提取及同步模塊231、起始指令判斷模塊232連接，時鐘提取及同步模塊231的輸出端同時與起始指令判斷模塊232、解碼校驗模塊234、數據解碼模塊233連接，起始指令判模塊232 的輸出端與數據解碼模塊233的輸入端連接，解碼校驗模塊234的輸出端與數據解碼模塊 233的輸入端連接，數據解碼模塊233的輸出端與存儲輸出模塊24連接。
作為本發明的一種實施方式，數據採樣及信號調理模塊11的調理電路可採用ST 公司的運放晶片LM358實現，如圖7所示，運放的正輸入端接偏置電壓，負輸入端接信號輸入；A/D轉換模塊12可採用美國TI公司的ADS7950，具有4個採樣通道，輸出形式為串行輸出，採樣精度是12位，採樣延時800ns ；發送主控單元13和接收主控單元23可採用美國 Altera公司的Cyclone 系列FPGA作為核心，輸入時鐘頻率為20MHz，FPGA內部工作時鐘頻率最高可達320MHz ；發送單元中模擬量採樣通道與採樣及信號調理模塊11中的調理電路連接，開關量採樣通道直接與FPGA的I/O 口連接。隔離傳輸媒質4採用光纖隔離的方式，發送單元信號轉換模塊11和接收單元信號轉換模塊21分別可採用美國AVAGO公司的光纖發送模塊HFBR-1527和光纖接收模塊HFBR-2526，光纖發送模塊將電信號轉換為光信號，光纖接收模塊將光信號轉換為電信號，二者所支持的最高通信速率為125Mbps ；隔離傳輸媒質可採用單模塑料光纖，具有高抗幹擾性，負責連接發送單元和接收單元，傳輸數位訊號。接收單元信號調理模塊如圖8所示，由安森美公司晶片10H116和MC100ELT組成，負責將接受單元信號轉換模塊輸出的PECL信號調理轉換為TTL信號；存儲輸出模塊可採用FPGA內部寄存器通過FPGA I/O 口外接ADI公司的D/A轉換器晶片ADS5342，以達到數位訊號存儲與模擬信號輸出的目的。本實施方式中，發送主控單元131和接收主控單元232中的模塊以可編程模塊形式存在於FPGA中，它們之間通過FPGA內部邏輯單元連接，實現的功能包括定義數據轉換形式、數據幀結構、數據校驗、時鐘管理及起始同步信息。本發明裝置的工作過程如下
首先，模擬採樣數據通過信號調理和A/D轉換以串行方式輸入到發送主控單元，開關量採樣則直接進入發送主控單元。發送主控單元將同一時間點採樣數據放入一個數據幀， 對採樣通道地址編碼放在採樣數據之前，然後在數據幀首位加入起始指令，後面加入校驗信息和終止位。本發明採用的數據幀結構如圖4所示，包含開始標識位1位；地址位4位， 對每個採樣通道進行編碼；數據位12位，數據位長度由A/D轉換模塊決定，目前A/D的數據採樣一般以12位定義；校驗位5位；另外3位為開關量位，可以為多種不同類型的開關量數據，如保護信息、故障或模塊的運行狀態；結束標識位1位。
發送單元加入的校驗信息輔助實現高壓側採樣數據還原後的循環冗餘校驗。由於電磁環境比較惡劣，本發明智能收發裝置數據採樣及信號調理模塊在高壓側所獲得的數據容易受到幹擾，為保證數據的準確性發送單元中的校驗碼植入模塊會在數據幀中植入校驗碼。考慮到需要減少FPGA的計算量和降低傳輸帶寬的佔用，本發明中校驗生成多項式採用常見的CRC-5= x5+x4+x2+l,即對應的代碼為110101，這樣CRC生成監督碼為5位。利用 CRC進行檢錯的過程可簡單描述為用發送單元傳送的k位二進位碼數據序列對上述生成多項式對應的代碼進行計算機模二除法運算，即除數和被除數之間做異或運算，進行運算時除數和被除數最高位對齊，依次由左向右按位異或。最後得到一個5位餘數即為CRC監督碼，附在原始字符串後邊，構成一個新的k+5位的二進位碼序列數。 數據幀補充完整後由數據編碼模塊轉換為CMI編碼，這種編碼用『01』替換原始數據中『0』 ；用『00』和『11』替換數據中的『1』，如果上一周期用『00』表示，下一周期則用 『11』表示，二者交替進行；『10』為禁用碼。這樣可以避免長時間高電平和長時間低電平的情況存在，使碼流趨於均衡，利於誤碼檢測。再者，CMI編碼方式能製造儘量多的高低電平轉換，為後面的時鐘提取提供方便，減少誤碼機率。光纖收發器採用PECL標準的差分串行 I/O高速信號，抗幹擾能力強。數據流經過CMI編碼後，經由發送單元信號轉換模塊轉變成光信號，再經過光纖作為隔離傳輸媒質傳輸到接收單元。接收單元的接收單元信號轉換模塊將光信號還原為電信號，交由接收主控單元處理。接收單元數據轉換是發送單元的逆過程，負責接收並還原數據，再將數據存儲供後續的二次設備讀取使用。在得到數據流之後，接收主控單元首先要產生與數據同步的時鐘。本發明所提及的接收單元時鐘同步不需要專門的同步時鐘線，具體實施辦法是由時鐘提取及同步模塊利用數字鎖相環DPLL從串行位流數據中恢復出接收位同步時鐘。所設計數字鎖相環是一種帶相位反饋的控制系統，主要由時鐘沿檢測電路、鑑相器、時鐘倍頻電路和分頻器組成。它的實現過程如下，如圖5所示首先將輸入碼流的數據高低變化沿進行提取，其中包括上升沿和下降沿，提取出的變化沿用時間很短的脈衝表示出來。假如發送單元數據傳輸的頻率為/，則在FPGA內部生產一頻率為16X/的時鐘。然後以提取的數據變化沿脈衝為起始標誌對16倍頻的時鐘進行計數。每計數到8或者輸入為脈衝變化沿時計數器輸出翻轉一次，這樣就得到一個與輸入數據同頻率且相位大致相同的時鐘。這時鑑相器將所產生時鐘與數據跳變沿進行比較，判斷是超前還是滯後，再對計數器發出控制指令，如果fout超前則增加計數器計數，延後輸出翻轉時機；如果fout滯後則減少計數器計數，使其輸出提前翻轉。通過持續的反饋調節，動態調整高速計數器的計數結果，最終使輸出時鐘的相位與輸入數據也即是發送單元時鐘同步。提取出同步時鐘後，接收單元中將接收到的CMI編碼的數據還原為原始數據，過程如下首先要將每位原始數據對應的CMI字符串分離出來，由於CMI編碼兩位數據代表一位原始數據，且每個原始數據只對應『00』 『11』 『01』三種形式，所以在CMI碼中找到從高電平到低電平的跳變沿『10』即為兩個原始數據的轉換時間點。然從這個跳變沿開始，將 CMI碼兩兩分組放入移位寄存器，然後按照CMI編碼的逆規則進行還原，最後就得到與原始數據相同的數據流。本發明裝置還對每個周期中移位寄存器數據進行監控，如果裡面出現禁用碼『10』，則說明移位出現錯誤，及時進行糾正。
接下來起始指令判斷模塊要判斷發送單元的工作起始狀態，然後對原始數據流中每幀數據進行分離。作為長距離傳輸裝置，發送單元與接收單元的上電順序不一致不會影響系統運行。且系統中途增加和減少發送單元不應影響整個系統的持續正常運行，即發送單元支持熱插拔(Plug and Play)。本發明中發送單元在傳輸數據中加入起始指令，以便接收單元隨時判斷發送單元是否接入，從而使系統能夠正確解碼。本發明發送單元用一幀數據『1』作為發送起始指令，在發送單元接入後接收單元在可能的起始指令到來時啟動計數器，以提取出的同步時鐘為標準對數據中『1』進行計數，當計數器連續計數達到15個 『1』時既可以保證可靠判斷發送單元起始指令，又可以在後續信息裡有效提取出每幀數據的起始指令，此處受幹擾的可能性最小，這時啟動解碼程序。發送起始指令可以採用其他字符串，但要確保不和正常工作時採樣數據中字符串重複，以免混淆，並使接收單元能準確有效提取出起始位。另外本發明的發送單元在每發送10幀有效數據後會再次發送起始指令， 接收單元進行重新判斷，以減少誤差積累。在接收單元中，每幀數據分離後，解碼校驗模塊對每幀數據的有效數據段進行CRC 校驗。用與發送單元相同的CRC校驗多項式對有效數據段進行計算，重新生成5位CRC碼， 再與發送單元插入的5位校驗碼進行比較，如果相同，則數據正確無誤，如果不同，說明數據在傳輸過程中出現錯誤。當CRC校驗數據不正確時，本發明智能收發裝置輸出會維持上一組數據，並告知二次設備此次採樣數據出現錯誤。如果連續出現錯誤，則由二次設備控制器判斷是否應停機檢修。最後存儲輸出模塊將正確數據存放於寄存器中。數據存儲採用8位編址方式，包含每個發送單元的序號信息和一個發送單元中每個通道的序號信息。由於各路數據通道相互獨立，可以在存儲區劃分不同的存儲模塊進行區分，同一通道保留3個連續時間點數據， 當有新數據進來時自動替換掉最舊的數據。這樣方便二次設備簡單準確的提取數據，並且能有效的利用存儲空間。同時，如需測量觀察需要，接收單元可以將數位訊號還原成模擬信號使用。數據的存儲輸出方式由圖6表示，二次設備與寄存器以總線形式相連接，包括地址線，數據線和控制線；控制線發送讀/寫信號，然後根據地址線上的地址信息，通過數據線進行寄存器讀取/寫入操作。如圖9所示，本發明多通道隔離高速智能收發裝置的每個接收單元2可以連接一個或多個發送單元1，對應不同發送單元1的接收單元信號轉換模塊21之間相對獨立互不影響，同樣對應不同發送單元1的接收單元信號調理模塊22之間相對獨立互不影響；而對應不同發送單元1的接收主控單元23則可以以模塊形式共同存在於一個FPGA模塊中。顯然，可擴展數目由FPGA資源利用率及FPGA運行狀態決定。在本發明中，連接一個發送單元時，接收單元FPGA資源利用率為6%，在運行溫度允許的情況下可進行6組發送單元同時採樣解碼。發送單元數據採樣及信號調理模塊11的通道數目及採樣順序由所採用A/D轉換模塊的具體型號、所採樣信號的速率以及系統的速度要求確定。以典型三相VSI控制系統為例，所需傳遞的變量有各開關管門極驅動信號、各開關管的運行狀態信號、反饋的電壓和電流信號。對於門極驅動信號，假設驅動信號的上升時間遠遠小於開關頻率，每個開關需要的最小通信帶寬可近似為如下式子
B = fM.*2Hd (1)式(1)中，為系統開關頻率，&為脈寬調製(PWM)信號的最大精度。實例中選擇 nd=12, fsw=1OkHz.則需要的最小通信帶寬B為41Mbps。驅動信號為開關量，在傳送過程中不經過數據採樣及信號調理模塊和A/D轉換模塊，所以其速度只受光纖傳送帶寬限制。由於實例中所採用的光纖通信帶寬為125Mbps，所以為保證通信能力，如果傳輸開關驅動每個發送單元最好只發送一個通道的信號。同為開關量的開關管的運行狀態信號，每個開關周期只需要傳輸一次即可，在開關頻率遠小於通信帶寬的情況下，可大量擴展。另外，每個開關周期還需向控制器反饋至少一次電壓和電流採樣值，二者速度較慢，所需的通道容量C 可用下式表示
權利要求
1.一種用於電力電子系統的多通道隔離高速智能收發裝置，其特徵在於包括發送單元(1)、接收單元(2)和隔離傳輸媒質(4);所述發送單元(1)包括數據採樣及信號調理模塊 (11)、A/D轉換模塊(12)、發送主控單元(13)和發送單元信號轉換模塊(14)，所述發送主控單元(13)包括採樣控制模塊(131)、數據編碼模塊(132)和校驗碼植入模塊(133)；所述接收單元(2)包括接收單元信號轉換模塊(21)、接收單元信號調理模塊(22)、接收主控單元 (23)和存儲輸出模塊(24)，所述接收主控單元(23)包括時鐘提取及同步模塊(231)、起始指令判斷模塊(232)、數據解碼模塊(233)和解碼校驗模塊(234)；所述數據採樣及信號調理模塊(11)與A/D轉換模塊(12)的輸入端連接，A/D轉換模塊(12)的輸出端和控制端同時與所述採樣控制模塊(131)連接，所述採樣控制模塊(131)與所述校驗碼植入模塊(133) 連接，所述校驗碼植入模塊(133)與數據編碼模塊(132)連接，數據編碼模塊(132)與所述發送單元信號轉換模塊(14)連接；所述接收單元信號轉換模塊(21)的輸入端通過所述隔離傳輸媒質(4)與發送單元信號轉換模塊(14)連接，所述接收單元信號轉換模塊(21)的輸出端與所述接收單元信號調理模塊(22)的輸入端連接，所述接收單元信號調理模塊(22) 的輸出端同時與所述時鐘提取及同步模塊(231)、所述起始指令判斷模塊(232)連接，所述時鐘提取及同步模塊(231)的輸出端同時與所述起始指令判斷模塊(232)、所述解碼校驗模塊(234)、所述數據解碼模塊(233)連接，所述起始指令判模塊(232)的輸出端與所述數據解碼模塊(233)的輸入端連接，所述解碼校驗模塊(234)的輸出端與所述數據解碼模塊 (233)的輸入端連接，所述數據解碼模塊(233)的輸出端與所述存儲輸出模塊(24)連接。
2.根據權利要求1所述的多通道隔離高速智能收發裝置，其特徵在於所述發送主控單元(13)和接收主控單元(23)為現場可編程邏輯陣列。
3.根據權利要求1或2所述的多通道隔離高速智能收發裝置，其特徵在於所述發送單元的數據採樣及信號調理模塊(11)的模擬量採樣通道數量為1 4個。
4.根據權利要求1或2所述的多通道隔離高速智能收發裝置，其特徵在於所述發送單元的開關量採樣通道數量為1 3個。
5.一種使用權利要求1的多通道隔離高速智能收發裝置進行數據收發的方法，其特徵是包括如下步驟(1)由數據採樣及信號調理模塊(11)採集模擬量信號並發送到A/D轉換模塊(12)，A/D 轉換模塊(12)將所述模擬量信號轉換成數字量信號並發送給採樣控制模塊(131)；和/或由採樣控制模塊(131)採集開關量信號；(2)採樣控制模塊(131)將所述開關量信號和/或所接收到的數字量信號進行擴展以使擴展後的信號包含開始標識位、地址位、數據位、開關量位和結束標識位；後採樣控制模塊(131)將擴展後的信號發送到校驗碼植入模塊(133)；(3)校驗碼植入模塊(133)給所接收到的擴展後的信號植入校驗位形成新的數據幀； 後校驗碼植入模塊(133)將所述新的數據幀發送到數據編碼模塊(132)；(4)數據編碼模塊(132)將從校驗碼植入模塊(133)接收到的新的數據幀轉換成高低電平信號；後數據編碼模塊(132)將所述高低電平信號發送到發送單元信號轉換模塊 (14)；(5)發送單元信號轉換模塊(14)將所接收到的高低電平信號轉換成相應的隔離傳輸媒質(4)能夠支持的信號後通過隔離傳輸媒質(4)發送到接收單元信號轉換模塊(21)中；(6)接收單元信號轉換模塊(21)將所接收到的所有數據信號轉換成電信號後發送到接收單元信號調理模塊(22)；(7)所述接收單元信號調理模塊(22)在將所接收到的電信號進行電壓幅值匹配後轉換為TTL信號，後所述接收單元信號調理模塊(22)將所述TTL信號分別發送到時鐘提取及同步模塊(231)和起始指令判斷模塊(232)；(8)所述時鐘提取及同步模塊(231)從所接收到的TTL信號中提取出同步時鐘信號； 所述時鐘提取及同步模塊(231)將所述同步時鐘信號和TTL信號同時發送給解碼校驗模塊 (234)和起始指令判斷模塊(232)，並且所述時鐘提取及同步模塊(231)將所述同步時鐘信號發送給所述數據解碼模塊(233)，所述起始指令判斷模塊(232)根據所述同步時鐘信號從所接收到的TTL信號中提取出起始指令後發送給所述數據解碼模塊(233)；所述解碼校驗模塊(234)根據所述同步時鐘信號對所接收到的TTL信號進行校驗並將校驗結果和該 TTL信號發送給所述數據解碼模塊(233)；(9)所述數據解碼模塊(233)根據所述起始指令、同步時鐘信號和所述校驗結果對所接收到的TTL信號進行解碼得到該TTL信號中的地址位和數據位信息，並將所述地址位和數據位信息發送給存儲輸出模塊(24)的寄存器中。
全文摘要
本發明公開一種用於電力電子系統的多通道隔離高速智能收發裝置及方法。其裝置包括發送單元、接收單元以及隔離傳輸媒質。發送單元包括數據採樣及信號調理模塊、A/D轉換模塊、發送主控單元以及發送單元信號轉換模塊；接收單元包括接收單元信號轉換模塊、接收單元信號調理模塊、接收主控單元以及存儲輸出模塊；本發明裝置可對多通道模擬量採樣及開關量採樣進行數字編碼，並通過隔離傳輸媒質傳輸。每個接收單元可連接多個發送單元同時解碼。本發明裝置具有突出的高可靠電氣隔離性、實時性和智能化特點。
文檔編號H04L1/00GK102158336SQ201110083880
公開日2011年8月17日 申請日期2011年4月4日 優先權日2011年4月4日
發明者呂徵宇, 張德華, 杭麗君, 靳曉光 申請人:浙江大學