一種陣列基板的製作方法

2023-05-02 02:15:42

本發明屬於顯示技術領域，特別涉及一種陣列基板。

背景技術：

採用低溫多晶矽薄膜電晶體製作的顯示器，例如ltps液晶顯示器或以低溫多晶矽薄膜電晶體陣列驅動的有機發光二極體oled(organiclight-emittingdiode)顯示器，可以兼具更加輕薄、能耗更低的優點。同時，由於低溫多晶矽薄膜電晶體的器件特性，因此可以採用goa(gateonarray)技術把掃描線的驅動ic集成到玻璃基板上，而取消掃描線驅動ic的貼附，可以降低生產成本，並有利於製作窄邊框顯示器，以滿足市面上對窄邊框產品的製作需求。因而低溫多晶矽技術(lowtemperaturepoly-silicon，ltps)被越來越多地應用於數字設備中。

現有goa窄邊框液晶顯示設備面臨的一個普遍的問題是，顯示器陣列基板上用於防靜電衝擊的布線空間被嚴重壓縮，因而削弱了產品的防靜電衝擊的能力。

技術實現要素：

本發明所要解決的技術問題之一是增強goa陣列基板的防靜電衝擊的能力。

為了解決上述技術問題，本發明的實施例首先提供了一種陣列基板，包括顯示區以及設置於所述顯示區外圍區域的goa電路區，在所述陣列基板的邊沿，環繞所述顯示區與所述goa電路區一周，設置有用於防靜電衝擊的保護區；

在所述保護區內設置有一條第一走線與至少一條第二走線，所述第一走線位於靠近所述顯示區與所述goa電路區一側，且被配置為與接地端相連接；所述第二走線位於靠近所述陣列基板的邊沿一側，且被配置為懸空狀態；

所述第二走線通過電容與所述第一走線相連接。

優選地，在所述顯示區內設置有薄膜電晶體，所述第一走線與所述第二走線均與所述薄膜電晶體的源極和漏極同層設置。

優選地，在所述顯示區內，在所述薄膜電晶體的下方還設置有遮光層，在與所述薄膜電晶體的柵極同層的金屬層上或者與所述遮光層同層設置有第一金屬區，所述第一金屬區通過過孔與所述第一走線相連接；在所述第一金屬區與所述第二走線之間形成有多個所述電容，所述第二走線通過多個所述電容與所述第一走線相連接。

優選地，所述第一金屬區包括多條第一極板引線及與所述第一極板引線一一對應連接的多條第二極板引線，

所述多條第一極板引線設置於所述第一走線的正下方，且與所述第一走線平行，各條第一極板引線首尾相對且間隔排列，所述多條第一極板引線分別通過過孔與所述第一走線相連接；

所述多條第二極板引線設置於所述第二走線的正下方，且與所述第二走線平行，各條第二極板引線首尾相對且間隔排列，在所述多條第二極板引線與所述第二走線之間形成多個電容。

優選地，在所述顯示區內設置有薄膜電晶體，在所述薄膜電晶體的下方還設置有遮光層，所述第一走線與所述薄膜電晶體的源極和漏極同層設置，所述第二走線分為兩部分設置，其中，一部分第二走線與所述薄膜電晶體的源極和漏極同層設置，另一部分第二走線與所述薄膜電晶體的柵極或者與所述遮光層同層設置，且所述另一部分第二走線位於所述第一部分第二走線的正下方。

優選地，當所述另一部分第二走線與所述薄膜電晶體的柵極同層設置時，在所述遮光層上設置有第一金屬區；當所述另一部分第二走線與所述遮光層同層設置時，在與所述薄膜電晶體的柵極同層的金屬層上設置有第一金屬區；

所述第一金屬區通過過孔與所述第一走線相連接；在所述第一金屬區與所述第二走線之間形成有多個所述電容，所述第二走線通過多個所述電容與所述第一走線相連接。

優選地，所述第一金屬區包括多條第一極板引線及與所述第一極板引線一一對應連接的多條第二極板引線，

所述多條第一極板引線設置於所述第一走線的正下方，且與所述第一走線平行，各條第一極板引線首尾相對且間隔排列，所述多條第一極板引線分別通過過孔與所述第一走線相連接；

所述多條第二極板引線設置於所述第一部分走線的正下方，且與所述第一部分走線平行，各條第二極板引線首尾相對且間隔排列，在所述多條第二極板引線與所述第二走線之間形成多個電容。

優選地，所述一部分第二走線包括多條與所述另一部分第二走線平行，且與所述第二極板引線一一相對設置的第三極板引線，在多條所述第三極板引線與所述第二極板引線之間形成多個電容，或者，

所述另一部分第二走線包括多條與所述一部分第二走線平行，且與所述第二極板引線一一相對設置的第三極板引線，在多條所述第三極板引線與所述第二極板引線之間形成多個電容；

各條第三極板引線首尾相對且間隔排列。

優選地，所述第一走線與所述第二走線的寬度為10-30μm。

優選地，所述第二走線與所述陣列基板的邊沿的距離為20-80μm。

通過在陣列基板的邊沿處設置接地的第一走線和懸空的第二走線，且將第二走線與第一走線通過電容相連接，使得當有靜電衝擊到達陣列基板時，會先經過位於更靠近陣列基板的邊緣位置的第二走線，並經過電容緩衝，才能最終作用在內側的第一走線上，有利於降低第一走線被破壞的風險，增強了陣列基板的靜電防護能力。

本發明的其他優點、目標，和特徵在某種程度上將在隨後的說明書中進行闡述，並且在某種程度上，基於對下文的考察研究對本領域技術人員而言將是顯而易見的，或者可以從本發明的實踐中得到教導。本發明的目標和其他優點可以通過下面的說明書，權利要求書，以及附圖中所特別指出的結構來實現和獲得。

附圖說明

附圖用來提供對本申請的技術方案或現有技術的進一步理解，並且構成說明書的一部分。其中，表達本申請實施例的附圖與本申請的實施例一起用於解釋本申請的技術方案，但並不構成對本申請技術方案的限制。

圖1是現有技術中陣列基板的結構示意圖；

圖2是圖1所示陣列基板的局部放大圖；

圖3是根據本發明一實施例的陣列基板的結構示意圖；

圖4是圖3所示陣列基板的局部放大圖；

圖5是根據本發明第一實施例的陣列基板，以圖4中aa`為剖視位置的膜層結構示意圖；

圖6a是圖5所示陣列基板的保護區的l3層的平面結構示意圖；

圖6b是圖5所示陣列基板的保護區的l2層的平面結構示意圖；

圖6c是圖5所示陣列基板的保護區的l1層的平面結構示意圖；

圖7是根據本發明另一實施例的陣列基板的保護區的l1層的平面結構示意圖；

圖8是根據本發明又一實施例的陣列基板的保護區的l3層的平面結構示意圖；

圖9是根據本發明第二實施例的陣列基板，以圖4中aa`為剖視位置的膜層結構示意圖；

圖10a是圖9所示陣列基板的保護區的l3層的平面結構示意圖；

圖10b是圖9所示陣列基板的保護區的l2層的平面結構示意圖；

圖10c是圖9所示陣列基板的保護區的l1層的平面結構示意圖；

圖11是根據本發明另一實施例的陣列基板的保護區的l2層的平面結構示意圖；

圖12是根據本發明又一實施例的陣列基板的保護區的l1層的平面結構示意圖；

圖13是根據本發明第三實施例的陣列基板，以圖4中aa`為剖視位置的膜層結構示意圖；

圖14a是圖13所示陣列基板的保護區的l3層的平面結構示意圖；

圖14b是圖13所示陣列基板的保護區的l2層的平面結構示意圖；

圖15是根據本發明另一實施例的陣列基板的膜層結構示意圖；

圖16是圖15所示陣列基板的保護區的l1層的平面結構示意圖。

具體實施方式

以下將結合附圖及實施例來詳細說明本發明的實施方式，藉此對本發明如何應用技術手段來解決技術問題，並達成相應技術效果的實現過程能充分理解並據以實施。本申請實施例以及實施例中的各個特徵，在不相衝突前提下可以相互結合，所形成的技術方案均在本發明的保護範圍之內。

現有技術中，一般是在陣列基板的goa電路區(柵極驅動電路集成區域)的外圍，靠近陣列基板的邊沿的位置，用接地的金屬走線(gnd走線)環繞goa電路區與顯示區一周，形成保護區，以此來對陣列基板內部的goa電路和顯示區域進行靜電防護。但由於窄邊框的限制，gnd走線環繞的寬度一般在30～60μm，這使得goa陣列基板的防靜電衝擊的能力被削弱，如圖1和圖2所示。

圖1是現有技術中陣列基板的結構示意圖。圖1中，11表示陣列基板的邊沿，13表示陣列基板上的顯示區，14為綁定(bonding)在顯示區外圍的顯示面板驅動ic。12為環繞面內結構一周的gnd走線，該gnd走線與面板的顯示驅動ic的接地端相連接。對圖1中15所示的位置進行局部放大，其具體結構如圖2所示。圖2中，21與圖1中11相同，表示陣列基板的邊沿，22與圖1中12相同，為gnd走線，24與圖1中13相同，表示顯示區。23為設置於顯示區單側或雙側的goa電路區。gnd走線將上述區域完全包含在其所圍成的內部區域，以實施靜電防護。

上述結構可使得當發生靜電衝擊時，gnd走線能及時接收靜電電壓，並使靜電接入驅動ic的接地端進行洩放，從而對顯示區和goa區進行靜電保護，避免陣列基板被靜電擊傷。但當外部衝擊電壓過大而將gnd走線燒毀時，則陣列基板將在gnd走線被燒毀的位置失去靜電防護功能，外部衝擊電壓會在失去靜電防護的位置進一步對goa電路區產生破壞，造成goa電路的失效，進而導致不可恢復的顯示異常。

針對上述技術問題，本發明的實施例首先提出了一種陣列基板，以避免上述失效，增強陣列基板的靜電防護能力。具體的，在保護區內除設置一條第一走線外，還設置至少一條第二走線。其中，第一走線位於靠近顯示區與goa電路區的一側，其與面板顯示驅動ic的接地端相連接，用於將接收到的靜電引導至地，進行洩放。第二走線設置在靠近陣列基板的邊沿的一側，該第二走線始終維持為懸空狀態，在第一走線與第二走線之間還形成有多個電容，第一走線與第二走線通過多個電容相連接。

如圖3所示，32表示設置有一條第一走線與至少一條第二走線的保護區，第一走線與第二走線的整體輪廓優選為，與陣列基板的邊沿的輪廓大體一致的矩形。圖中33示意性給出連接於第一走線與第二走線之間的電容結構。圖3中31所示的位置的局部放大圖如圖4所示，41表示顯示區，42表示goa電路區，其設置於顯示區41的外圍區域，這裡的goa電路區42不限於單側設置或雙側設置。進一步地，第一走線43與第二走線44之間的電容形成於第一走線或第二走線的正下方，圖4中第一走線43與第二走線44之間的多條短線表示的是下方膜層上的連接線，連接於第一走線43與第二走線44之間的電容結構將在後面結合更加具體的實施例進行說明。

本發明實施例提供的陣列基板，當受到外部的靜電衝擊時，大的衝擊電壓會經由位於外側的第二走線並經過電容緩衝，才能最終作用於內側的第一走線上，相比於現有技術中的gnd走線，本實施例中的第一走線所承受的衝擊顯著減小，進而降低了第一走線被損壞的風險，增強了陣列基板的靜電防護能力。

下面結合幾個具體的實施例對本發明做進一步詳細說明：

實施例一

以圖4中aa`所示的位置對保護區進行剖切，本實施例中陣列基板的保護區的膜層結構如圖5示，圖5中56為最底層基板，一般由玻璃製成，也可以採用有機塑料製成。55為緩衝層，一般用sio2膜和sinx膜製作而成，其中sio2膜厚為sinx膜厚為54為柵極絕緣層，一般用sio2製作而成，厚度為53為層間介質層(ild層)，一般用sio2膜和sinx膜製作而成，兩種膜的厚度均為52為平坦化層(pln層)，其厚度一般為平坦化層在顯示區的作用主要是用於隔離像素電極層(ito)和數據線之間的幹擾。51為保護層(pv層)，一般用sinx製作而成，厚度為在顯示區，保護層主要用於隔離像素電極ito層和公共電極ito層。

此外，在陣列基板的顯示區內還設置有呈矩陣排列的薄膜電晶體結構。薄膜電晶體的柵極一般位於柵極絕緣層54與層間介質層53之間，薄膜電晶體的柵極所在的膜層一般用mo金屬製作而成，厚度為在顯示區，該膜層除用於製作薄膜電晶體的柵極外還被用來形成掃描線。圖5中保護區內的第二金屬層l2與該膜層同步形成。薄膜電晶體的源極和漏極一般位於層間介質層53與平坦化層52之間，在顯示區內，該膜層還用來形成數據線。圖5中保護區內的第三金屬層l3與該膜層同步形成。

進一步地，在陣列基板的顯示區內還設置有遮光層，遮光層放置在薄膜電晶體的導電溝道(channel)的下方，防止薄膜電晶體由於背光的照射而產生光生漏電流。遮光層一般用不透光的金屬或合金製成，如mo，al,cu，ni等金屬或alnd等金屬合金材質，並採用相應工藝(如光刻工藝)製作成圖形。圖5中保護區內的第一金屬層l1與該膜層同步形成。

以上關於陣列基板顯示區內的相關結構均屬於現有技術，此處不再贅述。

同時，現有技術中，一般會將陣列基板的外圍區域(即對應與本發明中的保護區位置)內的第一金屬層l1與第二金屬層l2全部蝕刻掉，而在本發明實施例中，第一金屬層l1與第二金屬層l2在保護區內被保留並形成一定圖案。而在現有技術中，第三金屬層l3一般用於製作gnd走線。在本實施例中，陣列基板的保護區內的第三金屬層l3同樣被保留，用於形成相應結構。

本實施例中，以第三金屬層l3形成第一走線61，第一走線61局部的平面結構如圖6a所示，第一走線61的寬度優選為10-30μm。

第二走線包括兩部分，其中，以第三金屬層l3形成第二走線的一部分，為敘述方便，該部分第二走線稱作第一部分走線62。第一部分走線62局部的平面結構如圖6a所示。以第一金屬層l1形成第二走線的另一部分，為敘述方便，該部分第二走線稱作第二部分走線65。第二部分走線65的平面結構如圖6c所示。在本實施例中，第二部分走線65位於第一部分走線62的正下方。第一部分走線62與第二部分走線65的寬度優選為10-30μm，兩者距離陣列基板的邊沿的距離優選為20-80μm。第一走線61與第一部分走線62之間距離優選為5-10μm。

如圖6b所示，在本實施例中，還以第二金屬層l2形成具有特定圖案的第一金屬區。第一金屬區包括多條第一極板引線63及與第一極板引線63一一對應連接的多條第二極板引線64。圖4中第一走線43與第二走線44之間所呈現的多條短線即為第一極板引線63與第二極板引線64之間的連接走線。

進一步如圖6b所示，多條第一極板引線63位於第一走線61的正下方，且與第一走線61平行，各條第一極板引線63首尾相對且間隔排列。其中，每條第一極板引線63各自通過對應的過孔530(如圖5所示)與第一走線61電性連接。多條第二極板引線64位於第一部分走線62的正下方，且與第一部分走線62平行，各條第二極板引線64首尾相對且間隔排列。上述結構相當於多個金屬板相對，且金屬板間存在相應介質，則在第一金屬區的第二極板引線64與第二走線的第一部分走線62之間形成多個平板電容。

進一步的，如圖6c所示，第二部分走線65由多條第三極板引線構成，各條第三極板引線均與第一部分走線62平行，且與第一金屬區的第二極板引線64一一相對設置。同理，在第二極板引線64與第二走線的第二部分走線65之間也形成多個平板電容。

當有靜電衝擊到達陣列基板時，相對於第一走線61，更靠近陣列基板的邊沿的第二走線的第一部分走線62、第二部分走線65以及第二極板引線64都可以用來接收衝擊電壓。衝擊電壓對上述結構中形成的電容進行充電。對於瞬時高幅值的衝擊電壓來說，電容所在的各支路相當於低阻抗支路，因此衝擊電壓會快速地對接收該靜電衝擊電壓的電容進行充電。衝擊電壓消失後，被充入電荷的電容經由接地的第一走線放電，此時，由於電容的緩衝作用，可以使放電過程更加平緩。因此，本發明實施例不僅有利於對瞬時的靜電衝擊進行防禦，還能夠基於電容存儲電荷的能力，提高靜電防護能力，以降低第一走線被損壞的風險。

本實施例中，採用上述結構的第一走線、第二走線以及形成的平板電容，可以在有外部的靜電放電時，使大的衝擊電壓需經第二走線並經過電容緩衝，才能最終作用到第一走線上，降低了第一走線被損壞的風險，增強了陣列基板的靜電防護能力。

同時，如圖4所示，本實施例中的保護區內的各金屬層形成的投影面積較小，因而降低了金屬層對光的遮擋，便於生產過程中後續工序的實施。

此外，由於本實施例中的第一金屬區具有多個斷續結構，形成多個並聯的電容，在實際的靜電防護中，若一個電容被靜電衝擊所「炸毀」，不影響整體結構的靜電防護能力，保護區對靜電衝擊進行防護的可靠性較高。

在本發明的另一個實施例中，將圖6c中第二走線的第二部分走線65替換為圖7所示的一體化結構，即第二部分走線67，也可實現相同技術效果。

進一步地，在上述實施例的基礎上，將圖6a中第二走線的第一部分走線62替換為圖8中所示的結構，即第二走線的第一部分走線66為由多條第三極板引線構成的形式，需要注意的是，此時第二部分走線應為如圖7中67所示的一體化結構。相應地，第三極板引線與第二部分走線67平行，且與第一金屬區的第二極板引線64一一相對設置。同樣的，這一實施方式也可實現增強陣列基板的靜電防護能力的技術效果。

本實施例及兩種變換方案，由於第一部分走線與第二部分走線其中之一為一體化結構，因此可以保證對邊界的保護不會出現間斷。

實施例二

本實施例的膜層結構如圖9所示，各膜層的平面結構圖如圖10a-10c所示。本實施例中各膜層的結構和特性可參考實施例一，此處不再贅述。進一步地，如圖9和圖10a所示，101為第一走線，102為第二走線的第一部分走線(一部分第二走線)，兩者均由第三金屬層l3形成。第一走線101和第一部分走線102的寬度優選為10-30μm，第一走線101與第一部分走線102之間距離優選為5-10μm，第一部分走線102距離陣列基板的邊沿的距離優選為20-80μm。

本實施例與實施例一的區別在於，第二走線的第二部分走線103(另一部分第二走線)由第二金屬層l2形成，第一金屬區由第一金屬層l1形成。

本實施例中，第二部分走線103的寬度優選為10-30μm，距離陣列基板的邊沿的距離優選為20-80μm。如圖9和圖10b所示，第二部分走線103同樣由多條第三極板引線構成。

本實施例中，第一金屬區的平面結構與實施例一中類似，如圖10c所示，包括多條第一極板引線104，以及與第一極板引線104一一對應連接的多條第二極板引線105。且每條第一極板引線104各自通過對應的過孔90(如圖9所示)與第一走線101電性連接。進而同樣的，第二極板引線105與第二走線的第一部分走線102之間形成多個平板電容，第二極板引線105與第二走線的第二部分走線103之間也形成多個平板電容。

本實施例中，採用上述結構的第一走線、第二走線以及形成的平板電容，同樣可以在電路上等效為第二走線通過多個電容與第一走線相連接。可以在有外部的靜電放電時，使大的衝擊電壓需經第二走線並經過電容緩衝，才能最終作用到第一走線上，降低了第一走線被損壞的風險，增強了陣列基板的靜電防護能力。

在本發明的另一個實施例中，將圖10b中第二走線的第二部分走線103替換為圖11所示的一體化結構，即第二部分走線107，也可實現相同技術效果。

進一步地，在上述實施例的基礎上，將圖10a中第二走線的第一部分走線102替換為圖12中所示的結構，即第二走線的第一部分走線106為由多條第三極板引線構成的形式，需要注意的是，此時第二部分走線應為如圖11中107所示的一體化結構。相應地，第三極板引線與第二部分走線107平行，且與第一金屬區的第二極板引線105一一相對設置。同樣的，這一實施方式也可實現增強陣列基板的靜電防護能力的技術效果。

本實施例及兩種變換方案，由於第一部分走線與第二部分走線其中之一為一體化結構，因此可以保證對邊界的保護不會出現間斷。

實施例三

本實施例的膜層結構如圖13所示，各膜層的平面結構如圖14a、14b所示。本實施例中各膜層的結構和特性可參考實施例一，此處不再贅述。

如圖13與圖14a所示，141為第一走線，142為第二走線，兩者均由第三金屬層l3形成。第一走線141與第二走線142的寬度均優選為10-30μm，第二走線142距離陣列基板的邊沿的距離優選為20-80μm，兩者之間的距離優選為5-10μm。

如圖14b所示，以第二金屬層l2形成具有特定圖案的第一金屬區。第一金屬區包括多條第一極板引線143及與第一極板引線143一一對應連接的多條第二極板引線144。多條第一極板引線143位於第一走線141的正下方，且與第一走線141平行，各條第一極板引線143首尾相對且間隔排列。其中，每條第一極板引線143各自通過對應的過孔130(如圖13所示)與第一走線141電性連接。多條第二極板引線144位於第二走線142的正下方，且與第二走線142平行，各條第二極板引線144首尾相對且間隔排列。上述結構相當於在第一金屬區的第二極板引線144與第二走線142之間形成多個平板電容。

本實施例中，採用上述結構的第一走線、第二走線以及形成的平板電容，可以在有外部的靜電放電時，使大的衝擊電壓需經第二走線並經過電容緩衝，才能最終作用到第一走線上，降低了第一走線被損壞的風險，增強了陣列基板的靜電防護能力。

且相比實施例一和實施例二中的技術方案，由於本實施例中只採用了兩層膜層結構，構造更加簡單，有利於簡化工藝，降低產品的成本。

容易理解的是，在上述實施例的基礎上，以第一金屬層l1形成第一金屬區，可達到本實施例同樣的技術效果。具體結構如圖15和圖16所示，此處不再贅述。

以上所述，僅為本發明較佳的具體實施方式，但本發明的保護範圍並不局限於此，任何熟悉該技術的人員在本發明所揭露的技術範圍內，可輕易想到的變化或替換，都應涵蓋在本發明的保護範圍之內。因此，本發明的保護範圍應該以權利要求的保護範圍為準。