一種優化的表貼測試點及對其優化的方法
2023-05-23 11:25:46 2
專利名稱：一種優化的表貼測試點及對其優化的方法
技術領域：
本發明涉及單板測試技術領域，具體來說，涉及到對單板測試的表貼測試點進行優化的技術。
背景技術：
對單板進行測試包含兩個部分，一種是對單板器件連接可靠性進行測試，即ICT(In-Circuit test在線測試系統)測試。另外一種是對單板信號質量測試。對於這兩種測試，都需要在單板上添加測試點，以提高測試效率。
對於PCB(Printed Circuit Board印製電路板)表層的微帶線，最簡單的測試點是表貼測試點。如圖1所示，表貼測試點一般為圓形，直接添加在微帶線上。為了使測試探針能有效的接觸表貼測試點，表貼測試點一般是直徑比線寬大很多的圓盤。
對於添加表貼測試點處的微帶線特性阻抗可以通過下述的公式近似計算Z0=87r+1.41ln(5.98H0.8W+T)]]>其中W表示微帶線寬度，H表示微帶線距離相鄰平面的距離(相鄰平面指表貼測試點的參考平面)，T表示微帶線的厚度，ξr表示介質的介電常數，In表示對數據進行自然對數計算。
如前所述，表貼測試點的直徑一般比微帶線線寬大很多，因此，根據上述的公式，在添加表貼測試點的地方，微帶線寬度W增加很多，由於微帶線寬度W增加，使得微帶線阻抗Z0變小。因此，添加表貼測試點使信號線在測試點處阻抗變小，形成阻抗不連續點，從而引起信號在此處的反射，影響信號質量，尤其是在信號速率越來越高的發展趨勢下，表貼測試點對信號質量影響也越來越嚴重。
以下通過對添加表貼測試點前後信號質量的仿真結果進行對比分析，如圖2和圖3所示，圖2表示仿真結果S11，圖3表示仿真結果S21。
其中S11表示輸入端1的反射信號與輸入信號的比值，S21表示微帶線的輸出端2與輸入端1的信號的比值，其中m2和m3所在的曲線為普通微帶線的情況，m1和m4所在的曲線為添加表貼測試點微帶線的情況。
用S參數判斷信號質量的方法，簡單說就是要求S11越小越好，S21越大越好，即反射越小越好，輸出越大越好。
在10GHz這個頻率點，從圖2(S11)中可以看出m1所在的曲線明顯比m2所在的曲線高，說明添加表貼測試點後反射加大，而圖3(S21)中m4所在的曲線比m3所在的曲線低，說明添加表貼測試點後輸出減少，從而證明添加表貼測試點後高速信號質量有較大的惡化。
因此，在測試中，在PCB上原本可以點到點直接相連的信號，為了滿足測試要求，不得不在信號線上添加各種各樣的表貼測試點，這樣在信號線上形成阻抗不連續點，引起信號質量不同程度惡化。尤其是對於高速信號的測試，表貼測試點所引起信號質量惡化的程度隨著信號頻率的提高而變得更加明顯。
發明內容
本發明提供了一種優化的表貼測試點及對其優化的方法，以解決現有技術中添加表貼測試點後在信號線上形成阻抗不連續點，對信號質量造成負面影響的問題。
為實現上述目的，本發明採用如下的技術方案一種對表貼測試點優化的方法，所述的方法為a、增加表貼測試點與其相鄰平面的距離以增加表貼測試點的阻抗值，抵消添加所述的表貼測試點引起的微帶線阻抗值的變化。
其中步驟a具體包括a1、將所述的表貼測試點的相鄰平面部分挖空，增加表貼測試點與其相鄰平面的距離以增加表貼測試點所在的微帶線的阻抗值。
其中所述的相鄰平面部分挖空的形狀為圓形或者橢圓形或者矩形。
其中所述的相鄰平面部分挖空的面積根據所述的表貼測試點的面積以及信號頻率段確定。
其中所述的相鄰平面為與表貼測試點相鄰的多層平面。
本發明還提供了一種優化的表貼測試點，所述的表貼測試點的相鄰平面在所述的表貼測試點的下方有挖空區域。
其中所述的挖空區域的形狀為圓形或者橢圓形或者矩形。
其中所述的挖空區域的面積根據所述的表貼測試點的面積以及信號頻率段確定。
其中所述的相鄰平面為與表貼測試點相鄰的多層平面。
本發明克服現有技術的不足，採用增加表貼測試點與其相鄰平面的距離以增加表貼測試點阻抗值，從而抵消因添加表貼測試點導致的微帶線阻抗值的增加的技術方案，使測試系統在添加表貼測試點時，降低甚至消除微帶線的阻抗值的不連續性，極大的減小添加表貼測試點後對高速信號的影響。
圖1為現有技術在微帶線上添加表貼測試點的示意圖；圖2為添加表貼測試點前後仿真S11參數對比圖；圖3為添加表貼測試點前後仿真S21參數對比圖；圖4為表貼測試點相鄰平面挖空後示意圖；圖5為表貼測試點相鄰平面挖空前後仿真S11參數對比圖；圖6為表貼測試點相鄰平面挖空前後仿真S21參數對比圖；圖7為不同面積的表貼測試點相鄰平面的挖空區域仿真S21參數對比圖；圖8為不同面積的表貼測試點相鄰平面的挖空區域仿真S11參數對比圖。
具體實施例方式
本發明的基本原理是將表貼測試點相對應的相鄰平面部分挖空，增加微帶線與其相鄰平面的距離，減小因添加表貼測試點引起的微帶線阻抗變化，達到微帶線優化阻抗的目的，從而減小測試點對高速信號的影響。
以下結合附圖和具體實施例進行詳細說明本發明所述的優化的表貼測試點如圖4所示，表貼測試點下面的第一個相鄰平面(參考平面)為圓形的挖空部分，此時表貼測試點的參考平面為被挖空平面下面的平面，表貼測試點與相鄰平面(參考平面)的距離為H。
實際應用中，相鄰平面的挖空形狀不限於圓形，其他的形狀如橢圓或者矩形同樣能夠達到本發明所述的目的。
因此，將測試點相鄰平面層在測試點正對的下方部分挖空，由於平面層不只一個，相鄰平面層挖空區域的下面一般還有另外1個平面層，因此，表貼測試點與相鄰平面的距離H加大了，從下述的微帶線阻抗計算公式可知
Z0=87r+1.41ln(5.98H0.8W+T)]]>H增加後Z0相應的增大，表貼測試點處的阻抗增大，從而儘量抵消走線寬度增加所引起的阻抗變化，最終達到阻抗儘量保持連續的目的。
以下對表貼測試點相鄰平面挖空前後的仿真S參數進行分析說明，本發明主要考慮高速即高頻情況下表貼測試點對信號質量的影響，所以選取10GHz這個點來做比較。
如圖5和圖6所示圖5表示仿真結果S11，圖6表示仿真結果S21，圖5和圖6中m2和m3所在的曲線為表貼測試點挖空相鄰平面後的仿真S參數，m1和m4所在的曲線為挖空相鄰平面前的表貼測試點仿真的S參數。
在頻率為10GHz的情況下，從圖5(S11)中可以看出m2所在的曲線比m1所在的曲線明顯低，說明挖空表貼測試點相鄰平面後其反射減少，從圖6中(S21)可以看出m3所在的曲線比m4所在的曲線高，說明挖空表貼測試點後輸出增加，從而證明表貼測試點挖空相鄰平面對高速信號質量的改善效果較明顯。
如前所述，表貼測試點的相鄰平面層不止一層，如果挖空一層相鄰平面後對微帶線阻抗的改善效果不夠理想，可以考慮再挖空下一層相鄰平面，以繼續增加H的值。
此外，當表貼測試點直徑確定的時候，相鄰平面挖空區域的大小對高速信號質量的改善效果也不相同。以下分別以挖空區域半徑分別為12mil(密耳，1mil＝0.0254mm)、16mil、20mil、24mil為例進行對比分析圖7和圖8為改變挖空區域半徑分別為12mil、16mil、20mil和24mil後的仿真的S參數。其中，圖7為仿真結果S21，圖8為仿真結果S11。R12所在曲線對應挖空區域半徑12mil，R16所在曲線對應挖空區域半徑16mil，R20所在曲線對應挖空區域半徑20mil，R24所在曲線對應挖空區域半徑24mil。
如圖7所示，在10GHz的頻率點，R12、R16、R20和R24對應的曲線的輸出的大小對應其半徑，半徑越大，輸出越大，但是在12.5GHz的頻率點，可以看到R24對應曲線的輸出反而小於R16對應曲線和R20對應曲線的輸出。
如圖8所示，在10GHz的頻率點，R12、R16、R20和R24對應的曲線的反射值的大小對應其半徑，半徑越大，反射越小，但是在12.5GHz的頻率點，可以看到R24對應曲線的反射值反而小於R16對應曲線和R20對應曲線的反射值。
從圖7和圖8中可以看出，隨著挖空區域半徑的增加，改善效果逐漸增加，達到最優值後，改善效果將出現逆轉，這說明對應表貼測試點直徑一定的情況下，挖空區域半徑也有一個最優值。
挖空區域部分的半徑可以根據信號所處的頻率段以及表貼測試點的直徑來決定。
從上述的兩個圖中還可以看出，一個挖空區域優化的頻率段也因為挖空區域半徑的不同而不相同。
本實施例中挖空區域以圓形為例說明，具體實施本發明技術方案時，挖空區域的形狀可以不限於圓形，橢圓、矩形等形狀的挖空區域同樣可以達到改善信號質量的效果。
權利要求
1.一種對表貼測試點優化的方法，其特徵在於，所述的方法包括如下步驟a、增加表貼測試點與其相鄰平面的距離以增加表貼測試點的阻抗值，抵消添加所述的表貼測試點引起的微帶線阻抗值的變化。
2.根據權利要求1所述的方法，其特徵在於，步驟a具體包括步驟a1、將所述的表貼測試點的相鄰平面部分挖空，增加表貼測試點與其相鄰平面的距離以增加表貼測試點所在的微帶線的阻抗值。
3.根據權利要求2所述的方法，其特徵在於，所述的相鄰平面部分挖空的形狀為圓形或者橢圓形或者矩形。
4.根據權利要求2所述的方法，其特徵在於，所述的相鄰平面部分挖空的面積根據所述的表貼測試點的面積以及信號頻率段確定。
5.根據權利要求2所述的方法，其特徵在於，所述的相鄰平面為與表貼測試點相鄰的多層平面。
6.一種優化的表貼測試點，其特徵在於，所述的表貼測試點的相鄰平面在所述的表貼測試點的下方有挖空區域。
7.根據權利要求6所述的表貼測試點，其特徵在於，所述的挖空區域的形狀為圓形或者橢圓形或者矩形。
8.根據權利要求6所述的表貼測試點，其特徵在於，所述的挖空區域的面積根據所述的表貼測試點的面積以及信號頻率段確定。
9.根據權利要求6所述的表貼測試點，其特徵在於，所述的相鄰平面為與表貼測試點相鄰的多層平面。
全文摘要
本發明公開了一種優化的表貼測試點及對其優化的方法，包括增加表貼測試點與其相鄰平面的距離以增加表貼測試點的阻抗值，抵消添加所述的表貼測試點引起的微帶線阻抗值的變化。本發明克服現有技術的不足，採用增加表貼測試點與其相鄰平面的距離以增加表貼測試點阻抗值，從而抵消因添加表貼測試點導致的微帶線阻抗值減小的技術方案，使測試系統在添加表貼測試點時，降低甚至消除微帶線的阻抗值的不連續性，極大的減小添加表貼測試點後對高速信號的影響。
文檔編號G01R31/00GK1900730SQ200610061900
公開日2007年1月24日 申請日期2006年7月27日 優先權日2006年7月27日
發明者陳方勇, 王曉東 申請人:華為技術有限公司