數字解調裝置的製作方法
2023-05-24 02:21:26
專利名稱：數字解調裝置的製作方法
技術領域：
本發明涉及一種應用於時序誤差檢測的數字解調裝置，特別是涉及一種應用於判 斷導向(decision-oriented)的時序誤差檢測的數字解調裝置，其有能力計算出具有高精 確性的時序誤差序列信號。
背景技術：
判斷導向的時序誤差檢測(例如繆勒和穆勒(Mueller and Muller)時序誤差檢 測)需要一已知的傳送序列信號來估計所接收的輸入序列信號的時序誤差值。傳統上，該 傳送序列信號是由一均衡器所決定並提供，這在一個多重通道或低信噪比(Signal-Noise Ratio, SNR)的環境中會產生高的錯誤率。如此一來，所估計/計算的時序誤差值將會是不 準確的。
發明內容
基於以上的考慮，需要一種可計算更精確的時序誤差值的數字解調裝置。有鑑於此，本發明揭示一種數字解調裝置，包括一數值控制振蕩器、一均衡器單 元、一解碼器和一時序誤差檢測器。數值控制振蕩器根據一輸入序列信號和一時序誤差序 列信號產生一第一序列信號。均衡器單元將第一序列信號進行均衡的處理以產生一均衡序 列信號。解碼器將均衡序列信號解碼以產生一輸出序列信號。時序誤差檢測器根據第一序 列信號，以及均衡序列信號和輸出序列信號兩者的其中之一，來產生時序誤差序列信號。此外，本發明還揭示一種數字解調裝置，包括一數值控制振蕩器、一均衡器單元、 一解碼器和一時序誤差檢測器。其中，均衡器單元包括一均衡器和一判斷器。數值控制振 蕩器根據一輸入序列信號和一時序誤差序列信號產生一第一序列信號。均衡器根據一判斷 序列信號將第一序列信號進行均衡的處理，以產生一均衡序列信號。判斷器根據一參考信 號對均衡序列信號進行判斷的處理，以產生判斷序列信號。解碼器將均衡序列信號解碼，並 於解碼的期間產生一輸出序列信號和參考信號。時序誤差檢測器根據第一序列信號，以及 判斷序列信號、均衡序列信號和輸出序列信號三者的其中之一，來產生時序誤差序列信號。
圖1顯示根據本發明一實施例所述的數字解調裝置的方塊圖；以及圖2顯示根據本發明另一實施例所述的數字解調裝置的方塊圖。附圖符號說明10 數值控制振蕩器20 緩衝器30 均衡器單元40 解碼器50 時序誤差檢測器
100、200 數字解調裝置311 均衡器312 判斷器
具體實施例方式為使本發明的上述目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並結合 附圖詳細說明如下圖1顯示根據本發明一實施例所述的數字解調裝置的方塊圖。用於時序誤差檢 測的數字解調裝置100包括一數值控制振蕩器(Numerically Controlled Oscillator, NC0)10、一緩衝器(buffer) 20、一均衡器單元(equalizer unit)30、一解碼器(decoder) 40 以及一時序誤差檢測器(timing error detector) 50。NCO 10接收一輸入序列信號In，並 產生一第一序列信號χ (η)。其中，NCO 10的第一序列信號χ(η)送至緩衝器20和均衡器單 元30。緩衝器20用以當成第一序列信號χ (η)的延遲補償功能，並輸出補償的第一序列信 號y(n)至時序誤差檢測器50。均衡器單元30可純粹包括一均衡器(圖未顯示)，用以去 除輸入序列信號In於信道傳輸中所產生的通道效應，並輸出一均衡序列信號至解碼器40。 解碼器40對均衡序列信號執行硬式判斷(hard decision)的處理，以產生一輸出序列信 號a(n)給時序誤差檢測器50。根據緩衝器20所提供的補償第一序列信號y (η)和解碼器 40所提供的輸出序列信號a(n)，時序誤差檢測器50可估計/計算出一時序誤差序列信號 e (η)，並提供給NC010來調整其所輸出的第一序列信號χ (η)。值得注意的是，時序誤差檢測 器50亦可根據緩衝器20所提供的補償第一序列信號y (η)和均衡器單元30所提供的均衡 序列信號，來估計/計算時序誤差序列信號e(n)並提供給NCO 10來調整其所輸出的第一 序列信號x(n)。解碼器40可以是一維特比(Viterbi)解碼器，但並不限定於此。時序誤差 序列信號e (η)可根據以下公式來計算e(n) = a(n-l)*y(n)-a(n)*y(n-l) (A)其中，變量a(n-l)代表較目前輸出序列信號a (η)更早的先前輸出序列信號，變量 y(n-l)亦是同理。在此實施例中，與均衡器單元30所輸出的均衡序列信號相比，解碼器40提供了更 為精確的輸出序列信號a (η)。也就是如此，使得時序誤差檢測器50有能力估計/計算出精 確度較高的時序誤差序列信號e (η)。圖2顯示根據本發明另一實施例所述的用於時序誤差檢測的數字解調裝置的 方塊圖。與前一實施例相似，數字解調裝置200包括一 NC010、一緩衝器20、一均衡器單 元30、一解碼器40以及一時序誤差檢測器50。與上一實施例中均衡器單元30純粹包括 一均衡器不同，本實施例中的均衡器單元31除了包括一均衡器311，還包括了一判斷器 (slicer) 312。解碼器40從均衡器311接收一均衡序列信號、對該均衡序列信號解碼，並於 解碼過程中產生路徑度量和交織碼(path metric和trellis-coded)調製訊息(參考信 號)。所產生的路徑度量和交織碼調製訊息中的至少一個送回至判斷器312。借著這些回 授回來的信息，判斷器312可動態調整其決策邊界(decision boundary)(亦稱為預測判斷 器(predictive slicer))並產生一判斷序列信號a』(η)。判斷序列信號a』 (η)被提供回 均衡器311和時序誤差檢測器50。均衡器311根據回授回來的判斷序列信號a』(η)調整其輸出的均衡序列信號。與公式㈧類似，本實施例中的時序誤差序列信號e』 (η)可如以 下公式計算e，(η) = a，(n_l) *y (η)-a，(η) *y (n_l) (B)其中，變量a』 (n-1)代表較目前判斷序列信號a』 (η)更早的先前判斷序列信號，變 量y(n-l)亦是同理。在本實施例中，根據緩衝器20所提供的補償第一序列信號y (η)和判 斷器312所提供的更精確的判斷序列信號a』 (η)，時序誤差檢測器50可估計/計算出更精 確的時序誤差序列信號e』 (η)。與前一個實施例相比，判斷序列信號a』 (η)是解碼器40於 輸出序列信號a(n)產生的期間由判斷器312所產生，因此，本實施例可比前一實施例更早 一步提供時序誤差值給時序誤差檢測器50，進而加快了數字解調裝置200的處理速度。值 得注意的是，時序誤差檢測器50亦可根據補償第一序列信號y (η)，以及輸出序列信號a (η) 和均衡序列信號兩者的其中之一來估計/計算時序誤差序列信號e』 (η)。本發明雖以較佳實施例揭示如上，然其並非用以限定本發明的範圍，本領域的技 術人員在不脫離本發明的精神和範圍的前提下可做若干的更動與潤飾，因此本發明的保護 範圍以本發明的權利要求為準。
權利要求
一種數字解調裝置，包括一數值控制振蕩器，根據一輸入序列信號和一時序誤差序列信號產生一第一序列信號；一均衡器單元，將上述第一序列信號進行均衡的處理以產生一均衡序列信號；一解碼器，將上述均衡序列信號解碼以產生一輸出序列信號；以及一時序誤差檢測器，根據上述第一序列信號，以及上述均衡序列信號和上述輸出序列信號兩者的其中之一，來產生上述時序誤差序列信號。
2.如權利要求1所述的數字解調裝置，其中上述解碼器是一維特比解碼器。
3.如權利要求1所述的數字解調裝置，還包括一緩衝器，對上述第一序列信號進行緩 衝的處理以產生一補償第一序列信號，其中上述時序誤差檢測器是根據上述補償第一序列 信號，以及上述均衡序列信號和上述輸出序列信號兩者的其中之一，來產生上述時序誤差 序列信號。
4.如權利要求3所述的數字解調裝置，其中上述時序誤差檢測器還根據一先前補償第 一序列信號，以及一先前均衡序列信號和一先前輸出序列信號兩者的其中之一，來產生上 述時序誤差序列信號。
5.一種數字解調裝置，包括一數值控制振蕩器，根據一輸入序列信號和一時序誤差序列信號產生一第一序列信號；一均衡器單元，包括一均衡器，根據一判斷序列信號將上述第一序列信號進行均衡的處理，以產生一均衡 序列信號；以及一判斷器，根據一參考信號對上述均衡序列信號進行判斷的處理，以產生上述判斷序 列信號；一解碼器，將上述均衡序列信號解碼，並於解碼的期間產生一輸出序列信號和上述參 考信號；以及一時序誤差檢測器，根據上述第一序列信號，以及上述判斷序列信號、上述均衡序列信 號和上述輸出序列信號三者的其中之一，來產生上述時序誤差序列信號。
6.如權利要求5所述的數字解調裝置，其中上述解碼器是一維特比解碼器。
7.如權利要求5所述的數字解調裝置，其中上述參考信號包括路徑度量和交織碼調製 訊息ο
8.如權利要求5所述的數字解調裝置，其中上述判斷器還根據上述參考信號改變其決 策邊界。
9.如權利要求5所述的數字解調裝置，還包括一緩衝器，對上述第一序列信號進行緩 衝的處理以產生一補償第一序列信號，其中上述時序誤差檢測器根據上述補償第一序列信 號，以及上述判斷序列信號、上述均衡序列信號和上述輸出序列信號三者的其中之一，來產 生上述時序誤差序列信號。
10.如權利要求9所述的數字解調裝置，其中上述時序誤差檢測器還根據一先前補償 第一序列信號，以及一先前判斷序列信號、一先前均衡序列信號和一先前輸出序列信號三 者的其中之一，來產生上述時序誤差序列信號。
全文摘要
本發明揭示一種數字解調裝置，包括一數值控制振蕩器、一均衡器單元、一解碼器和一時序誤差檢測器。數值控制振蕩器根據一輸入序列信號和一時序誤差序列信號產生一第一序列信號。均衡器單元將第一序列信號進行均衡的處理以產生一均衡序列信號。解碼器將均衡序列信號解碼以產生一輸出序列信號。時序誤差檢測器根據第一序列信號，以及均衡序列信號和輸出序列信號兩者的其中之一，來產生時序誤差序列信號。
文檔編號H04L27/00GK101938327SQ20091015233
公開日2011年1月5日 申請日期2009年6月30日 優先權日2009年6月30日
發明者江政憲, 蔡金融 申請人:承景科技股份有限公司