化合物半導體器件的製作方法

2023-05-24 01:05:36

專利名稱：化合物半導體器件的製作方法
技術領域：
本文討論的實施方案涉及化合物半導體器件。
背景技術：
化合物半導體器件是已經公知的，其中源極、漏極和柵電極形成在化合物半導體堆疊結構上。特別地，由氮化物半導體(通常為GaN、AlN、InN及其混合晶體)製成的半導體器 件，由於其優異的材料性質，所以作為較高輸出的電子器件和較短波長的發光器件已經變為關注焦點。近年來，已經研究和開發了場效應電晶體，特別是高電子遷移率電晶體(HEMT)作為備選的較高輸出的電子器件，並且已經嘗試了將其應用於較高輸出和高效的放大器、高功率開關器件等。

發明內容
在應用於功率器件中，滿足兩個相互牴觸特性即較高的擊穿耐受電壓和較低的導通電阻是必要的。實現該目的的ー種策略是提供場板。場板可以減輕在柵電極的端部上施加的電場強度，由此增加耐受電壓以及抑制電流崩塌。如本文所述的，術語「電流崩塌」是指在較高電壓操作期間導通電阻增加和漏極電流降低的現象。因此，場板可抑制電流崩塌，即降低導通電阻以及提高耐受電壓。通過增加柵電極或場板與漏電極之間的距離，在包括場板的器件中可以進ー步提高耐受電壓。較長的距離可進而使電流崩塌劣化，導致較高的導通電阻。相應地，期望ー種化合物半導體器件，其中耐受電壓得到改善同時抑制導通電阻的任何増加，由此實現較高的耐受電壓和較低的導通電阻的兩個相互牴觸的特性。因此，本文的化合物半導體器件包括包括載流子傳輸層和載流子供給層的氮化物半導體堆疊結構；設置在氮化物半導體堆疊結構上方的源電極和漏電極；設置在氮化物半導體堆疊結構上方、在源電極和漏電極之間的柵電極；至少部分地設置在柵電極和漏電極之間的場板；和在氮化物半導體堆疊結構上方形成的多個絕緣膜，其中多個絕緣膜的界面數目在場板和漏電極之間小於在柵電極附近。此外，本文化合物半導體器件包括包括載流子傳輸層和載流子供給層的氮化物半導體堆疊結構；設置在氮化物半導體堆疊結構上方的源電極和漏電極；設置在氮化物半導體堆疊結構上方、在源電極和漏電極之間的柵電極；至少部分地設置在柵電極和漏電極之間的場板；和在氮化物半導體堆疊結構上方形成的多個絕緣膜，其中位於場板和漏電極之間並與氮化物半導體堆疊結構接觸的多個絕緣膜的絕緣膜的膜厚度大於位於場板和氮化物半導體堆疊結構之間的絕緣膜的總膜厚度。此外，本文化合物半導體器件包括包括載流子傳輸層、載流子供給層和蓋層的氮化物半導體堆疊結構；設置在氮化物半導體堆疊結構上方的源電極和漏電極；設置在氮化物半導體堆疊結構上方、在源電極和漏電極之間的柵電極；至少部分地設置在柵電極和漏電極之間的場板；和在氮化物半導體堆疊結構上方形成的多個絕緣膜，其中蓋層製成為在場板和漏電極之間薄於在柵電極附近。


圖1是示出根據第一實施方案的化合物半導體器件的結構的截面示意圖；圖2A至2D是示出根據第一實施方案的化合物半導體器件的製造方法的截面示意圖；圖3A至3C是示出根據第一實施方案的變化方案的化合物半導體器件的結構的截面示意圖；圖4A至4D是示出根據第一實施方案的變化方案的化合物半導體器件的結構及其製造方法的截面示意圖；圖5A至是示出根據第二實施方案的化合物半導體器件的結構及其製造方法的截面示意圖；圖6A至6D是示出根據第三實施方案的化合物半導體器件的結構及其製造方法的截面示意圖；圖7A至7D是示出根據第四實施方案的化合物半導體器件的結構及其製造方法的截面示意圖；圖8A至8D是示出根據第五實施方案的化合物半導體器件的結構及其製造方法的截面示意圖；圖9A至9D是示出根據第六實施方案的化合物半導體器件的結構及其製造方法的截面示意圖；圖IOA至IOD是示出根據第六實施方案的變化方案的化合物半導體器件及其製造方法的截面示意圖；圖IlA至IlD是示出根據第七實施方案的化合物半導體器件的結構及其製造方法的截面示意圖；圖12A至12D是示出根據第七實施方案的變化方案的化合物半導體器件及其製造方法的截面示意圖；圖13A至13D是示出根據第八實施方案的化合物半導體器件的結構及其製造方法的截面示意圖。
具體實施例方式在下文，將參考附圖描述根據實施方案的化合物半導體器件。[第一實施方案]下面將參考圖I和2A至2D描述根據第一實施方案的化合物半導體器件。根據本實施方案的化合物半導體器件是包括柵極絕緣膜的金屬絕緣體半導體(MIS)型電晶體。在此處，將作為實例描述利用氮化物半導體的場效應電晶體，特別是利用氮化鎵的高電子遷移率電晶體(GaN-HEMT)。如圖I所示，這種MIS型GaN-HEMT包括在半絕緣SiC襯底I上的包括i_GaN電子傳輸層2和n-AlGaN電子供給層3的GaN基半導體堆疊結構4。更具體地，這種MIS型GaN-HEMT包括具有AlGaN電子供給層3作為最上層的GaN基半導體堆疊結構4。在圖I中，以虛線示出ニ維電子氣(2DEG)。注意，半絕緣SiC襯底I也稱為半絕緣(SI)-SiC襯底或半導體襯底。GaN基半導體堆疊結構4也稱為氮化物半導體堆疊結構或化合物半導體堆疊結構。i-GaN電子傳輸層2也稱為載流子傳輸層。n-AlGaN電子供給層3也稱為載流子供給層。此外，這種MIS型GaN-HEMT包括在GaN基半導體堆疊結構4上提供的、相互隔開的源電極5和漏電極6。這種MIS型GaN-HEMT還包括在源電極5和漏電極6之間、在GaN基半導體堆疊 結構4上提供的柵電極7。這種MIS型GaN-HEMT還包括在柵電極7和漏電極6之間提供的場板8。在該實施方案中，場板8提供為沿其中電極7和6延伸的方向平行於柵電極7和漏電極6。注意，整個場板8可以不位於柵電極7和漏電極6之間，而是場板8的至少一部分可以位於柵電極7和漏電極6之間。例如，場板8可以延伸到柵電極7上方。此外，例如，場板8可以具有與柵電極7連續的冠形。甚至進一歩地，場板8可以與源電極5連接或可與柵電極7連接。注意，場板8也稱為場板電極。這種MIS型GaN-HEMT還包括在GaN基半導體堆疊結構4上的多個絕緣膜9和10。在該實施方案中，MIS型GaN-HEMT包括在GaN基半導體堆疊結構4和柵電極7之間提供的柵極絕緣膜9和覆蓋表面的保護絕緣膜10作為多個絕緣膜。更具體地，GaN基半導體堆疊結構4的表面覆蓋有其中堆疊兩個絕緣膜9和10的結構(即絕緣膜堆疊結構)。在該實施方案中，柵極絕緣膜9覆蓋GaN基半導體堆疊結構4的表面，並且從柵電極7正下方向源電極5和漏電極6延伸。在該實施方案中，柵極絕緣膜9例如為AlO膜(氧化鋁膜)。因此，柵電極7提供在GaN基半導體堆疊結構4上，柵極絕緣膜9介於其間。保護絕緣膜10覆蓋柵電極7和柵極絕緣膜9的表面，並且從柵電極7上方向源電極5和漏電極6延伸。在該實施方案中，保護絕緣膜10例如為SiN膜(氮化矽膜)。在保護絕緣膜10上提供場板8。更具體地，在GaN基半導體堆疊結構4上方提供場板8，柵極絕緣膜9和保護絕緣膜10介於其間。注意，保護絕緣膜10也稱為鈍化膜。特別地，在這種MIS型GaN-HEMT中，柵電極7或場板8和漏電極6之間的距離增カロ，以進一步提聞耐受:電壓。較長的距離進而傾向於使電流崩塌劣化，導致較高的導通電阻。這是由於在場板8和漏電極6之間延伸的柵極絕緣膜9和保護絕緣膜10，其導致在較高電壓操作期間電子被俘獲在不同絕緣膜之間的界面(結界面)處。為了防止這種現象，在這種MIS型GaN-HEMT中，使多個絕緣膜9和10的界面數目在場板8和漏電極6之間小於在柵電極7附近。注意，「使多個絕緣膜的界面數目較小」涵蓋不存在多個絕緣膜的界面的情形。這種結構可以抑制較高電壓操作期間電子在多個絕緣膜9和10的界面處的俘獲。換言之，可以降低較高電壓操作期間在多個絕緣膜9和10的界面處的俘獲密度。
在該實施方案中，在場板8和漏電極6之間的部分區域中的GaN基半導體堆疊結構4上不提供柵極絕緣膜9，使得保護絕緣膜10與GaN基半導體堆疊結構4接觸。更具體地，在柵電極7附近的GaN基半導體堆疊結構4上提供由柵極絕緣膜9和保護絕緣膜10構成的絕緣膜堆疊結構。與之相比，在場板8和漏電極6之間的部分區域中的GaN基半導體堆疊結構4上只提供保護絕緣膜10。相應地，在柵電極7附近存在絕緣膜的界面，而在場板8和漏電極6之間的部分區域中不存在絕緣膜的界面。如上所述，使多個絕緣膜9和10的界面數目在場板8和漏電極6之間小於在柵電極7附近。在這種結構中，保護絕緣膜10在場板8和漏電極6之間與GaN基半導體堆疊結構4接觸，而保護絕緣膜10在柵電極7附近與柵極絕緣膜9接觸。
在下文，將參考圖2A至2D解釋根據本實施方案的MIS型GaN-HEMT的製造方法。首先，如圖2A所示，在半絕緣導電SiC襯底I上，利用例如金屬有機氣相外延(MOVPE)技術依次沉積i-GaN電子傳輸層2、i_AlGaN間隔物層(未示出)和n-AlGaN電子供給層3,以形成GaN基半導體堆疊結構4。在該實施方案中，i-GaN電子傳輸層2具有約3 U m的厚度。i-AlGaN間隔物層具有約5nm的厚度。例如，n-AlGaN電子供給層3具有約30nm的厚度和約5X IO18CnT3的Si摻雜濃度。注意，i-AlGaN間隔物層是任選的，並且可以在必要的情況下提供。例如，利用原子層沉積(ALD)技術在GaN基半導體堆疊結構4的整個表面上，即在n-AlGaN電子供給層3的整個表面上沉積AlO膜(柵極絕緣膜)9。隨後，利用例如光刻法形成在其中待形成源電極和漏電極的區域(在下文，源電極和漏電極形成區域)中具有各自開ロ的光刻膠掩模(未顯示)。例如，利用乾式或溼式蝕刻等，利用這種光刻膠掩模移除在源電極和漏電極形成區域中的AlO膜9。隨後，例如，利用光刻法以及蒸發和剝離技術，在各源電極和漏電極形成區域中在n-AlGaN電子供給層3上形成由例如Ta/Al製成的源電極5和漏電極6。然後進行退火エ藝以產生源電極5和漏電極6的歐姆特性。接下來，例如，利用光刻法以及蒸發和剝離技術，在柵電極形成區域中在AlO膜上形成由Ni/Au製成的柵電極7。在該實施方案中，為了提高耐受電壓，柵電極7形成為使柵電極7和漏電極6間隔開。隨後，例如，利用光刻法形成在場板形成區域和漏電極6之間的區域(在該實施例中，部分區域)中具有開ロ的光刻膠掩摸。如圖2B所示，然後利用例如溼式或乾式蝕刻等，利用這種光刻膠掩模移除在場板形成區域和漏電極6之間的區域中的AlO膜9。隨後，如圖2C所示，利用例如等離子體化學氣相沉積(CVD)技術，在整個表面上沉積氮化矽(SiN)以形成SiN膜(保護絕緣膜)10。更具體地，形成SiN膜10以覆蓋柵電極
7、A10膜9和GaN基半導體堆疊結構4(即，n-AlGaN電子供給層3)的表面。該步驟利用其中堆疊兩個絕緣膜9和10的絕緣膜堆疊結構覆蓋GaN基半導體堆疊結構4的表面。隨後，如圖2D所示，例如，利用光刻法以及蒸發和剝離技術，在柵電極7和漏電極6之間的SiN膜10上形成場板8。該步驟在GaN基半導體堆疊結構4上方形成場板8，柵極絕緣膜9和保護絕緣膜10介於其間。特別地，在場板8和漏電極6之間的部分區域中的GaN基半導體堆疊結構4上不提供作為柵極絕緣膜的AlO膜9，使得作為保護絕緣膜的SiN膜10與GaN基半導體堆疊結構4接觸。更具體地，在柵電極7附近的GaN基半導體堆疊結構4上提供由AlO膜9和SiN膜10構成的絕緣膜堆疊結構。與之相比，在場板8和漏電極6之間的部分區域中的GaN基半導體堆疊結構4上只提供SiN膜10。相應地，在柵電極7附近存在絕緣膜的界面，而在場板8和漏電極6之間的部分區域中不存在絕緣膜的界面。如上所述，使多個絕緣膜9和10的界面數目在場板8和漏電極6之間小於在柵電極7附近。這種結構可以抑制在較高電壓操作期間電子在多個絕緣膜9和10的界面處的俘獲。在這種結構中，保護絕緣膜10在場板8和漏電極6之間與GaN基半導體堆疊結構4接觸，而保護絕緣膜10在柵電極7附近與柵極絕緣膜9接觸。以上述步驟製造MIS型GaN-HEMT。相應地，由於抑制了較高電壓操作期間電子在多個絕緣膜9和10的界面處的俘獲，所以根據本實施方案的化合物半導體器件可以抑制導致導通電阻增加的電流崩塌的增カロ。更具體地，根據本實施方案的化合物半導體器件提供了提高耐受電壓並同時抑制導通電阻任何増加的優點，由此實現了具有較高的耐受電壓和較低的導通電阻的兩個相互牴觸 特性的化合物半導體器件。具有這類特性的化合物半導體器件優選用於諸如功率開關器件的器件。雖然在上述實施方案中柵極絕緣膜9是AlO膜和保護絕緣膜10是SiN膜，但是用於絕緣膜的材料不限於這些特定材料。例如，可以使用Ta、Ti、Si、Al、Hf或Zr的氧化物、氮化物或氮氧化物用於這些絕緣膜。此外，雖然在上述實施方案中在GaN基半導體堆疊結構4上提供的多個絕緣膜由不同的元素製成，即柵極絕緣膜9是AlO膜和保護絕緣膜10是SiN膜，但是這不是限制性的，它們可以由相同的元素製成。更具體地，甚至當多個絕緣膜由相同的元素形成時，在它們以單獨的步驟形成時限定多個絕緣膜之間的界面，其方式與當絕緣膜由不同的元素形成時的方式類似。相應地，甚至當多個絕緣膜由相同的元素形成時，在多個絕緣膜之間可以限定界面，並且本實施方案可以應用於這種情形。此外，雖然在上述實施方案中保護絕緣膜10在場板8和漏電極6之間的部分區域中與GaN基半導體堆疊結構4接觸，但是這不是限制性的。保護絕緣膜10可以在場板8和漏電極6之間的至少部分區域中與GaN基半導體堆疊結構4接觸。例如，如圖3A所示，保護絕緣膜10可以在場板8和漏電極6之間的整個區域中與GaN基半導體堆疊結構4接觸。換言之，在場板8和漏電極6之間的整個區域中可以不提供柵極絕緣膜9，使得GaN基半導體堆疊結構4的表面只覆蓋有保護絕緣膜10。在這種情況下，柵極絕緣膜9從柵電極7正下方向場板8下方延伸。此外，例如，如圖3B和3C所示，其中保護絕緣膜10與GaN基半導體堆疊結構4接觸的區域，即其中未提供柵極絕緣膜9的區域可以從場板8和漏電極6之間的區域向場板8下方的區域延伸。在這種情況下，可以提供柵極絕緣膜9以從柵電極7正下方向場板下方的中間位置和源電極5延伸，如圖3B所示，或者可以只提供在柵電極7底部正下方，如圖3C所示。而且在這些結構中，保護絕緣膜10在場板8和漏電極6之間與GaN基半導體堆疊結構4接觸，而保護絕緣膜10在柵電極7附近與柵極絕緣膜9接觸。特別地，當在場板8和GaN基半導體堆疊結構4之間只提供單個絕緣膜10時，場板8接近於GaN基半導體堆疊結構4的表面，如圖3C所示。改善了減輕在柵電極7端部上施加的電場強度的有益效果，其進一步提聞耐受:電壓。此外，可以提供多個保護絕緣膜作為覆蓋表面的保護絕緣膜，以進ー步提高耐受電壓。例如，如圖4D所示，可以提供兩個絕緣膜，即覆蓋柵電極7頂面和側面的AlO膜11、以及覆蓋AlO膜11和GaN基半導體堆疊結構4的表面的SiN膜10作為多個保護絕緣膜。在這種情況下，可以只在柵電極7正下方和柵電極7附近(周邊)提供AlO膜9作為柵極絕緣膜。可以如下製造如上所述構建的MIS型GaN-HEMT。首先，以與上述實施方案類似的方式，如圖4A所示，在半絕緣導電SiC襯底I上方形成包括i-GaN電子傳輸層2和n-AlGaN電子供給層3的GaN基半導體堆疊結構4之後，在整個表面上形成AlO膜(柵極絕緣膜)9。隨後，以與上述第一實施方案類似的方式，形成源電極5、漏電極6和柵電極7，如圖4B所示。接下來，利用例如ALD技術，在整個表面上形成AlO膜(保護絕緣膜)11。更具體地，形成AlO膜11以覆蓋在柵電極7和GaN基半導體堆疊結構4之間的用作柵極絕緣膜的AlO膜9以及柵電極7的表面。隨後，利用例如光刻法形成在除柵電極7附近之外的整個區域中具有開ロ的光刻膠掩模(未示出)。如圖4C所示，然後利用例如溼式或乾式蝕刻，利用例如這種光刻膠掩模移除在除柵電極7附近之外的整個區域中的AlO膜9和11。隨後，以與上述實施方案類似的方式，如圖4D所示，在整個表面上形成SiN膜10 (保護絕緣膜)。更具體地，形成SiN膜10以覆蓋(覆蓋柵電極7的表面的)AlO膜11和GaN基半導體堆疊結構4(即，n-AlGaN電子供給層3)的表面。在該步驟中，兩個保護絕緣膜10和11形成為覆蓋表面的保護絕緣膜。隨後，以與上述實施方案類似的方式，在柵電極7和漏電極6之間在SiN膜10上形成場板8。該步驟在GaN基半導體堆疊結構4上方形成場板8，SiN膜10介於其間。在這種情況下，在場板8和漏電極6之間的區域(在該實施例中為整個區域)中的GaN基半導體堆疊結構4上不提供AlO膜9作為柵極絕緣膜，使得作為兩個保護絕緣膜的上部保護絕緣膜的SiN膜10與GaN基半導體堆疊結構4接觸。與之相比，作為兩個保護絕緣膜的下部保護絕緣膜的AlO膜11和作為上部保護絕緣膜的SiN膜10在柵電極7附近與作為柵極絕緣膜的AlO膜9接觸。更具體地，在柵電極7附近的GaN基半導體堆疊結構4上提供絕緣膜堆疊結構。與之相比，在場板8和漏電極6之間的區域中的GaN基半導體堆疊結構4上只提供保護絕緣膜10。相應地，在柵電極7的附近存在絕緣膜的界面，而在場板8和漏電極6之間的區域中不存在絕緣膜的界面。如上所述，使得多個絕緣膜9、10和11的界面數目在場板8和漏電極6之間小於在柵電極7附近。這種結構可以抑制較高電壓操作期間電子在多個絕緣膜9、10和11的界面處的俘獲。在這種結構中，兩個保護絕緣膜中的上部保護絕緣膜10在場板8和漏電極6之間與GaN基半導體堆疊結構4接觸，而上部保護絕緣膜10在柵電極7附近與柵極絕緣膜9接觸。可以以上述步驟製造如上所述構建的MIS型GaN-HEMT。[第二實施方案]將參考圖5A至描述根據第二實施方案的化合物半導體器件。根據本實施方案的化合物半導體器件與上述第一實施方案(見圖I)的不同之處、在於提供多個保護絕緣膜作為覆蓋表面的保護絕緣膜。更具體地，如圖所示，這種MIS型GaN-HEMT包括多個保護絕緣膜10_12作為覆蓋表面的保護絕緣膜。在該實施方案中，作為多個保護絕緣膜，提供三個絕緣膜，即AlO膜11、類金剛石碳(DLC)膜12和SiN膜10。更具體地，作為保護絕緣膜的AlO膜11、DLC膜12和SiN膜10堆疊在作為柵極絕緣膜的AlO膜9上。這種結構可以提高耐受電壓。特別地，由於保護絕緣膜包括DLC膜12，所以可以進一歩提高耐受電壓(絕緣耐受電壓)。為了該目的，利用其中堆疊四個絕緣膜9-12的結構(即絕緣膜堆疊結構)覆蓋GaN基半導體堆疊結構4的表面。注意，DLC膜12也稱為非晶碳膜或包含碳作為主要組分的非晶膜。在圖5A至中，與上述第一實施方案(見圖I)中相同的要素用相同的附圖標記表示。在該實施方案中，三個保護絕緣膜的下部AlO膜11覆蓋柵電極7的頂面和側面、以及作為柵極絕緣膜的AlO膜9的表面。三個保護絕緣膜的中間DLC膜12覆蓋下部AlO膜11的表面。三個保護絕緣膜的上部SiN膜10覆蓋中間DLC膜12和GaN基半導體堆疊結構4的表面。此外，在這種MIS型GaN-HEMT中，在三個保護絕緣膜的上部SiN膜10上提供場板
8。更具體地，在GaN基半導體堆疊結構4上方提供場板8，柵極絕緣膜9和三個保護絕緣膜10-12介於其間。此外，在這種MIS型GaN-HEMT中，在場板8和漏電極6之間的部分區域中的GaN基半導體堆疊結構4上方不提供作為柵極絕緣膜的AlO膜9以及三個保護絕緣膜的中間DLC膜12和下部AlO膜11，使得三個保護絕緣膜的上部SiN膜10與GaN基半導體堆疊結構4接觸。更具體地，在柵電極7附近的GaN基半導體堆疊結構4上提供由柵極絕緣膜9和三個保護絕緣膜10-12構成的絕緣膜堆疊結構。與之相比，在場板8和漏電極6之間的部分區域中的GaN基半導體堆疊結構4上只提供三個保護絕緣膜的上部SiN膜10。相應地，在柵電極7的附近存在絕緣膜的界面，而在場板8和漏電極6之間的區域中不存在絕緣膜的界面。如上所述，使得多個絕緣膜9-12的界面數目在場板8和漏電極6之間小於在柵電極7附近。注意，「使多個絕緣膜的界面數目較小」涵蓋不存在多個絕緣膜的界面的情形。這種結構可以抑制較高電壓操作期間電子在多個絕緣膜9-12的界面處的俘獲。換言之，可以降低較高電壓操作期間在多個絕緣膜9-12的界面處的俘獲密度。在這種情況下，多個絕緣膜的上部SiN膜10在場板8和漏電極6之間與GaN基半導體堆疊結構4接觸，而多個絕緣膜的最下側AlO膜11在柵電極7附近與柵極絕緣膜9接觸。接下來，將描述根據本實施方案的MIS型GaN-HEMT的製造方法。首先，以與上述第一實施方案類似的方式，如圖5A所示，在半絕緣SiC襯底I上方形成包括i-GaN電子傳輸層2和n-AlGaN電子供給層3的GaN基半導體堆疊結構4之後，在整個表面上形成AlO膜(柵極絕緣膜)9。隨後，以與上述第一實施方案類 似的方式，形成源電極5、漏電極6和柵電極7。接下來，如圖5B所示，利用例如ALD技術在整個表面上形成AlO膜(保護絕緣膜)11。更具體地，形成AlO膜11以覆蓋柵電極7和GaN基半導體堆疊結構4之間用作柵極絕緣膜的AlO膜9、以及柵電極7的表面。接下來，利用例如過濾陰極電弧(FCA)技術在整個表面上形成DLC膜(保護絕緣膜)12。更具體地，形成DLC膜12以覆蓋AlO膜11的表面作為保護絕緣膜。隨後，利用例如光刻法形成在場板形成區域和漏電極6之間的區域(在該實施例中為部分區域)中具有開ロ的光刻膠掩模(未示出)。如圖5C所示，然後利用例如溼式或乾式蝕刻或離子減薄，利用例如這種光刻膠掩模移除在場板形成區和漏電極6之間的區域中的DLC膜12以及AlO膜11和9。隨後，以與上述第一實施方案類似的方式，如圖所示，利用例如等離子體CVD技術在整個表面上形成SiN膜(保護絕緣膜)10。更具體地，形成SiN膜10以覆蓋DLC膜和GaN基半導體堆疊結構4(即，n-AlGaN電子供給層3)的表面。該步驟利用其中堆疊四個絕緣膜9-12的絕緣膜堆疊結構覆蓋GaN基半導體堆疊結構4的表面。隨後，以與上述第一實施方案類似的方式，例如利用光刻法以及蒸發和剝離技木， 在柵電極7和漏電極6之間的SiN膜10上形成場板8。該步驟在GaN基半導體堆疊結構4上方形成場板8，柵極絕緣膜9和三個保護絕緣膜10-12介於其間。MIS型GaN-HEMT可以以上述步驟來製造。其它細節與上述第一實施方案類似，因此省略其說明。相應地，由於抑制了較高電壓操作期間電子在多個絕緣膜9-12的界面處的俘獲，所以根據本實施方案的化合物半導體器件可以抑制導致導通電阻增加的電流崩塌的增加。更具體地，根據本實施方案的化合物半導體器件提供了提高耐受電壓並同時抑制導通電阻増加的優點，由此實現了具有較高耐受電壓和較低導通電阻的兩個相互牴觸特性的化合物半導體器件。注意，上述第一實施方案的變化方案可以應用於上述這種實施方案。雖然在上述實施方案中柵極絕緣膜9是AlO膜，下部保護絕緣膜11是AlO膜並且上部保護絕緣膜10是SiN膜，但是用於絕緣膜的材料不限於這些特定材料。例如，可以使用Ta、Ti、Si、Al、Hf或Zr的氧化物、氮化物或氮氧化物用於這些絕緣膜。此外，雖然在上述實施方案中，絕緣膜由不同的元素製成，即柵極絕緣膜9是AlO膜，下部保護絕緣膜11是AlO膜，上部保護絕緣膜10是SiN膜，但是這不是限制性的，它們可由相同的元素製成。此外，雖然在上述實施方案中保護絕緣膜10在場板8和漏電極6之間的部分區域中與GaN基半導體堆疊結構4接觸，但是這不是限制性的。保護絕緣膜10可以在場板8和漏電極6之間的至少部分區域中與GaN基半導體堆疊結構4接觸。更具體地，例如，保護絕緣膜10可以在場板8和漏電極6之間的整個區域中與GaN基半導體堆疊結構4接觸。此夕卜，例如，其中保護絕緣膜10與GaN基半導體堆疊結構4接觸的區域，即其中不提供柵極絕緣膜9的區域，可以從場板8和漏電極6之間的區域向場板8下方的區域延伸。此外，例如，多個保護絕緣膜中最下側的保護絕緣膜或最下側的和中間的保護絕緣膜可以提供為只覆蓋柵電極7的頂面和側面，而柵極絕緣膜可只在柵電極7正下方和在柵電極7附近提供。[第三實施方案]將參考圖6A至6D描述根據第三實施方案的化合物半導體器件。根據本實施方案的化合物半導體器件與上述第二實施方案(見圖5A至OT)的不同之處在於多個保護絕緣膜的最上側的保護絕緣膜10在場板8和漏電極6之間與柵極絕緣膜9接觸，如圖6D所示。圖6A至6D中與上述第二實施方案(見圖5A至OT)中相同的要素用相同的附圖標記表示。此外，在這種MIS型GaN-HEMT中，在場板8和漏電極6之間的部分區域中的GaN基半導體堆疊結構4上方不提供三個保護絕緣膜的中間DLC膜12和下部AlO膜11，使得三個保護絕緣膜的上部SiN膜10接觸作為柵極絕緣膜的AlO膜9的表面。更具體地，在柵電極7附近的GaN基半導體堆疊結構4上提供由柵極絕緣膜9和三個保護絕緣膜10-12構成的絕緣膜堆疊結構。與之相比，在場板8和漏電極6之間的部分區域中的GaN基半導體堆疊結構4上只提供作為柵極絕緣膜的AlO膜9和三個保護絕緣膜的上部SiN膜10。結果，使得多個絕緣膜9-12的界面數目在場板8和漏電極6之間小於在柵電極7附近。這種結構可以抑制較高電壓操作期間電子在多個絕緣膜9-12的界面處的俘獲。在這種情況下，多個保護絕緣膜的最上側的SiN膜10在場板8和漏電極6之間與柵極絕緣膜9接觸，而多個絕緣膜的最下側AlO膜11在柵電極7附近與柵極絕緣膜9接觸。接下來，將描述根據本實施方案的MIS型GaN-HEMT的製造方法。
首先，以與上述第二實施方案類似的方式，如圖6A所示，在半絕緣SiC襯底I上方形成包括i-GaN電子傳輸層2和n-AlGaN電子供給層3的GaN基半導體堆疊結構4之後，在整個表面上形成AlO膜(柵極絕緣膜)9。隨後，以與上述第二實施方案類似的方式，形成源電極5、漏電極6和柵電極7。接下來，以與上述第二實施方案類似的方式，如圖6B所示，形成AlO膜(保護絕緣膜)11和DLC膜(保護絕緣膜)12。隨後，利用例如光刻法形成在場板形成區域和漏電極6之間的區域(在該實施例中為部分區域)中具有開ロ的光刻膠掩模(未示出)。如圖6C所示，然後利用例如溼式或乾式蝕刻或離子減薄等，利用例如這種光刻膠掩模移除在場板形成區域和漏電極6之間的區域中的DLC膜12和AlO膜11。在該步驟中，由於在該實施方案中保留了覆蓋GaN基半導體堆疊結構4的表面的作為柵極絕緣膜的AlO膜9，所以保護GaN基半導體堆疊結構4免受任何損傷。雖然在該實施例中在厚度方向上保留作為柵極絕緣膜的整個AlO膜9，但是這不是限制性的。例如，可以在厚度方向上移除AlO膜9的一部分。隨後，以與上述第二實施方案類似的方式，如圖6D所示，形成SiN膜(保護絕緣膜)10。更具體地，形成SiN膜10以覆蓋DLC膜12和作為柵極絕緣膜的AlO膜9的表面。該步驟利用其中堆疊四個絕緣膜9-12的絕緣膜堆疊結構覆蓋GaN基半導體堆疊結構4的表面。隨後，以與上述第二實施方案類似的方式，在柵電極7和漏電極6之間的SiN膜10上形成場板8。該步驟在GaN基半導體堆疊結構4上方形成場板8，柵極絕緣膜9和三個保護絕緣膜10-12介於其間。MIS型GaN-HEMT可以以上述步驟來製造。其它細節與上述第二實施方案類似，因此省略其說明。相應地，由於抑制了較高電壓操作期間電子在多個絕緣膜9-12的界面處的俘獲，所以根據本實施方案的化合物半導體器件可以抑制導致導通電阻增加的電流崩塌的增加。更具體地，根據本實施方案的化合物半導體器件提供了提高耐受電壓並同時抑制導通電阻増加的優點，由此實現了具有較高耐受電壓和較低導通電阻的兩個相互牴觸特性的化合物半導體器件。注意，上述第一實施方案的變化方案可以應用於上述這種實施方案，與上述第二實施方案類似。[第四實施方案]將參考圖7A至7D描述根據第四實施方案的化合物半導體器件。根據本實施方案的化合物半導體器件與上述第一實施方案(見圖I)的不同之處在於在柵電極7和氮化物半導體堆疊結構4之間的用作柵極絕緣膜的AlO膜9上提供場板8,如圖7D所不。在圖7A至7D中，與上述第一實施方案(見圖I)中相同的要素用相同的附圖標記表示。更具體地，在這種MIS型GaN-HEMT中，在作為柵極絕緣膜的AlO膜9上提供柵電極 7和場板8。柵電極7、場板8、柵極絕緣膜9和GaN基半導體堆疊結構4的表面覆蓋有SiN膜10作為保護絕緣膜。因此，在GaN基半導體堆疊結構4上方提供場板8，柵極絕緣膜9介於其間。在這種結構中，由於在場板8和GaN基半導體堆疊結構4之間只提供單個絕緣膜9，所以場板8接近於GaN的半導體堆疊結構4的表面。改善了減輕柵電極7端部上施加的電場強度的有利效果，其進ー步提高耐受電壓。接下來，將描述根據本實施方案的MIS型GaN-HEMT的製造方法。首先，以與上述第一實施方案類似的方式，如圖7A所示，在半絕緣SiC襯底I上方形成包括i-GaN電子傳輸層2和n-AlGaN電子供給層3的GaN基半導體堆疊結構4之後，在整個表面上形成AlO膜(柵極絕緣膜)9。隨後，以與上述第一實施方案類似的方式，形成源電極5和漏電極6。接下來，例如，利用光刻法以及蒸發和剝離技術在柵電極形成區域中在AlO膜9上形成由Ni/Au製成的柵電極7。隨後，如圖7B所示，利用利用光刻法以及蒸發和剝離技木，在柵電極7和漏電極6之間的AlO膜9上形成場板8。該步驟在GaN基半導體堆疊結構4上方形成柵電極7和場板8，柵極絕緣膜9介於其間。注意，步驟數可以通過同時形成柵電極7和場板8來減少，這使得製造エ藝簡化。在這種情況下，柵電極7和場板8由相同的材料製成並具有相同的結構。隨後，以與上述第一實施方案類似的方式，利用例如光刻法形成在場板8和漏電極6之間的區域(在該實施例中為部分區域)中具有開ロ的光刻膠掩模(未示出)。如圖7C所示，然後利用例如溼式或乾式蝕刻等，利用例如這種光刻膠掩模移除在場板8和漏電極6之間的AlO膜9。隨後，以與上述第一實施方案類似的方式，如圖7D所示，在整個表面上形成SiN膜(保護絕緣膜)10。更具體地，形成SiN膜10以覆蓋場板8、柵電極7、A10膜9和GaN基半導體堆疊結構4(即，n-AlGaN電子供給層3)的表面。MIS型GaN-HEMT可以以上述步驟來製造。在這種情況下，在場板8和漏電極6之間的部分區域中的GaN基半導體堆疊結構4上不提供作為柵極絕緣膜的AlO膜9，使得作為保護絕緣膜的SiN膜10與GaN基半導體堆疊結構4接觸。更具體地，在柵電極7附近的GaN基半導體堆疊結構4上提供由AlO膜9和SiN膜10構成的絕緣膜堆疊結構。與之相比,在場板8和漏電極6之間的部分區域中在GaN基半導體堆疊結構4上只提供SiN膜10。相應地，在柵電極7附近存在絕緣膜的界面，而在場板8和漏電極6之間的部分區域中不存在絕緣膜的界面。如上所述，使多個絕緣膜9和10的界面數目在場板8和漏電極6之間小於在柵電極7附近。這種結構可以抑制較高電壓操作期間電子在多個絕緣膜9和10的界面處的俘獲。在這種結構中，保護絕緣膜10在場板8和漏電極6之間與GaN基半導體堆疊結構4接觸，而保護絕緣膜10在柵電極7附近與柵極絕緣膜9接觸。其它細節與上述第一實施方案類似，因此省略其說明。相應地，由於抑制了 較高電壓操作期間電子在多個絕緣膜9和10的界面處的俘獲，所以根據本實施方案的化合物半導體器件可以抑制導致導通電阻增加的電流崩塌的增カロ。更具體地，根據本實施方案的化合物半導體器件提供了提高耐受電壓並同時抑制導通電阻增加的優點，由此實現了具有較高耐受電壓和較低導通電阻的兩個相互牴觸特性的化合物半導體器件。注意，上述第一實施方案的變化方案可以應用於上述這種實施方案。S卩，雖然在上述實施方案中柵極絕緣膜9是AlO膜和保護絕緣膜10是SiN膜，但是用於絕緣膜的材料不限於這些特定材料。例如，可以使用Ta、Ti、Si、Al、Hf或Zr的氧化物、氮化物或氮氧化物用於這些絕緣膜。 此外，雖然在上述實施方案中，在GaN基半導體堆疊結構4上提供的多個絕緣膜由不同的元素製成，即柵極絕緣膜9是AlO膜和保護絕緣膜10是SiN膜，但是這不是限制性的，它們可由相同的元素製成。此外，雖然在上述實施方案中保護絕緣膜10在場板8和漏電極6之間的部分區域中與GaN基半導體堆疊結構4接觸，但是這不是限制性的。保護絕緣膜10可以在場板8和漏電極6之間的至少部分區域中與GaN基半導體堆疊結構4接觸。例如，保護絕緣膜10可以在場板8和漏電極6之間的整個區域中與GaN基半導體堆疊結構4接觸。此外，例如，可以提供多個保護絕緣層。在這種情況下，多個保護絕緣膜的除最上側的保護絕緣膜之外的至少ー個保護絕緣膜可以提供為只覆蓋柵電極7的頂面和側面，而柵極絕緣膜可以只在柵電極7正下方和柵電極7附近提供。注意，已經描述了上述實施方案作為上述第一實施方案的變化方案，但這不是限制性的，其可以構造為上述第二或第三實施方案的變化方案。第五實施方案將參考圖8A至8D描述根據第五實施方案的化合物半導體器件。根據本實施方案的化合物半導體器件與上述第一實施方案(見圖I)的不同之處在於提供柵極凹陷13，如圖8D所示。在圖8A至8D中，與上述第一實施方案(見圖I)中相同的要素用相同的附圖標記表示。更具體地，在這種MIS型GaN-HEMT中，在柵電極7正下方的GaN基半導體堆疊結構4(在該實施方案中為n-AlGaN電子供給層3)中限定柵極凹陷(凹陷結構)13。這種結構有助於增加閾值電壓。接下來，將描述根據本實施方案的MIS型GaN-HEMT的製造方法。首先，以與上述第一實施方案類似的方式，如圖8A所示，在半絕緣SiC襯底I上方形成包括i-GaN電子傳輸層2和n-AlGaN電子供給層3的GaN基半導體堆疊結構4。隨後，利用例如光刻法形成在其中待形成柵極凹陷的區域(在下文，柵極凹陷形成區域)中具有開ロ的光刻膠掩模(未示出)。例如，利用氯基氣體，利用乾式蝕刻，使用這種光刻膠掩模移除柵極凹陷形成區域中的n-AlGaN電子供給層3的一部分，以形成柵極凹陷13。注意，雖然在該實施方案中在厚度方向上移除了 n-AlGaN電子供給層3的一部分，但是這不是限制性的，可以在厚度方向上移除整個n-AlGaN電子供給層3。接下來，以與上述第一實施方案類似的方式，如圖SB所示，在整個表面上形成AlO膜(柵極絕緣膜)9之後，形成源電極5、漏電極6和柵電極7。隨後，以與上述第一實施方案類似的方式，如圖SC所示，移除場板形成區域和漏電極6之間的區域(在該實施例中，部分區域)中的AlO膜9。
此後，以與上述第一實施方案類似的方式，如圖8D所示，在整個表面上形成SiN膜(保護絕緣膜)10之後，在柵電極7和漏電極6之間的SiN膜10上形成場板8。MIS型GaN-HEMT可以以上述步驟來製造。其它細節與上述第一實施方案類似，因此省略其說明。相應地，由於抑制了較高電壓操作期間電子在多個絕緣膜9和10的界面處的俘獲，所以根據本實施方案的化合物半導體器件可以抑制導致導通電阻增加的電流崩塌的增カロ。更具體地，根據本實施方案的化合物半導體器件提供了提高耐受電壓並同時抑制導通電阻增加的優點，由此實現了具有較高耐受電壓和較低導通電阻的兩個相互牴觸特性的化合物半導體器件。注意，上述第一實施方案的變化方案可以應用於上述這種實施方案。S卩，雖然在上述實施方案中柵極絕緣膜9是AlO膜和保護絕緣膜10是SiN膜，但是用於絕緣膜的材料不限於這些特定材料。例如，可以使用Ta、Ti、Si、Al、Hf或Zr的氧化物、氮化物或氮氧化物用於這些絕緣膜。此外，雖然在上述實施方案中，在GaN基半導體堆疊結構4上提供的多個絕緣膜由不同的元素製成，即柵極絕緣膜9是AlO膜且保護絕緣膜10是SiN膜，但是這不是限制性的，它們可由相同的元素製成。此外，雖然在上述實施方案中保護絕緣膜10在場板8和漏電極6之間的部分區域中與GaN基半導體堆疊結構4接觸，但是這不是限制性的。保護絕緣膜10可以在場板8和漏電極6之間的至少部分區域中與GaN基半導體堆疊結構4接觸。更具體地，例如，保護絕緣膜10可以在場板8和漏電極6之間的整個區域中與GaN基半導體堆疊結構4接觸。此夕卜，例如，其中保護絕緣膜10與GaN基半導體堆疊結構4接觸的區域，即其中不提供柵極絕緣膜9的區域可以從場板8和漏電極6之間的區域向場板8下方的區域延伸。此外，例如，可以提供多個保護絕緣層。在這種情況下，多個保護絕緣膜的除最上側的保護絕緣膜之外的至少ー個保護絕緣膜可以提供為只覆蓋柵電極7的頂面和側面，而柵極絕緣膜可以只在柵電極7正下方和柵電極7附近提供。注意，已經作為上述第一實施方案的變化方案描述了上述實施方案，但是這不是限制性的，其可以構造為上述第二、第三或第四實施方案的變化方案。[第六實施方案]將參考圖9A至9D描述根據第六實施方案的化合物半導體器件。根據本實施方案的化合物半導體器件與上述第一實施方案(見圖I)的不同之處在於GaN基半導體堆疊結構4包括蓋層14，如圖9D所示。在圖9A至9D中，與上述第一實施方案(見圖I)中相同的要素用相同的附圖標記表示。更具體地，在這種MIS型GaN-HEMT中，GaN基半導體堆疊結構4還包括蓋層14。在該實施方案中，蓋層14與電子供給層(載流子供給層)3的頂面接觸，並且是其晶格常數大於電子供給層3的半導體層。蓋層14製成為在場板8和漏電極6之間薄於在柵電極7附近處。注意，「蓋層製成為較薄」涵蓋其中蓋層14的厚度為零的情形，換言之，不存在蓋層14。蓋層14也稱為半導體保護層。在該實施方案中，在GaN基半導體堆疊結構4中的最上側的n_AlGaN電子供給層3上提供單個n-GaN蓋層14A作為蓋層14。移除在場板8和漏電極6之間的部分區域中的n-GaN 蓋層 14A。如上所述，在這種MIS型GaN-HEMT中，GaN基半導體堆疊結構4包括場板8和漏 電極6之間的凹陷結構。通過移除在場板8和漏電極6之間的區域中的晶格常數大於n-AlGaN電子供給層3的n-GaN蓋層14A，如上所述，該區域中2DEG的濃度，即載流子濃度可以增加。這有助於進ー步抑制電流崩塌現象。更具體地，在存在n-GaN蓋層14A的情況下，由於壓電極化，在固定負電荷的影響下使得能帶升高，並且n-GaN蓋層14A正下方的2DEG的濃度，即載流子濃度降低。另一方面，與在半導體表面等中俘獲的電子濃度相比，2DEG的濃度越高，則可以更有效地抑制由電子俘獲引起的電流崩塌現象。由於上述原因，通過移除場板8和漏電極6之間的區域中的n-GaN蓋層14A，通過增加該區域中2DEG的濃度而進ー步抑制電流崩塌現象。在該實施方案中，在場板8和漏電極6之間的部分區域中不提供n-GaN蓋層14A和柵極絕緣膜9，使得保護絕緣膜10與在GaN基半導體堆疊結構4表面處暴露的n-AlGaN電子供給層3接觸。更具體地，在柵電極7附近的GaN基半導體堆疊結構4的表面處暴露的n-GaN蓋層14A上提供由柵極絕緣膜9和保護絕緣膜10構成的絕緣膜堆疊結構。與之相比，在場板8和漏電極6之間的部分區域中的GaN基半導體堆疊結構4的表面處暴露的n-AlGaN電子供給層3上只提供保護絕緣膜10。相應地，在柵電極7附近存在絕緣膜的界面，而在場板8和漏電極6之間的部分區域中不存在絕緣膜的界面。如上所述，使多個絕緣膜9和10的界面數目在場板8和漏電極6之間小於在柵電極7附近。在這種結構中，保護絕緣膜10在場板8和漏電極6之間與GaN基半導體堆疊結構4接觸，而保護絕緣膜10在柵電極7附近與柵極絕緣膜9接觸。接下來，將描述根據本實施方案的MIS型GaN-HEMT的製造方法。首先，以與上述第一實施方案類似的方式，如圖9A所示，在半絕緣SiC襯底I上，利用例如MOVPE技術依次沉積i-GaN電子傳輸層2和i_AlGaN間隔物層(未示出)和n-AlGaN電子供給層3。此後，在n-AlGaN電子供給層3上進ー步沉積n_GaN蓋層14A(14)以形成GaN基半導體堆疊結構4。n-GaN蓋層14A具有約IOnm的厚度和約5X IO18CnT3的Si摻雜濃度。在上述步驟中，在半絕緣SiC襯底I上方形成包括i-GaN電子傳輸層2、n-AlGaN電子供給層3和n-GaN蓋層14A的GaN基半導體堆疊結構4。接下來，以與上述第一實施方案類似的方式，在整個表面上形成AlO膜(柵極絕緣膜)9。隨後，以與上述第一實施方案類似的方式，形成在其中待形成源電極和漏電極的區域(在下文，源電極和漏電極形成區域)中具有各個開ロ的光刻膠掩模(未示出)。然後，採用溼式蝕刻或利用例如氟基或氯基氣體的乾式蝕刻等，利用這種光刻膠掩模移除在源電極和漏電極形成區域中的AlO膜9和n-GaN蓋層14A。雖然在該實施方案中在厚度方向上整個移除n-GaN蓋層14A，但是這不是限制性的。例如，可以在厚度方向上移除n-GaN蓋層14A的一部分，或者除了在厚度方向上整個移除n_GaN蓋層14A以外，可以在厚度方向上移除n-AlGaN電子供給層3的一部分。隨後，以與上述第一實施方案類似的方式，形成源電極5、漏電極6和柵電極7。隨後，以與上述第一實施方案類似的方式，例如，形成在場板形成區域和漏電極之間的區域(在該實施例中，部分區域)中具有開ロ的光刻膠掩模(未示出)。然後，如圖9B和9C所示，採用溼式蝕刻或利用例如氟基或氯基氣體的乾式蝕刻等，利用這種光刻膠掩模移除場板形成區域和漏電極6中的AlO膜9和n-GaN蓋層14A。雖然在該實施方案中在厚度方向上整個移除n-GaN蓋層14A，但是這不是限制性的。例如，可以在厚度方向上移除n-GaN蓋層14A的一部分，或者除了在厚度方向上整個移除n_GaN蓋層14A之外，可以在厚度方向上移除n-AlGaN電子供給層3的一部分。此後，以與上述第一實施方案類似的方式，如圖9D所示，在整個表面上形成SiN膜(保護絕緣膜)10之後，在柵電極7和漏電極6之間的SiN膜10上形成場板8。MIS型GaN-HEMT可以以上述步驟來製造。其它細節與上述第一實施方案類似，因此省略其說明。相應地，由於抑制了較高電壓操作期間電子在多個絕緣膜9和10的界面處的電子俘獲，所以根據本實施方案的化合物半導體器件可以抑制導致導通電阻增加的電流崩塌的増加。更具體地，根據本實施方案的化合物半導體器件提供了提高耐受電壓並同時抑制導通電阻增加的優點，由此實現了具有較高耐受電壓和較低導通電阻的兩個相互牴觸特性的化合物半導體器件。注意，上述第一實施方案的變化方案可以應用於上述這種實施方案。S卩，雖然在上述實施方案中柵極絕緣膜9是AlO膜和保護絕緣膜10是SiN膜，但是用於絕緣膜的材料不限於這些特定材料。例如，可以使用Ta、Ti、Si、Al、Hf或Zr的氧化物、氮化物或氮氧化物用於這些絕緣膜。此外，雖然在上述實施方案中，在GaN基半導體堆疊結構4上提供的多個絕緣膜由不同的元素製成，即柵極絕緣膜9是AlO膜和保護絕緣膜10是SiN膜，但是這不是限制性的，它們可由相同的元素製成。此外，雖然在上述實施方案中在場板8和漏電極6之間的部分區域中移除n-GaN蓋層14A，使得保護絕緣膜10接觸GaN基半導體堆疊結構4的表面，即n-AlGaN電子供給層3的表面，但是這不是限制性的。可以在場板8和漏電極6之間的至少一部分區域中移除n-GaN蓋層14A，使得保護絕緣膜10與GaN基半導體堆疊結構4的表面接觸。例如，可以在場板8和漏電極6之間的整個區域中移除n-GaN蓋層14A，使得保護絕緣膜10與GaN基半導體堆疊結構4的表面接觸。更具體地，在場板8和漏電極6之間的整個區域中可以不提供n-GaN蓋層14A，使得GaN基半導體堆疊結構4的表面只覆蓋有保、護絕緣膜10。此外，例如，其中保護絕緣膜10與GaN基半導體堆疊結構4接觸的區域，即其中不提供n-GaN蓋層14A和柵極絕緣膜9的區域，可以從場板8和漏電極6之間的區域向場板8下方的區域延伸。此外，例如，可以提供多個保護絕緣膜。在這種情況下，多個保護絕緣膜中除最上側的保護絕緣膜之外的至少ー個保護絕緣膜可以提供為只覆蓋柵電極7的頂面和側面，而柵極絕緣膜可以只提供在柵電極7正下方和柵電極7附近。在這種情況下，n-GaN蓋層14A可以只在柵電極7正下方和柵電極7附近提供，或者可以在場板8和漏電極6之間的至少部分區域中移除。此外，雖然在上述實施方案中提供單個n-GaN蓋層14A作為蓋層14並且蓋層14(14A)製成為在場板8和漏電極6之間薄於在柵電極附近，但是這不是限制性的。例如，可以提供其中堆疊GaN基半導體層的多層結構的蓋層14，並且蓋層14製成為在場板8和漏電極6之間薄於在柵電極7附近。例如，如圖IOD所示，可以提供具有三層結構(其中n-GaN蓋層14B、i_AlN蓋層14C和n-GaN蓋層14D依次堆疊)的蓋層作為蓋層，並且蓋層14製成為在場板8和漏電極6之間薄於在柵電極7附近。在這種情況下，在GaN基半導體堆疊結構4中最上側的n_AlGaN電子供給層3上提供具有三層結構(其中堆疊n-GaN蓋層14B、i-AIN蓋層14C和n_GaN蓋層14D)的蓋層14作為蓋層。在場板8和漏電極6之間的部分區域中移除上部n-GaN蓋層14D。此外，由於在該實施例中上部蓋層是GaN層和中間蓋層是AlN層，所以上部蓋層的半導體材料的晶格常數大於中間蓋層的半導體材料的晶格常數。更具體地，如下文所述，使場板8和漏電極6之間的部分區域中待移除的上部蓋層的晶格常數大於待保留的中間蓋層的晶格常數。注意，中間蓋層即i-AIN蓋層14C也稱為第一半導體層，而上部蓋層即n-GaN蓋層14D也稱為第二半導體層。此外，蓋層可以包括第一半導體層和接觸第一半導體層頂面的第二半導體層，並且第二半導體層的晶格常數可以大於第一半導體層的晶格常數。通過移除在場板8和漏電極6之間的區域中的晶格常數大於中間i-AIN蓋層14C的晶格常數的上部n-GaN蓋層14D，如上所述，在該區域處ニ維氣體(2DEG)的濃度，即載流子濃度可以增加。這有助於進一歩抑制電流崩塌現象。更具體地，在上部n-GaN蓋層14D的存在下，由於壓電極化，所以在固定負電荷的影響下使得能帶升高，n-GaN蓋層14D正下方的2DEG的濃度，即載流子濃度降低。另一方面，與半導體表面等中俘獲的電子濃度相比，2DEG的濃度越高，則可以更有效地抑制由電子俘獲引起的電流崩塌現象。由於上述原因，通過移除場板8和漏電極6之間的區域中的n-GaN蓋層14D，通過增加該區域中2DEG的濃度而進ー步抑制電流崩塌現象。在情況下，在場板8和漏電極6之間的部分區域中不提供n-GaN蓋層14D和柵極絕緣膜9，使得保護絕緣膜10與在GaN基半導體堆疊結構4表面處暴露的i_AlN蓋層14C接觸。更具體地，在柵電極7附近的GaN基半導體堆疊結構4的表面處暴露的n-GaN蓋層14D上提供由柵極絕緣膜9和保護絕緣膜10構成的絕緣膜堆疊結構。與之相比，在場板8 和漏電極6之間的部分區域中的GaN基半導體堆疊結構4的表面處暴露的i-AIN蓋層14C上只提供保護絕緣膜10。相應地，在柵電極7附近存在絕緣膜的界面，而在場板8和漏電極6之間的部分區域中不存在絕緣膜的界面。如上所述，使多個絕緣膜9和10的界面數目在場板8和漏電極6之間小於在柵電極7附近。在這種結構中，保護絕緣膜10在場板8和漏電極6之間與GaN基半導體堆疊結構4接觸，而保護絕緣膜10在柵電極7附近與柵極絕緣膜9接觸。雖然在該情況下在場板8和漏電極6之間移除上部n-GaN蓋層14D，但是這不是限制性的。可以上部n-GaN蓋層14D製成為在場板8和漏電極6之間薄於在柵電極7附近。注意，「上部n-GaN蓋層14D (第二半導體層)製成為較薄」涵蓋其中所述上部n_GaN蓋層14D (第二半導體層)的厚度為零，換言之，不存在蓋層14的情形。雖然通過在場板8和漏電極6之間移除上部n-GaN蓋層14D來使蓋層14製成為在場板8和漏電極6之間薄於在柵電極7附近，但是這不是限制性的。例如，通過移除在場板8和漏電極6之間的三層結構中的蓋層14，蓋層14可以製成為在場板8和漏電極6之間薄於在柵電極7附近。更具體地，可以在GaN基半導體堆疊結構4中的最上側的n-AlGaN電子供給層3上提供三層結構(其中堆疊n-GaN蓋層14B、i-AIN蓋層14C和n_GaN蓋層14D)的蓋層14，並且可以移除在場板8和漏電極6之間的蓋層14。由於以與上述實施方案類似的方式移除在場板8和漏電極6之間的區域中的與n-AlGaN電子供給層3頂面接觸且 具有大於n-AlGaN電子供給層3的晶格常數的n_GaN蓋層14B，所以這種結構提供與上述實施方案中相同的優點。注意，下部蓋層，即n-GaN蓋層14B也稱為第三半導體層。此外，蓋層可以包括第一半導體層、與第一半導體層頂面接觸的第二半導體層、以及與電子供給層3 (載流子供給層)接觸的第三半導體層，第二半導體層可以具有大於第一半導體層的晶格常數，第三半導體層可以具有大於電子供給層3的晶格常數。此外，由於以與上述實施方案的變化方案類似的方式在場板8和漏電極6之間的區域中移除具有大於中間i-AIN蓋層14C的晶格常數的n-GaN蓋層14D，所以提供與上述實施方案的變化方案類似的優點。可以以以下エ藝製造包括如上所述三層結構的蓋層14的MIS型GaN-HEMT。更具體地，以與上述實施方案類似的方式，如圖IOA所示，在半絕緣SiC襯底I上，依次沉積i-GaN電子傳輸層2、i-AlGaN間隔物層(未示出)和n-AlGaN電子供給層3。此後，進ー步依次沉積n-GaN蓋層14B、i-AIN蓋層14C和n_GaN蓋層14D以形成GaN基半導體堆疊結構4。n-GaN蓋層14B具有約IOnm的厚度和約5X IO18CnT3的Si摻雜濃度。i_AlN蓋層14C具有約2nm的厚度。n_GaN蓋層14D具有約IOnm的厚度和約5X IO18CnT3的Si摻雜濃度。在上述步驟中，在半絕緣SiC襯底I上方形成包括i-GaN電子傳輸層2、n-AlGaN電子供給層3、n-GaN蓋層14B、i_AlN蓋層14C和n_GaN蓋層14D的GaN基半導體堆疊結構4。接下來，以與上述實施方案類似的方式，在整個表面上形成AlO膜(柵極絕緣膜)9。隨後，以與上述實施方案類似的方式，形成在其中待形成源電極和漏電極的區域(在下文，源電極和漏電極形成區域)中具有各個開ロ的光刻膠掩模(未示出)。然後，採用溼式蝕刻或利用例如氟基或氯基氣體的乾式蝕刻等，利用這種光刻膠掩模移除源電極和漏電極形成區域中的AlO膜9、n-GaN蓋層14D、i_AlN蓋層14C和n_GaN蓋層14B。雖然在該實施方案中在厚度方向上整個移除下部n-GaN蓋層14B，但是這不是限制性的。例如，可以在厚度方向上移除下部n-GaN蓋層14B的一部分，或者除了在厚度方向上整個移除下部n-GaN蓋層14B之外,可以在厚度方向上移除n-AlGaN電子供給層3的一部分。隨後，以與上述實施方案類似的方式，形成源電極5、漏電極6和柵電極7。隨後，以與上述實施方案類似的方式，例如，形成在場板形成區域和漏電極6之間的區域(在該實施例中，部分區域)中具有開ロ的光刻膠掩模(未示出)。然後，如圖IOB和IOC所示，採用溼式蝕刻或利用例如氟基或氯基氣體的乾式蝕刻等，利用這種光刻膠掩模移除場板形成區域和漏電極6之間的區域處的AlO膜10和上部n-GaN蓋層14D。雖然在該實施方案中在厚度方向上整個移除上部n-GaN蓋層14D，但是這不是限制性的。例如，可以在厚度方向上移除上部n-GaN蓋層14D的一部分，或者除了在厚度方向上整個移除上部n-GaN蓋層14D之外，可以在厚度方向上移除i_AlN蓋層的一部分。此後，以與上述實施方案類似的方式，如圖IOD所示，在整個表面上形成SiN膜(保護絕緣膜)10之後，在柵電極7和漏電極6之間的SiN膜10上形成場板8。
MIS型GaN-HEMT可以以上述步驟來製造。注意，上文已經作為上述第一實施方案的變化方案描述了上述實施方案，但是這不是限制性的，其可以構造為上述第二、第三、第四或第五實施方案的變化方案。[第七實施方案]下面將參考圖IlA至IlD描述根據第七實施方案的化合物半導體器件。根據本實施方案的化合物半導體器件與上述第六實施方案(見圖9A至9D)的相似之處在於蓋層14製成為在場板8和漏電極6之間的區域中薄於在柵電極7附近。然而，本實施方案的不同之處在於在該區域處的GaN基半導體堆疊結構4上還提供柵極絕緣膜9。圖IlA至IlD中與上述第六實施方案(見圖9A至9D)相同的要素用相同的附圖標記表不。更具體地，在這種MIS型GaN-HEMT中，在GaN基半導體堆疊結構4上、也是在場板8和漏電極6之間的部分區域中提供柵極絕緣膜9，使得柵極絕緣膜9與GaN基半導體堆疊結構4接觸。換言之，在場板8和漏電極6之間的部分區域中不提供n-GaN蓋層14A，使得柵極絕緣膜9與在GaN基半導體堆疊結構4的表面處暴露的n-AlGaN電子供給層3接觸。在這種情況下，儘管沒有使多個絕緣膜9和10的界面數目在場板8和漏電極6之間小於在柵電極7附近，但是蓋層14製成為在場板8和漏電極6之間薄於在柵電極7附近。與上述第六實施方案類似，通過移除場板8和漏電極6之間的區域中與n-AlGaN電子供給層3的頂面接觸且具有大於n-AlGaN電子供給層3的晶格常數的n_GaN蓋層14A，可以增加該區域中2DEG的濃度，即載流子濃度。這可抑制電流崩塌現象，由此實現較低的導通電阻。為了該目的，這種化合物半導體器件包括包括i-GaN電子傳輸層2、n_AlGaN電子供給層3和n-GaN蓋層14A的GaN基半導體堆疊結構4 ;在GaN基半導體堆疊結構4上方提供的源電極5、漏電極6和柵電極7 ;場板8，其至少一部分提供在柵電極7和漏電極6之間；和在GaN基半導體堆疊結構4上方形成的多個絕緣膜9和10，其中n_GaN蓋層14A(14)製成為在場板8和漏電極6之間薄於在柵電極7附近。在該實施方案中，蓋層14與電子供給層(載流子供給層)3的頂面接觸，並且是具有大於電子供給層3的晶格常數的半導體層。接下來，將描述根據本實施方案的MIS型GaN-HEMT的製造方法。首先，以與上述第六實施方案類似的方式，如圖IIA所示，在半絕緣SiC襯底I上，利用例如MOVPE技術依次沉積i-GaN電子傳輸層2、i_AlGaN隔離物層(未示出)、n_AlGaN電子供給層3和n-GaN蓋層14A以形成GaN基半導體堆疊結構4。在上述步驟中，在半絕緣SiC襯底I上方形成包括i-GaN電子傳輸層2、n-AlGaN電子供給層3和n-GaN蓋層14A的GaN基半導體堆疊結構4。隨後，例如，形成在場板形成區域和漏電極形成區域之間的區域(在該實施例中，部分區域)中具有開ロ的光刻膠掩模(未示出)。然後，採用利用例如氯基氣體的乾式蝕刻等，利用這種光刻膠掩模移除場板形成區域和漏電極形成區域之間的區域中的n-GaN蓋層14A。雖然在該實施方案中在厚度方向上整個移除n-GaN蓋層14A，但是這不是限制性的。例如，可以在厚度方向上移除n-GaN蓋層14A的一部分，或者除了在厚度方向上整個移除n-GaN蓋層14A之外,可以在厚度方向上移除n-AlGaN電子供給層3的一部分。
接下來，以與上述實施方案類似的方式，在整個表面上形成AlO膜(柵極絕緣膜)9，如圖IlB所示。隨後，以與上述第六實施方案類似的方式，形成在其中待形成源電極和漏電極的區域(在下文，源電極和漏電極形成區域)中具有各個開ロ的光刻膠掩模(未示出)。然後，採用溼式蝕刻或利用例如氟基或氯基氣體的乾式蝕刻等，利用這種光刻膠掩模移除源電極和漏電極形成區域中的AlO膜9和n-GaN蓋層14A，如圖IlC所示。雖然在該實施方案中在厚度方向上整個移除n-GaN蓋層14A，但是這不是限制性的。例如，可以在厚度方向上移除n-GaN蓋層14A的一部分，或者除了在厚度方向上整個移除n_GaN蓋層14A之外，可以在厚度方向上移除n-AlGaN電子供給層3的一部分。隨後，以與上述第六實施方案類似的方式，形成源電極5、漏電極6和柵電極7此後，以與上述第六實施方案類似的方式，如圖IlD所示，在整個表面上形成SiN膜(保護絕緣膜)10之後，在柵電極7和漏電極6之間的SiN膜10上形成場板8。MIS型GaN-HEMT可以以上述步驟來製造。其它細節與上述第一實施方案類似，因此省略其說明。相應地，根據本實施方案的化合物半導體器件提供了提高耐受電壓並同時抑制導通電阻增加的優點，由此實現了具有較高耐受電壓和較低導通電阻的兩個相互牴觸特性的化合物半導體器件。注意，上述第六實施方案的變化方案可以應用於上述實施方案的MIS型GaN-HEMT。S卩，雖然在上述實施方案中柵極絕緣膜9是AlO膜和保護絕緣膜10是SiN膜，但是用於絕緣膜的材料不限於這些特定材料。例如，可以使用Ta、Ti、Si、Al、Hf或Zr的氧化物、氮化物或氮氧化物用於這些絕緣膜。此外，雖然在上述實施方案中，在GaN基半導體堆疊結構4上提供的多個絕緣膜由不同的元素製成，即柵極絕緣膜9是AlO膜和保護絕緣膜10是SiN膜，但是這不是限制性的，它們可由相同的元素製成。此外，在上述實施方案中，雖然在場板8和漏電極6之間的部分區域中移除n-GaN蓋層14A，使得柵極絕緣膜9接觸GaN基半導體堆疊結構4的表面，即n-AlGaN電子供給層3的表面，但是這不是限制性的。可以在場板8和漏電極6之間的至少一部分區域中移除n-GaN蓋層14A，使得柵極絕緣膜9與GaN基半導體堆疊結構4的表面接觸。例如，可以在場板8和漏電極6之間的整個區域中移除n-GaN蓋層14A，使得柵極絕緣膜9與GaN基半導體堆疊結構4的表面接觸。更具體地，在場板8和漏電極6之間的整個區域中可以不提供n-GaN蓋層14A，使得GaN基半導體堆疊結構4的表面覆蓋有柵極絕緣膜9。此外，例如，其中不提供n-GaN蓋層14A的區域可以從場板8和漏電極6之間的區域向場板8下方的區域延伸。此外，雖然在上述實施方案中提供單個n-GaN蓋層14A作為蓋層14並且蓋層14(14A)製成為在場板8和漏電極6之間薄於在柵電極附近，但是這不是限制性的。例如，可以提供其中堆疊GaN基半導體層的多層結構的蓋層14，並且蓋層14製成為在場板8和漏電極6之間薄於在柵電極7附近。例如，與上述第六實施方案的變化方案類似，如圖12D所示，可以提供具有其中依次堆疊n-GaN蓋層14B、i_AlN蓋層14C和n_GaN蓋層14D的三層結構的蓋層14作為蓋層，並且可以使蓋層14製成為在場板8和漏電極6之間薄於在柵電極7附近。更具體地，在GaN基半導體堆疊結構4中的最上側的n-AlGaN電子供給層3上提供其中依次堆疊n_GaN蓋層14B、i-AIN蓋層14C和n-GaN蓋層14D的三層結構的蓋層14作為蓋層，並且移除在場板8和漏電極6之間的部分區域中的上部n-GaN蓋層14D。注意，中間蓋層即i_AlN蓋層14C也稱為第一半導體層，而上部蓋層即n-GaN蓋層14D也稱為第二半導體層。此外，蓋層可以包括第一半導體層以及與第一半導體層頂面接觸的第二半導體層，並且第二半導體層可以具有大於第一半導體層的晶格常數。以與上述第六實施方案類似的方式，通過移除在場板8和漏電極6之間的與中間i-AIN蓋層14C的頂面接觸且晶格常數大於中間i-AIN蓋層14C的上部n_GaN蓋層14D，如上所述，在該區域處的ニ維氣體(2DEG)的濃度，即載流子濃度可以增加。這有助於進一歩抑制電流崩塌現象。雖然在該情況下移除在場板8和漏電極6之間的上部n-GaN蓋層14D，但是這不是限制性的。上部n-GaN蓋層14D可以製成為在場板8和漏電極6之間薄於在柵電極7附近。注意，「上部n-GaN蓋層14D (第二半導體層)製成為較薄」涵蓋其中上部n_GaN蓋層14D (第二半導體層)的厚度為零，換言之，不存在蓋層14的情形。在這種情況下，在場板8和漏電極6之間的部分區域中不提供n-GaN蓋層14D，使得柵極絕緣膜9與在GaN基半導體堆疊結構4表面處暴露的i-AIN蓋層14C接觸。在這種情況下，儘管不使多個絕緣膜9和10的界面數目在場板8和漏電極6之間小於在柵電極7附近，但是蓋層14製成為在場板8和漏電極6之間薄於在柵電極7附近。具體地，上部n-GaN蓋層14 (第二半導體層)製成為在場板8和漏電極6之間薄於在柵電極7附近。雖然通過移除在場板8和漏電極6之間的上部n-GaN蓋層14D使蓋層14製成為在場板8和漏電極6之間薄於在柵電極7附近，但是這不是限制性的。例如，可以通過移除在場板8和漏電極6之間的三層結構的蓋層14,使蓋層14製成為在場板8和漏電極6之間薄於在柵電極7附近。更具體地，可以在GaN基半導體堆疊結構4中的最上側的n-AlGaN電子供給層3上提供其中堆疊n-GaN蓋層14B、i_AlN蓋層14C和n_GaN蓋層14D的三層結構 的蓋層14，並且可以移除在場板8和漏電極6之間的蓋層14。由於以與上述實施方案類似的方式在場板8和漏電極6之間的區域中移除與n-AlGaN電子供給層3頂面接觸且具有大於n-AlGaN電子供給層3的晶格常數的n_GaN蓋層14B，所以這種結構提供與上述實施方案中相同的優點。注意，下部蓋層，即n-GaN蓋層14B也稱為第三半導體層。此外，蓋層可以包括第一半導體層、與第一半導體層頂面接觸的第二半導體層、以及與電子供給層3(載流子供給層)頂面接觸的第三半導體層，第二半導體層可以具有大於第一半導體層的晶格常數，第三半導體層可以具有大於電子供給層3的晶格常數。此外，由於以與上述實施方案的變化方案類似的方式在場板8和漏電極6之間的區域中移除具有大於中間i-AIN蓋層14C的晶格常數的n-GaN蓋層14D，所以提供與上述實施方案的變化方案類似的優點。可以以以下エ藝製造包括如上所述三層結構的蓋層14的MIS型GaN-HEMT。更具體地，以與上述第六實施方案的變化方案相類似的方式，如圖12A所示，在半絕緣SiC襯底I上，依次沉積i-GaN電子傳 輸層2、i-AlGaN間隔物層(未示出)和n-AlGaN電子供給層3。此後，進ー步依次沉積n-GaN蓋層14B、i_AlN蓋層14C和n_GaN蓋層14D以形成GaN基半導體堆疊結構4。在上述步驟中，在半絕緣SiC襯底I上方形成包括i-GaN電子傳輸層2、n-AlGaN電子供給層3、n-GaN蓋層14B、i_AlN蓋層14C和n_GaN蓋層14D的GaN基半導體堆疊結構4。接下來，以與上述實施方案類似的方式，移除在場板形成區域和漏電極形成區域之間的區域(在該實施例中，部分區域)中的上部n-GaN蓋層14D。雖然在該實施方案中在厚度方向上整個移除上部n-GaN蓋層14D，但是這不是限制性的。例如，可以在厚度方向上移除上部n-GaN蓋層14D的一部分，或者除了在厚度方向上整個移除上部n_GaN蓋層14D之外，可以在厚度方向上移除i-AIN蓋層14C的一部分。接下來，以與上述實施方案類似的方式，在整個表面上形成AlO膜(柵極絕緣膜)9，如圖12B所示。隨後，以與上述第六實施方案的變化方案類似的方式，如圖12C所示，在源電極和漏電極形成區域中移除AlO膜9、n-GaN蓋層14D、i-AIN蓋層14C和n_GaN蓋層14B。隨後，以與上述實施方案類似的方式，形成源電極5、漏電極6和柵電極7。此後，以與上述實施方案類似的方式，如圖12D所示，在整個表面上形成SiN膜(保護絕緣膜)10之後，在柵電極7和漏電極6之間的SiN膜10上形成場板8。MIS型GaN-HEMT可以以上述步驟來製造。[第八實施方案]下面將參考圖13A至13D描述根據第八實施方案的化合物半導體器件。上述第一實施方案(見圖I)増加了絕緣膜的界面數目以抑制較高電壓操作期間絕緣膜界面處的電子俘獲。該實施方案的不同之處在於將絕緣膜的界面置於較遠離氮化物半導體堆疊結構的表面。為了該目的，這種MIS型GaN-HEMT包括在GaN基半導體堆疊結構4和柵電極7之間提供的柵極絕緣膜9、以及覆蓋表面的保護絕緣膜10作為多個絕緣膜，如圖13D所示，並且還包括置於場板8和漏電極6之間且與GaN基半導體堆疊結構4接觸的絕緣膜15。該實施方案包括在場板8和漏電極6之間的部分或全部區域中在GaN基半導體堆疊結構4和柵極絕緣膜9之間的絕緣膜15。以該方式，GaN基半導體堆疊結構4的表面被其中在柵電極7附近堆疊兩個絕緣膜9和10的結構覆蓋，同時被其中在場板8和漏電極6之間堆疊三個絕緣膜9、10和15的另ー結構覆蓋。注意，保護絕緣膜10也稱為上部絕緣膜。絕緣膜15也稱為保護絕緣膜或下部絕緣膜。在圖13A至13D中，與上述第一實施方案(見圖I)中相同的要素用相同的附圖標記表示。使絕緣膜15厚於柵極絕緣膜9和保護絕緣膜10的總膜厚度。更具體地，使置於場板8和漏電極6之間且與GaN基半導體堆疊結構4接觸的絕緣膜15厚於位於場板8和GaN基半導體堆疊結構4之間的絕緣膜9和10的總膜厚度。在該實施方案中，絕緣膜15覆蓋GaN基半導體堆疊結構4的表面。在該實施方案中，例如，絕緣膜15是SiN膜。在該實施方案中，柵極絕緣膜9覆蓋GaN基半導體堆疊結構4和絕緣膜15的表面，並且從柵電極7正下方向源電極5和漏電極6延伸。在該實施方案中，例如，柵極絕緣膜9是AlO膜。 保護絕緣膜10覆蓋柵電極7和柵極絕緣膜9的表面，並且從柵電極7上方向源電極5和漏電極6延伸。在該實施方案中，例如，柵極絕緣膜10是SiN膜。如上所述，在這種MIS型GaN-HEMT中，通過在場板8和漏電極6之間的部分或所有區域中的GaN基半導體堆疊結構4和柵極絕緣膜9之間提供絕緣膜15，場板8和漏電極6之間的絕緣膜的界面置於更遠離GaN基半導體堆疊結構4的表面。這種結構可抑制較高電壓操作期間在多個絕緣膜9、10和15的界面處的電子俘獲。換言之，可以降低較高電壓操作期間在多個絕緣膜9、10和15的界面處的俘獲密度。此外，可以降低在多個絕緣膜9、10和15的界面處俘獲的電子的不利作用。接下來，將描述根據本實施方案的MIS型GaN-HEMT的製造方法。首先，以與上述第一實施方案類似的方式，如圖13A所示，在半絕緣SiC襯底I上方，依次沉積i-GaN電子傳輸層2、i-AIGaN隔離物層(未不出)和n-AlGaN電子供給層3以形成GaN基半導體堆疊結構4。在上述步驟中，在半絕緣SiC襯底I上方形成包括i-GaN電子傳輸層2和n-AlGaN電子供給層3的GaN基半導體堆疊結構4。接下來，如圖13B所示，在場板形成區域和漏電極形成區域之間的區域(在該實施例中，部分區域)中形成SiN膜(絕緣膜)15。在該實施方案中，SiN層15具有約Iiim的厚度。更具體地，在利用等離子體CVD技術在整個表面上形成SiN膜之後，例如，利用例如光刻法形成在場板形成區域和漏電極形成區域之間的區域中具有開ロ的光刻膠掩模(未示出)。然後，利用例如溼式或乾式蝕刻等，利用這種光刻膠掩模移除場板形成區域和漏電極形成區域之間的區域之外的SiN膜以形成SiN膜15。接下來，以與上述第一實施方案類似的方式，在整個表面上形成AlO膜(柵極絕緣膜)9，如圖13C所示。在該實施方案中，AlO膜9具有約50nm的厚度。隨後，以與上述第一實施方案類似的方式，移除在源電極和漏電極形成區域中的AlO膜9之後，形成源電極5和漏電極6。 接下來，以與上述第一實施方案類似的方式，在柵電極形成區域中的AlO膜9上形成柵電極7。隨後，以與上述第一實施方案類似的方式，如圖13D所示，在整個表面上形成SiN膜(保護絕緣膜)10。在該實施方案中，SiN膜10具有約200nm的厚度。隨後，在柵電極7和漏電極6之間的SiN膜10上形成場板8。MIS型GaN-HEMT可以以上述步驟來製造。
其它細節與上述第一實施方案類似，因此省略其說明。相應地，由於抑制了較高電壓操作期間在多個絕緣膜9、10和15的界面處的電子俘獲並減小了在多個絕緣膜9、10和15的界面處俘獲的電子的不利作用，所以根據本實施方案的化合物半導體器件可以抑制導致導通電阻增加的電流崩塌的增加。更具體地，根據本實施方案的化合物半導體器件提供了提高耐受電壓並同時抑制導通電阻任何増加的優點，由此實現了具有較高耐受電壓和較低導通電阻的兩個相互牴觸特性的化合物半導體器件。注意，上述第一實施方案的變化方案可以應用於上述這種實施方案。S卩，雖然在上述實施方案中絕緣膜15是SiN膜，柵極絕緣膜9是AlO膜和保護絕緣膜10是SiN膜，但是用於絕緣膜的材料不限於這些特定材料。例如，可以使用Ta、Ti、Si、Al、Hf或Zr的氧化物、氮化物或氮氧化物用於這些絕緣膜。此外，雖然在上述實施方案中絕緣膜由不同的元素製成，即柵極絕緣膜9是AlO膜，絕緣膜15和保護絕緣膜10是SiN膜， 但是這不是限制性的，它們可由相同的元素製成。此外，在上述實施方案中提供柵極絕緣膜9和保護絕緣膜10作為位於場板8和GaN基半導體堆疊結構4之間的絕緣膜，但這不是限制性的。例如，可以在氮化物半導體堆疊結構4和柵電極7之間提供柵極絕緣膜9作為位於場板8和GaN基半導體堆疊結構4之間的絕緣膜。換言之，上述第八實施方案可以與第四實施方案結合。注意，上文已經作為第一實施方案的變化方案描述了上述實施方案，但這不是限制性的，其可以構造為上述第二、第三、第四、第五、第六或第七實施方案的變化方案。[其它]注意，本公開不限於上述實施方案及其變化方案的具體結構，而是可以以多種方式改變，而不脫離本公開的精神。例如，構成上述任意實施方案及其變化方案的化合物半導體器件的化合物半導體堆疊結構不限於上述實施方案及其變化方案中的氮化物半導體堆疊結構，而是也可以使用其它氮化物半導體堆疊結構。例如，可以使用任意合適的能夠構造具有柵極絕緣膜的MIS型電晶體的氮化物半導體堆疊結構。例如，可以使用可用於構造場效應電晶體的氮化物半導體堆疊結構，例如利用氮化物半導體的場效應電晶體。注意，氮化物半導體堆疊結構也稱為半導體外延結構。此外，雖然在上述實施方案及其變化方案中使用SiC襯底，但這不是限制性的。例如，也可以使用其它襯底，包括藍寶石襯底，或者諸如Si襯底和GaAs襯底的半導體襯底。此夕卜，雖然在上述實施方案及其變化方案中使用半絕緣襯底，但這不是限制性的。例如，也可以使用具有n型或p型導電性的襯底。此外，在上述實施方案中及其變化方案中的源電極、漏電極和柵電極的層結構不限於上述實施方案及其變化方案中的特定層結構，而是也可以使用任何其它層結構。例如，在上述實施方案中及其變化方案中的源電極、漏電極和柵電極的層結構可以為單層或多層的。此外，形成上述實施方案及其變化方案中的源電極、漏電極和柵電極的技術只是示例性的，也可以使用任何其它技術。此外，例如，雖然在上述實施方案及其變化方案中進行退火エ藝以產生源電極和漏電極的歐姆接觸特性，但這不是限制性的。只要無需退火エ藝即可產生歐姆接觸特性，那麼可以省略用於產生源電極和漏電極的歐姆接觸特性而進行的退火エ藝。此外，雖然在上述實施方案及其變化方案中柵電極不經受退火エ藝，但是可以對柵電極進行退火エ藝。本文記載的所有實施例和條件描述都是用於教導目的，以幫助讀者理解本發明和本發明人對現有技術做出貢獻的構思，並且應當被視為不限於這些示例記載的實施例和條件，也不限於與顯示本發明的優勢和劣勢相關的說明書中這些實施例的組織。儘管已經詳細描述了本發明的實施方案，但是應當理解，可以對其進行各種變化、替代和改變，而不脫離本發明的精神和範圍。權利要求
1.ー種化合物半導體器件，包括 包括載流子傳輸層和載流子供給層的氮化物半導體堆疊結構； 設置在所述氮化物半導體堆疊結構上方的源電極和漏電極； 設置在所述氮化物半導體堆疊結構上方、在所述源電極和所述漏電極之間的柵電扱； 至少部分地設置在所述柵電極和所述漏電極之間的場板；和 在所述氮化物半導體堆疊結構上方形成的多個絕緣膜， 其中所述多個絕緣膜的界面數目在所述場板和所述漏電極之間小於在所述柵電極附近。
2.根據權利要求I所述的化合物半導體器件，其中所述多個絕緣膜包括設置在所述 氮化物半導體堆疊結構和所述柵電極之間的柵極絕緣膜、以及覆蓋表面的保護絕緣膜，並且所述保護絕緣膜在所述場板和所述漏電極之間與所述氮化物半導體堆疊結構接觸，並且在所述柵電極附近與所述柵極絕緣膜接觸。
3.根據權利要求2所述的化合物半導體器件，其中所述保護絕緣膜包括多個保護絕緣膜，並且所述多個保護絕緣膜的最上側保護絕緣膜在所述場板和所述漏電極之間與所述氮化物半導體堆疊結構接觸，並且所述多個保護絕緣膜的最下側保護絕緣膜在所述柵電極附近與所述柵極絕緣膜接觸。
4.根據權利要求2所述的化合物半導體器件，其中所述保護絕緣膜包括多個保護絕緣膜，並且所述多個保護絕緣膜的最上側保護絕緣膜在所述場板和所述漏電極之間與所述柵極絕緣膜接觸，並且所述多個保護絕緣膜的最下側保護絕緣膜在所述柵電極附近與所述柵極絕緣膜接觸。
5.ー種化合物半導體器件，包括 包括載流子傳輸層和載流子供給層的氮化物半導體堆疊結構； 設置在所述氮化物半導體堆疊結構上方的源電極和漏電極； 設置在所述氮化物半導體堆疊結構上方、在所述源電極和所述漏電極之間的柵電扱； 至少部分地設置在所述柵電極和所述漏電極之間的場板；和 在所述氮化物半導體堆疊結構上方形成的多個絕緣膜， 其中位於所述場板和所述漏電極之間並且與所述氮化物半導體堆疊結構接觸的所述多個絕緣膜的的絕緣膜的膜厚度大於位於所述場板和所述氮化物半導體堆疊結構之間的絕緣膜的總膜厚度。
6.根據權利要求5所述的化合物半導體器件，其中位於所述場板和所述氮化物半導體堆疊結構之間的所述絕緣膜包括設置在所述氮化物半導體堆疊結構和所述柵電極之間的柵極絕緣膜、以及覆蓋表面的保護絕緣膜。
7.根據權利要求5所述的化合物半導體器件，其中位於所述場板和所述氮化物半導體堆疊結構之間的所述絕緣膜包括設置在所述氮化物半導體堆疊結構和所述柵電極之間的柵極絕緣膜。
8.根據權利要求1-7中任一項所述的化合物半導體器件，其中所述氮化物半導體堆疊結構還包括蓋層，並且所述蓋層製成為在所述場板和所述漏電極之間薄於在所述柵電極附近。
9.根據權利要求8所述的化合物半導體器件，其中所述蓋層是與所述載流子供給層的上側接觸並且晶格常數大於所述載流子供給層的晶格常數的半導體層。
10.根據權利要求8所述的化合物半導體器件，其中所述蓋層包括第一半導體層、以及與所述第一半導體層的上側接觸的第二半導體層，並且所述第二半導體層的晶格常數大於所述第一半導體層的晶格常數。
11.一種化合物半導體器件，包括 包括載流子傳輸層、載流子供給層和蓋層的氮化物半導體堆疊結構； 設置在所述氮化物半導體堆疊結構上方的源電極和漏電極； 設置在所述氮化物半導體堆疊結構上方、在所述源電極和所述漏電極之間的柵電極； 至少部分地設置在所述柵電極和所述漏電極之間的場板；和 在所述氮化物半導體堆疊結構上方形成的多個絕緣膜， 其中所述蓋層製成為在所述場板和所述漏電極之間薄於在所述柵電極附近。
全文摘要
一種化合物半導體器件，包括包括載流子傳輸層2和載流子供給層3的氮化物半導體堆疊結構4；設置在所述氮化物半導體堆疊結構上方的源電極5和漏電極6；設置在所述氮化物半導體堆疊結構上方、在所述源電極和所述漏電極之間的柵電極7；至少部分地設置在所述柵電極和所述漏電極之間的場板8；和在所述氮化物半導體堆疊結構上方形成的多個絕緣膜9和10，其中所述多個絕緣膜的界面數目在所述場板和所述漏電極之間小於在所述柵電極附近。
文檔編號H01L29/778GK102651386SQ20121000752
公開日2012年8月29日 申請日期2012年1月11日 優先權日2011年2月24日
發明者多木俊裕 申請人:富士通株式會社