氣體傳感器、使用其的集成電路器件及其製造方法與流程

2023-05-23 19:33:16 8

本發明一般地涉及半導體技術領域，更具體地，涉及集成電路及其製造方法。

背景技術：

MEMS(微機電系統)技術在半導體製造工業中十分普遍。MEMS器件是一種利用非常小的尺寸的部件的技術。MEMS器件是具有固定和/或可移動元件的微型尺寸器件或機械，該元件提供期望用於特殊的應用和系統的一些類型的機電功能。例如，可以存在於半導體晶片封裝件中的一些MEMS器件包括(而不限於)微型定時器件、微型傳感器、微型致動器、加速器、微型開關、微型泵和閥門以及支持或輔助控制封裝件和/或系統級IC中的晶片的功能的其他器件。由於這種MEMS器件通常具有更大的成本效益、更可靠、相對更易於製造，並且在器件之間通常具有非常好的可重複性，所以它們提供了優於傳統的傳感器的多種優勢。

技術實現要素：

為了解決現有技術中所存在的缺陷，根據本發明的一方面，提供了一種氣體傳感器，包括：襯底，具有感測區域和圍繞所述感測區域的周圍區域，並且所述襯底還具有設置在所述感測區域中的開口；加熱器，被設置為至少位於所述開口上面，其中，所述加熱器的電阻率約大於6×10-8ohm·m；介電層，設置在所述加熱器上；感測電極，設置在所述介電層上；以及氣體敏感膜，設置在所述感測電極上。

在該氣體傳感器中，所述加熱器由鎢(W)合金、鈦鎢(TiW)、氮化鈦鋁(TiAlN)、鉭鋁(TaAl)或它們的組合製成。

在該氣體傳感器中，所述加熱器包括多層。

在該氣體傳感器中，所述加熱器包括：圖案部分，設置在所述襯底的感測區域上；以及焊盤，設置在所述襯底的周圍區域上並且連接至所述圖案部分。

在該氣體傳感器中，所述圖案部分的線寬度為約0.1μm至約25μm。

該氣體傳感器還包括：隔膜，設置在所述襯底與所述加熱器之間。

在該氣體傳感器中，所述隔膜由以下材料製成：矽(Si)、二氧化矽(SiO2)、氮化矽(SiN)、碳化矽(SiC)、氮氧化矽(SiON)或多孔矽。

在該氣體傳感器中，所述隔膜具有設置在所述襯底的所述感測區域與所述周圍區域之間的邊界處的至少一個貫通孔。

在該氣體傳感器中，所述感測電極可以由以下材料製成：鎢(W)合金、鈦鎢(TiW)、氮化鈦鋁(TiAlN)、鉭鋁(TaAl)、鈦(Ti)、氮化鈦(TiN)、鉭(Ta)、氮化鉭(TaN)、氧化鉭(TaO)、氮化鉭矽(TaSiN)、鉑(Pt)、金(Au)或它們的組合。

根據本發明的另一方面，提供了一種集成電路器件，包括：氣體傳感器，包括：襯底，具有感測區域和所述感測區域外側的周圍區域，並且所述襯底還具有設置在所述感測區域中的開口；加熱器，被設置為至少位於所述開口上面，其中，所述加熱器的熔點在約500℃至約3000℃的範圍內；介電層，覆蓋所述加熱器；感測電極，設置在所述介電層上；和氣體敏感膜，設置在所述感測電極上；互補金屬氧化物半導體(CMOS)器件，設置在所述氣體傳感器的襯底下面；以及多個連接元件，設置在所述氣體傳感器與所述互補金屬氧化物半導體器件之間並且電連接至所述氣體傳感器和所述互補金屬氧化物半導體器件。

在該集成電路器件中，所述氣體傳感器還包括：第一通孔，設置在所述襯底的周圍區域中，以互連所述加熱器與所述連接元件中的一個；以及第二通孔，設置在所述襯底的周圍區域中，以互連所述感測電極與所述連接元件中的另一個，其中，所述第一通孔與所述第二通孔在空間上間隔開。

在該集成電路器件中，所述互補金屬氧化物半導體器件包括：第一襯底和第二襯底；和半導體結構，設置在所述第一襯底與所述第二襯底之間；以及導電塞，設置在所述第一襯底中，以電連接所述半導體結構與所述連 接元件中的一個。

在該集成電路器件中，所述互補金屬氧化物半導體器件還包括：接觸件，設置在所述第二襯底中，並且電連接至所述半導體結構和所述導電塞。

根據本發明的又一方面，提供了一種用於製造氣體傳感器的方法，包括：至少在襯底的感測區域上或上面形成加熱器，其中，所述襯底具有所述感測區域和圍繞所述感測區域的周圍區域，並且所述加熱器的電阻率約大於6×10-8ohm·m；在所述加熱器上形成介電層；在所述介電層上形成感測電極；以及在所述感測電極上形成氣體敏感膜。

在該方法中，所述加熱器由以下材料製成：鎢(W)合金、鈦鎢(TiW)、氮化鈦鋁(TiAlN)、鉭鋁(TaAl)、鉻(Cr)、鉑(Pt)、氮化鈦(TiN)、鉬(Mo)、多晶矽(poly-Si)、碳化矽(SiC)、氮化鉭(TaN)、氧化鉭(TaO)或它們的組合。

在該方法中，所述加熱器的熔點為約500℃至約3000℃。

在該方法中，所述感測電極可以由以下材料製成：鎢(W)合金、鈦鎢(TiW)、氮化鈦鋁(TiAlN)、鉭鋁(TaAl)、鈦(Ti)、氮化鈦(TiN)、鉭(Ta)、氮化鉭(TaN)、氧化鉭(TaO)、氮化鉭矽(TaSiN)、鉑(Pt)、金(Au)或它們的組合。

該方法還包括：在所述襯底的周圍區域中形成隔離結構，以在所述襯底中限定通孔，其中，所述通孔連接至所述加熱器。

該方法還包括：在所述襯底的周圍區域中形成隔離結構，以在所述襯底中限定通孔，其中，所述通孔連接至所述感測電極。

該方法還包括：在所述襯底與所述加熱器之間形成隔膜。

附圖說明

當結合附圖進行閱讀時，根據下面詳細的描述可以更好地理解本發明的各個方面。應該注意，根據工業中的標準實踐，各種部件沒有被按比例繪製。實際上，為了清楚的討論，各種部件的尺寸可以被任意增加或減少。

圖1A至圖1L是根據本發明的各個實施例的形成集成電路器件的方法的截面圖。

圖2是再次被翻轉之後的圖1L的集成電路器件的截面圖。

圖3是根據本發明的各個實施例的氣體傳感器。

圖4是根據本發明的各個實施例的隔膜的頂視圖。

具體實施方式

以下公開內容提供了許多不同實施例或實例，用於實現所提供主題的不同特徵。以下將描述組件和布置的特定實例以簡化本發明。當然，這些僅是實例並且不意欲限制本發明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件形成為直接接觸的實施例，也可以包括形成在第一部件和第二部件之間的附加部件使得第一部件和第二部件不直接接觸的實施例。另外，本發明可以在多個實例中重複參考標號和/或字符。這種重複是為了簡化和清楚的目的，並且其本身不指示所討論的各個實施例和/或配置之間的關係。

此外，為了便於描述，本文中可以使用諸如「在…下方」、「在…下面」、「下部」、「在…上面」、「上部」等的空間關係術語，以描述如圖中所示的一個元件或部件與另一元件或部件的關係。除了圖中所示的方位外，空間關係術語旨在包括器件在使用或操作過程中的不同方位。裝置可以以其他方式定位(旋轉90度或在其他方位)，並且在本文中使用的空間關係描述符可以同樣地作相應地解釋。

圖1A至圖1L是根據本發明的各個實施例的形成集成電路器件的方法的截面圖。首先執行集成電路器件的氣體傳感器100(見圖1L)的形成。參考圖1A。提供襯底110。在圖1A中，襯底110可以是諸如矽的半導體材料。在襯底110中限定感測區域S和周圍區域P。周圍區域P圍繞感測區域S。換句話說，周圍區域P位於感測區域S外側。

隨後，在襯底110中形成多個溝槽112a，以分別限定多個第一通孔113a，並且在襯底110中形成多個溝槽112b，以分別限定多個第二通孔113b。在一些實施例中，可以通過蝕刻工藝來完成溝槽112a和112b。溝槽112a和112b沒有完全延伸穿過襯底110。換句話說，溝槽112a和112b是盲孔。在一些實施例中，可以通過熱氧化工藝來氧化溝槽112a和112b的 邊緣。這分別利用介電氧化物層114a和114b來塗覆溝槽112a和112b的內壁。圖1A中的第一通孔113a和第二通孔113b的數量是示例性的，而不應該限制本發明所要求的範圍。在一些實施例中，可以根據實際情況來合適地選擇第一通孔113a和第二通孔113b的數量。

然後，在溝槽112a和112b中分別形成多個隔離結構120a和120b。隔離結構120a分別圍繞第一通孔113a，並且隔離結構120b分別圍繞第二通孔113b。隔離結構120a和120b分別在襯底110與第一通孔113a/第二通孔113b之間提供隔離。在一些實施例中，隔離結構120a和120b由多晶矽或其他合適的材料製成。可以通過化學汽相沉積(CVD)工藝或其他合適的方法來完成隔離結構120a和120b。

在一些實施例中，在溝槽112a和112b中分別形成隔離結構120a和120b之後，可以執行化學機械拋光(CMP)工藝，以使隔離結構120a和120b的頂部光滑並且準備用於進一步處理。

在襯底110上形成介電層130，以覆蓋隔離塞120a和120b。在一些實施例中，介電層130可以由氧化物材料製成，並且可以通過化學汽相沉積工藝來形成。在一些實施例中，介電層130可以與利用熱氧化工藝形成的介電氧化物層114a和114b一起形成。介電層130用作襯底110與形成在介電層130的頂部上的部件之間的隔離層。而且，介電層130有助於設置在其上的隔膜140(見圖1B)的良好的粘合性和應力平衡。

參考圖1B，在介電層130上形成隔膜140。在圖1B中，隔膜140基本覆蓋整個介電層130，而不在這方面對所要求的範圍進行限制。在一些實施例中，隔膜140可以由矽(Si)、二氧化矽(SiO2)、氮化矽(SiN)、碳化矽(SiC)、氮氧化矽(SiON)或多孔矽製成，並且可以通過化學汽相沉積工藝來完成。

隨後，圖案化隔膜140和介電層130，以在隔膜140和介電層130這兩者中形成多個貫通孔135a。在第一通孔113a上形成貫通孔135a。因此，貫通孔135a分別暴露第一通孔113a。在一些實施例中，可以通過蝕刻工藝來圖案化貫通孔135a。

參考圖1C。加熱器150形成在隔膜140上方，並且通過貫通孔135a 電連接至第一通孔113a。例如，在隔膜140上方形成導電層(未示出)，並且通過貫通孔135a將該導電層附接至第一通孔113a。將導電層圖案化為加熱器150。更具體地，加熱器150包括圖案部分152和電連接至圖案部分152的至少兩個焊盤154。圖案部分152設置在襯底110的感測區域S上，並且焊盤154設置在襯底110的周圍區域P上。通過貫通孔135a將焊盤154分別物理連接至第一通孔113a。可以根據實際情況任意設計圖案部分152的圖案。在一些實施例中，可以通過物理汽相沉積(PVD)工藝來完成導電層，並且可以通過蝕刻工藝來圖案化導電層。

在一些實施例中，加熱器150具有約大於6×10-8ohm·m的電阻率。在一些實施例中，加熱器150的熔點在從約500℃至約3000℃的範圍內。例如，滿足上述條件的材料是(而不限於)鎢(W)合金、鈦鎢(TiW)、氮化鈦鋁(TiAlN)、鉭鋁(TaAl)、鉻(Cr)、鉑(Pt)、氮化鈦(TiN)、鉬(Mo)、多晶矽(poly-Si)、碳化矽(SiC)、氮化鉭(TaN)、氧化鉭(TaO)或它們的組合。

參考圖1D，介電層160形成並且覆蓋在加熱器150上。介電層160可以由氮化矽(SiN)製成，並且可以通過低壓化學汽相沉積(LPCVD)工藝來完成。隨後，圖案化介電層160、隔膜140和介電層130，以在介電層160、隔膜140和介電層130中形成多個貫通孔165b。貫通孔165b形成在第二通孔113b上並且與貫通孔135a分離。因此，貫通孔165b分別暴露第二通孔113b。在一些實施例中，可以通過蝕刻工藝來圖案化貫通孔165b。

參考圖1E，在介電層160上形成感測電極170，並且通過貫通孔165b將該感測電極電連接至第二通孔113b。例如，可以在介電層160上方形成另一導電層(未示出)，並且通過貫通孔165b將該導電層附接至第二通孔113b。然後，將導電層圖案化為感測電極170。更具體地，感測電極170包括圖案部分172和電連接至圖案部分172的至少兩個焊盤174。圖案部分172設置在襯底110的感測區域S上，並且焊盤174設置在襯底110的周圍區域P上。通過貫通孔165b將焊盤174分別地物理連接至第二通孔113b。可以根據實際情況任意設計圖案部分172的圖案。在一些實施例中，可以通過物理汽相沉積(PVD)工藝來完成導電層，並且可以通過蝕刻工 藝來圖案化導電層。在一些實施例中，感測電極170可以由以下材料製成：鎢(W)合金、鈦鎢(TiW)、氮化鈦鋁(TiAlN)、鉭鋁(TaAl)、鈦(Ti)、氮化鈦(TiN)、鉭(Ta)、氮化鉭(TaN)、氧化鉭(TaO)、氮化鉭矽(TaSiN)、鉑(Pt)、金(Au)或它們的組合。

隨後，在感測電極170上形成鈍化層180並且該鈍化層覆蓋該感測電極。鈍化層180可以由二氧化矽(SiO2)製成，並且可以通過化學汽相沉積(CVD)工藝來完成。然後，從襯底110的底側去除襯底的一部分，以暴露隔離結構120a和120b。例如，通過研磨工藝或其他合適的工藝來去除襯底110的部分。

參考圖1F，翻轉並且倒置圖1E的結構。然後，在襯底110的底面110b上形成多個連接元件310a和310b。本文中的「底面」是與附接至介電層130的表面相對的表面。例如，在襯底110的底側110b上形成另一導電層，將該另一導電層圖案化為連接元件310a和310b。連接元件310a和310b相互隔離並且分離。連接元件310a分別地連接至第一通孔113a，並且連接元件310b相應地連接至第二通孔113b。第一通孔113a分別地互連加熱器150與連接元件310a，並且第二通孔113b分別地互連感測電極170與連接元件310b。在一些實施例中，可以通過物理汽相沉積(PVD)工藝來完成該導電層，並且可以通過蝕刻工藝來圖案化該導電層。在一些實施例中，連接元件310a和310b可以由鋁銅(AlCu)或其他合適的材料製成。

隨後，在襯底110的感測區域S中形成開口116。開口116暴露隔膜140。在一些實施例中，通過蝕刻來完成開口116。利用該配置，隔膜140和設置在其上的層可以懸浮(suspend)在開口116上。

參考圖1G，另一方面，執行集成電路器件的互補金屬氧化物半導體(CMOS)器件200(見圖1L)的形成。應該注意，在一些實施例中，可以在形成氣體傳感器100之前執行CMOS器件200的形成(見圖1L)。在一些實施例中，可以在形成氣體傳感器100之後執行CMOS器件200的形成。在一些實施例中，可以同時執行CMOS器件200和氣體傳感器100的形成。

在圖1G中，在第二襯底220上形成半導體結構230。半導體結構230 可以包括電元件(未示出)和互連結構。電元件可以包括CMOS電晶體、二極體、電阻器、電容器、電感器和其他的有源和無源半導體器件。將互連結構配置為互連電元件。互連結構包括在多個介電層中包括金屬線和通孔(未示出)的多個金屬化層。金屬線和通孔可以由銅或銅合金形成，並且可以使用已知的鑲嵌工藝來形成。互連結構中的介電層可以由低k介電材料、極低k介電材料或矽製成。在其他的實施例中，互連結構可以包括公知的層間介電層(ILD)和金屬間介電層(IMD)。在圖1G中，半導體結構230包括互連結構232a和232b。

隨後，將第一襯底210接合至半導體結構230。因此，半導體結構230設置在第一襯底210與第二襯底220之間。在一些實施例中，第一襯底210和第二襯底220可以由矽或其他合適的材料製成。

參考圖1H，在一些實施例中，如果第一襯底210太厚，那麼可以執行減薄工藝，以減小第一襯底210的厚度。然後，在第一襯底210中以及在半導體結構230的一部分中形成多個溝槽222a和222b。在一些實施例中，可以通過蝕刻工藝來完成溝槽222a和222b。溝槽222a和222b分別暴露互連結構232a和232b。在一些實施例中，可以通過熱氧化工藝來氧化溝槽222a和222b的邊緣。分別利用介電氧化物層224a和224b來塗覆溝槽222a和222b的內壁，從而在第一襯底210與設置在溝槽222a和222b中的材料之間提供隔離。

隨後，在溝槽222a和222b中分別形成多個導電塞240a和240b。在一些實施例中，導電塞240a和240b由鎢(W)或其他合適的材料製成。可以通過化學汽相沉積(CVD)工藝或其他合適的方法來完成導電塞240a和240b。

在一些實施例中，在溝槽222a和222b中分別形成導電塞240a和240b之後，可以執行化學機械拋光(CMP)工藝，以使導電塞240a和240b的頂部光滑並且準備用於進一步處理。

參考圖1I，在第一襯底210上形成多個連接元件320a和320b。例如，在襯底210上形成另一導電層，並且將該另一導電層圖案化為連接元件320a和320b。連接元件320a和320b相互隔離並且分離。連接元件320a 分別地連接至導電塞240a，並且連接元件320b分別地連接至導電塞240b。因此，可以通過導電塞240a將連接元件320a分別地電連接至互連結構232a，並且可以通過導電塞240b將連接元件320b分別地電連接至互連結構232b。在一些實施例中，可以通過物理汽相沉積(PVD)工藝來完成導電層，並且可以通過蝕刻工藝來圖案化導電層。在一些實施例中，連接元件320a和320b可以由鍺(Ge)或其他合適的材料製成。

隨後，在第一襯底210中形成多個溝槽212，以隔離導電塞240a與240b之間的電信號。換句話說，溝槽212分別地圍繞導電塞240a和240b。在一些實施例中，可以通過蝕刻工藝來完成溝槽212。

參考圖1J，再次翻轉圖1F的結構並且設置在圖1I的結構上。例如，通過共晶接合工藝分別將連接元件320a和320b接合至連接元件310a和310b。共晶(溼)反應出現在連接元件310a和310b與連接元件320a和320b之間，從而形成共晶合金層。通過將連接元件310a、310b、320a和320b加熱至其共晶溫度來實現共晶反應，在該溫度下連接元件310a、310b、320a和320b的組合最初形成液態或熔融態(共晶態)。當連接元件310a、310b、320a和320b處於其共晶溫度時，連接元件310a、310b、320a和320b的界面處的材料一起擴散，以形成合金成分，即，共晶合金層。因此，可以將圖1F的結構和圖1I的結構接合在一起。

在一些實施例中，如果第二襯底220太厚，那麼可以再次翻轉圖1J的結構，並且執行研磨工藝，以減小第二襯底220的厚度。

參考圖1K，在鈍化層180中並且在襯底110的感測區域S上形成開口182。開口182暴露感測電極170的圖案部分172和介電層160的一部分。在一些實施例中，通過蝕刻來完成開口182。

隨後，在開口182中並且在感測電極170上形成氣體敏感膜190。在一些實施例中，可以使用諸如反應濺射、反應真空蒸發或其他合適的方法來形成氣體敏感膜190。根據感測的氣體，氣體敏感膜190可以由金屬氧化物製成，諸如氧化錫(SnO2)、氧化鋅(ZnO)、氧化銦(In2O3)或其他合適的材料。

參考圖1L，再次翻轉圖1K中的結構。在第二襯底220中並且在半導 體結構230的部分中形成多個貫通孔222a和222b，以分別暴露互連結構232a和232b。在一些實施例中，通過蝕刻工藝來完成貫通孔222a和222b。然後，在第二襯底220上共形地形成介電層250。在一些實施例中，介電層250可以由氧化物材料製成，並且可以通過化學汽相沉積工藝來完成。介電層250用作第二襯底220與形成在介電層250的頂部上部件之間的隔離層。

隨後，在介電層250中形成多個開口252，以分別地暴露互連結構232a和232b。然後，在貫通孔222a、222b和開口252中分別形成多個接觸件260a和260b。例如，可以在第二襯底220上形成另一導電層，並且將該另一導電層圖案化為形成接觸件260a和260b。接觸件260a電連接並且物理連接至互連結構232a，因此電連接至加熱器150。此外，接觸件260b電連接並且物理連接至互連結構232b，因此電連接至感測電極170。在一些實施例中，接觸件260a和260b可以由鋁銅(AlCu)或其他合適的材料製成。在一些實施例中，接觸件260a和260b可以是矽貫通孔(TSV)，並且不在這方面對所要求的範圍進行限制。

圖2是再次被翻轉之後的圖1L的集成電路器件的截面圖。CMOS器件200設置在氣體傳感器100的襯底110下面。連接元件310a、310b、320a和320b設置在氣體傳感器100與COMS器件200之間並且電連接至該氣體傳感器和該CMOS器件。通過氣體傳感器100與CMOS器件200的接合，CMOS器件200可以控制氣體傳感器100並且還接收該氣體傳感器的感測信息。更具體地，CMOS器件200向加熱器150提供電壓，使加熱器150生成熱量。在一些實施例中，氣體傳感器100的工作溫度為約400℃至約500℃或更高。將感測電極170加熱至工作溫度。當預定的氣體流入開口116和182時，通過氣體敏感膜190來感測預定的氣體，並且相應地改變感測電極170的電阻率。因此，CMOS器件200可以測量感測電極170的電阻率並且感測氣體。

在一些實施例中，加熱器150的熔點在約500℃至約3000℃的範圍內。由於加熱器的工作溫度不太高，所以加熱器150的熔化溫度可以在約500℃至約3000℃的範圍內。例如，滿足上述條件的材料是(而不限於)鎢(W) 合金、鈦鎢(TiW)、氮化鈦鋁(TiAlN)、鉭鋁(TaAl)、鉻(Cr)、鉑(Pt)、氮化鈦(TiN)、鉬(Mo)、多晶矽(poly-Si)、碳化矽(SiC)、氮化鉭(TaN)、氧化鉭(TaO)或它們的組合。這些材料可以代替純鎢(W)，雖然該純鎢具有更高的熔點(約3410℃)但是該純鎢會導致氣體傳感器中的應力問題。在製造工藝期間，上述材料改善了由純鎢(W)所導致的應力問題。

在一些實施例中，加熱器150的電阻率約大於6×10-8ohm·m，從而該加熱器150的電阻率大於純鎢(W)的電阻率。因此，加熱器150的加熱效率比純鎢(W)的加熱效率好。此外，在一些實施例中，圖案部分的線寬度L為約0.1μm至約25μm。通過該小線寬度L，可以進一步增大加熱器150的電阻。

通過連接元件310a、310b、320a和320b將氣體傳感器100與CMOS器件200彼此垂直堆疊。本文中的詞語「垂直」實質上是氣體傳感器100中的層(介電層130、隔膜140、加熱器150、介電層160、感測電極170、鈍化層180和氣體敏感膜190)的堆疊方向。利用該配置，可以減小整個集成電路器件的布局面積，並且可以減小集成電路器件的尺寸。接觸件260a、260b與導電塞240a、240b設置在互連結構232a、232b的相對側。因此，CMOS器件200可以從集成電路器件的背側(CMOS器件200的與接合至氣體傳感器100的側面相對的側面)與外部電路通信。此外，襯底110可以在CMOS器件200與加熱器150之間具有良好的熱隔離。因此，襯底110可以防止由加熱器150生成的熱量損壞CMOS器件200。

在圖2中，加熱器150包括單層。然而，不在這方面對所要求的範圍進行限制。圖3是根據本發明的各個實施例的氣體傳感器100。為了簡潔，圖3中省略了鈍化層180和氣體敏感膜190(見圖2)。在圖3中，加熱器包括多層，即，加熱器層150和155。加熱器層155設置在加熱器層150上面，並且附加的介電層145設置在加熱器層150與155之間。加熱器層150和155的材料可以相同或不同。在圖3中，加熱器層150和155的圖案部分152和157相同。然而，在一些其他的實施例中，該加熱器層150和155的圖案部分152和157可以不同。在圖3中，加熱器層150和155 的焊盤154和159連接至相同的第一通孔113a。然而，在一些其他的實施例中，它們可以連接至不同的第一通孔113a。在一些其他的實施例中，加熱器可以包括彼此堆疊的兩個以上的層，以提高氣體傳感器100的加熱效率。圖3的其他相關結構細節與圖2類似，因此下文中不再重複這方面的描述。

圖4是根據本發明的各個實施例的隔膜140的頂視圖。區域P'對應於襯底110的周圍區域P(見圖2)，並且區域S'對應於襯底110的感測區域S(見圖2)。在圖4中，隔膜140包括懸浮部分142、周圍部分144和多個橋接部分146。懸浮部分142設置在區域S'中，即，設置在襯底110的感測區域S上面。周圍部分144圍繞懸浮部分142，並且設置在區域P'中，即，設置在襯底110的周圍區域P上面。橋接部分146分別地地連接懸浮部分142與周圍部分144。因此，橋接部分146中的兩個、懸浮部分142和周圍部分144限定貫通孔148。此外，通過隔膜140的貫通孔148暴露設置在隔膜140上面的所有層(即，圖2所示的加熱器150、介電層160、感測電極170、鈍化層180和氣體敏感膜190)。利用該配置，可以將由加熱器150生成的熱量阻擋在區域S'中，並且難以洩露至周圍部分144。然而，在一些其他的實施例中，如圖2所示，可以省略隔膜140的貫通孔148。

在上述實施例中，加熱器的熔點在約500℃至約3000℃的範圍內。滿足該條件的材料可以代替純鎢(W)，雖然該純鎢具有更高的熔點(約3410℃)但是該純鎢會導致氣體傳感器中的應力問題。在製造工藝期間，上述材料改善了由純鎢(W)導致的應力問題。此外，加熱器的電阻率約大於6×10-8ohm·m。因此，加熱器的加熱效率比純鎢(W)的加熱效率好。

根據本發明的一些實施例，一種氣體傳感器包括襯底、加熱器、介電層、感測電極和氣體敏感膜。襯底具有感測區域和圍繞感測區域的周圍區域，並且襯底還具有設置在感測區域中的開口。將加熱器設置為至少位於開口上面，並且加熱器的電阻率約大於6×10-8ohm·m。介電層設置在加熱器上。感測電極設置在介電層上。氣體敏感膜設置在感測電極上。

根據本發明的一些實施例，一種集成電路器件包括氣體傳感器、互補金屬氧化物半導體(CMOS)器件和多個連接元件。氣體傳感器包括襯底、 加熱器、介電層、感測電極和氣體敏感膜。襯底具有感測區域和感測區域外側的周圍區域。襯底還具有設置在感測區域中的開口。將加熱器設置為至少位於開口上面。加熱器的熔點在約500℃至約3000℃的範圍內。介電層覆蓋加熱器。感測電極設置在介電層上。氣體敏感膜設置在感測電極上。互補金屬氧化物半導體器件設置在氣體傳感器的襯底下面。連接元件設置在氣體傳感器與互補金屬氧化物半導體器件之間並且電連接至該氣體傳感器和該互補金屬氧化物半導體器件。

根據本發明的一些實施例，一種用於製造氣體傳感器的方法包括：將加熱器形成為至少位於襯底的感測區域上或上面。襯底具有感測區域和圍繞感測區域的周圍區域。加熱器的電阻率約大於6×10-8ohm·m。在加熱器上形成介電層。在介電層上形成感測電極。在感測電極上形成氣體敏感膜。

上面論述了若干實施例的部件，使得本領域普通技術人員可以更好地理解本發明的各個方面。本領域普通技術人員應該理解，可以很容易地使用本發明作為基礎來設計或更改其他用於達到與這裡所介紹實施例相同的目的和/或實現相同優點的工藝和結構。本領域普通技術人員也應該意識到，這種等效構造並不背離本發明的精神和範圍，並且在不背離本發明的精神和範圍的情況下，可以進行多種變化、替換以及改變。