一種製備相變存儲器納米加熱電極的方法
2023-05-23 20:02:01 1
專利名稱：一種製備相變存儲器納米加熱電極的方法
技術領域：
本發明涉及一種製備相變存儲器納米加熱電極的方法，具體地說是一種通過製備環狀納米加熱電極，從而避免納米小孔填充材料難的問題，達到納米填充同樣的加熱效果。屬於微電子學中納米材料的製備工藝與電學表徵領域。
背景技術：
在目前的新型存儲技術中，基於硫系半導體材料的相變存儲器(chalcogenide based RAM，C-RAM)具有成本低，速度快，存儲密度高，製造簡單且與當前的CMOS(互補金屬-氧化物-半導體)集成電路工藝兼容性好的突出優點，受到世界範圍的廣泛關注。此外，C-RAM具有抗輻照(抗總劑量的能力大於1Mrad(Si))、耐高低溫(-55-125℃)、抗強振動、抗電子幹擾等性能，在國防和航空航天領域有重要的應用前景。自2003年起，國際半導體工業協會一直認為相變存儲器最有可能取代目前的SRAM(靜態隨機存取存儲器)、DRAM(動態隨機存取存儲器)和FLASH存儲器(閃速存儲器)等當今主流產品而成為未來存儲器主流產品的下一代半導體存儲器件，最近美國空間理事會發表申明認為C-RAM技術是高安全高可靠計算機晶片材料的突破，該存儲技術的研究為戰用計算機晶片提供前所未有的保障，該技術可能會引發計算機的一次革命性的變革。
目前國際上主要的電子和半導體公司都在致力於C-RAM的研製。主要研究單位有Ovonyx、Intel、Samsung、IBM、Bayer、ST Micron、AMD、Panasonic、Sony、Philips、British Areospace、Hitachi和Macronix等。2005年5月份，美國IBM、德國英飛凌科技、臺灣旺宏電子(Macronix International)宣布聯合研究開發相變存儲器，派遣20～25名技術人員專門參與此項研究。3家公司分別提供各自擅長的技術進行研究，具體來說，就是將把IBM擁有的有關材料以及物理特性的基礎研究能力，英飛凌擁有的各種內存產品的研究、開發和量產技術能力，以及旺宏電子的非揮發性內存技術能力集成到這項研究中。
針對目前C-RAM快速發展的現狀，要想儘快實現其實用化、產業化，達到「更快、更小、更冷」的目標，C-RAM器件尺寸必需進一步縮小，器件中相變材料發生相變區域的尺寸和加熱電極尺寸進一步縮小，達到深亞微米以致納米量級，從而降低硫系材料發生相變所需的電流/電壓，降低相變存儲器單元的功耗。
目前製備相變存儲器加熱電極的方法多般是利用各種刻蝕的方法製備出小孔洞，然後填充相變材料或者電極材料。例如利用聚焦離子束刻蝕技術在介質層上製備出納米小孔，然後用磁控濺射W的方法在小孔中填充加熱電極材料(如W、Pt等)，再經過拋光形成納米電極。但是當小孔的直徑在200nm以下時，在其中填充W或其它加熱材料比較困難，W等材料往往只是堆積在孔口，很難進入孔中，孔內存在有很多空洞，導致接觸不良甚至斷路。此外，利用聚焦離子束刻蝕技術打孔效率比較低，費用比較高。本發明就是針對隨著相變存儲器體積的不斷減小，如何實現減小納米加熱電極面積以及增加電極的可靠性問題而提出的一種簡單、實用的新方法。
發明內容
本發明提供一種製備相變存儲器納米加熱電極的方法。針對目前納米孔洞填充金屬材料(W、Pt)等的困難，提出的一種製備環狀納米加熱電極的方法。首先通過微納加工技術，在長有SiO2或其它介質的襯底上製備較大尺寸的孔洞，接著利用通常的CVD技術在該孔洞中澱積一層幾個納米的加熱金屬層(W、Pt等具有一定電阻率的金屬材料)，然後再在孔洞裡填充介質層，最後進行化學機械拋光(CMP)，從而形成一個個的環狀納米電極。本發明是利用較大直徑的環狀加熱電極實現具有同樣面積的較小直徑的柱狀加熱電極的效果，避免了小尺寸納米孔洞的填充電極材料的困難，同時本發明不僅僅適用於解決相變存儲器納米加熱電極問題，同樣適用於其它電子器件特別是納電子器件所需的納米加熱電極的製備，具有很大的實用價值。本發明的主要工藝步驟如下(a)利用高真空磁控濺射方法在Si襯底或其它襯底上澱積一層底電極，在底電極上原位濺射生長50nm-500nm厚的SiO2或SiNx介質層；(b)在上述介質層上利用電子束刻蝕技術或其它刻蝕技術製備納米孔洞陣列，孔洞的直徑在300nm-600nm，孔洞的底部與底電極相連；
(c)利用CVD技術在步驟(b)制出的小孔內澱積厚度10nm左右的加熱電極材料為金屬W或Pt，沉積時使用的反應氣體為WF6、SiH4和H2的混合氣體，三種氣體的體積比為2∶1∶1；(d)在澱積了金屬的小孔內填充SiO2、SiNx等介質材料，填滿整個孔洞；(e)採用化學機械拋光(CMP)技術，將小孔外的介質材料(SiO2或SiNx等)和金屬材料(W)去除，得到環狀納米電極陣列，環狀納米電極的外徑與內徑之差為10nm-20nm；(f)在上述帶有環狀納米電極陣列的襯底上製備相變材料、絕熱材料和上電極材料，通過剝離或者刻蝕的方法形成相變存儲器器件單元陣列；(g)將上述具有環狀納米加熱電極的相變存儲器器件單元連接到電學測量系統中，進行相變存儲器器件單元的寫、擦、讀操作，研究其存儲特性和疲勞特性，研究其電流-電壓(I-V)特性、電阻-點流(R-I)特性、電流-時間(I-t)特性等，相變電流小於0.1mA，相變前後阻值相差一個量級以上。
所述的襯底材料無限制，可以是常用的Si片，GaAs等半導體材料，也可以是石英玻璃，陶瓷基片等介質材料或金屬材料。
所述的底電極不受限制，可以是鋁、銅等常用的導體材料，其厚度為200-400nm。
所述的介質材料為常用的SiO2、SiNx等材料，厚度50nm-500nm。
所述的介質層上的孔洞可以用電子束光刻法、聚焦離子束刻蝕法、電子束曝光和反應離子刻蝕法等方法獲得。
所述的加熱電極的材料為W、Pt等具有一定電阻率的材料，甚至可以再在W、Pt等上沉積一層幾個納米厚的高電阻率的加熱材料如TiW、TiAlN等，從而提高加熱效果，降低操作電流。
所述的化學機械拋光(CMP)後得到的環狀納米電極的表面平整度很高，甚至可以達到納米級，不影響後續的長膜工藝。
所述的剝離方法是先在帶有環狀納米電極的襯底表面塗敷一層光刻膠，然後通過陰光刻版曝光後露出環狀納米電極，其它地方有光刻膠，長完各層材料後用丙酮將光刻膠連同光刻膠上的材料一同去除，最後只剩下電極區域的相變材料、絕熱材料和上電極，形成相變存儲器器件單元陣列。
所述的刻蝕的方法是在帶有環狀納米電極的襯底上長完相變材料、絕熱材料和上電極後，通過甩膠、陽光刻版曝光後環狀納米電極區域被光刻膠保護起來，然後利用反應離子刻蝕或其它刻蝕方法去除環狀納米電極以外的材料，形成相變存儲器器件單元。
所述環狀納米電極與相變材料的交疊面積可以在最小值和最大值之間變化，最小值為不交疊時的0，最大值為完全交疊時環狀納米電極本身的面積，從而相變所需的電流也隨著交疊面積的變化而變化。
本發明提供了一種簡單、實用的相變存儲器納米加熱電極的製備方法，本發明同樣適用於其它需要用到納米電極的器件。
圖1孔洞內依次澱積和填充加熱電極材料和介質材料的剖面結構示意圖；圖2將圖1所示的結構進行化學機械拋光(CMP)後得到的剖面結構示意圖。
圖3在拋光後帶有環狀納米電極的襯底表面上濺射相變材料後的剖面結構示意4經剝離或刻蝕相變材料後得到的結構示意圖。
圖5在圖4的結構上覆蓋一層絕熱材料後的結構示意圖。
圖6刻除相變材料上的絕熱材料，作為上電極的引線孔。
圖7在孔內澱積電極材料，刻除孔以外的電極材料，從而得到相變存儲器器件單元陣列。
圖8相變材料和環狀納米電極只有部分交疊的相變存儲器器件單元陣列。
圖中1.介質層；2.底電極；3.絕熱層；4.加熱電極；5.相變材料；6.上電極。
具體實施例方式
下面通過具體實施例，進一步闡明本發明的實質性特點和顯著的進步，但本發明決非僅局限於所述的實施例。
實施例1(1)在Si襯底上熱生長100nm厚的SiO2或利用PECVD(等離子體增強化學氣相沉積)製備100nm厚的SiNx介質膜，然後在SiO2或SiNx上利用磁控濺射或蒸鍍的方法製備一層80nm厚的Al膜作為底電極；(2)利用PECVD或濺射的方法在底電極Al膜上製備300nm-500nm厚的SiO2，PECVD製備SiO2的源為TEOS(正矽酸乙酯)；(3)在上述300nm-500nm厚SiO2上利用電子束刻蝕技術製備納米孔洞，孔洞底部與底電極相連，孔洞直徑在300nm-600nm範圍；(圖1)(4)利用CVD技術在孔洞裡澱積W薄膜，反應源為WF6、SiH4和H2三者按2∶1∶1；體積比的混合物，厚度約5-10nm；利用CVD或濺射方法在孔洞內填充Si02或SiNx介質材料，直至孔洞填滿；(5)利用化學機械拋光技術(CMP)拋除孔洞以外區域的W、SiO2或SiNx介質材料；(圖2)(6)磁控濺射相變材料GeSbTe，厚度約80nm，本底真空為3×10-6Torr，濺射真空為0.08Pa，功率100W；(圖3)(7)利用剝離和刻蝕技術製備出相變材料單元(圖4)和上電極(圖6)，從而得到相變存儲器器件單元；(圖7)(8)將該相變存儲器器件單元連接到電學測量系統中，進行相變存儲器器件單元的寫、擦、讀操作，研究其存儲特性和疲勞特性等。
實施例2在實施例1的第1步到第6步完成之後，利用剝離和刻蝕技術製備出相變材料和環狀納米電極只有部分交疊的相變存儲器器件單元(圖8)，這樣的相變存儲器器件單元的相變電流可以進一步減小。
實施例3將實施例1的襯底換成金屬襯底，如Al、Au等，其它同實施例1的(2)-(8)步驟，可得到與實施例1類似的結果。
實施例4將實施例1的襯底換成陶瓷、石英或其它絕緣材料襯底，在其上濺射製備100nm厚的SiO2或利用PECVD製備100nm厚的SiNx介質膜，其它同實施例1，可得到與實施例1類似的結果。
實施例5在實施例1第4步利用CVD的方法澱積W薄膜以後，接著再製備一層幾個納米厚具有更高電阻率的加熱材料如TiW、TiAlN等，然後再填充介質材料。其它步驟同實施例一。這樣可以得到更好的加熱效果，降低器件的操作電流。
權利要求
1.一種製備相變存儲器納米加熱電極的方法，其特徵在於(a)在襯底上製備一金屬層作為底電極，然後製備一層介質材料，最後利用微納加工技術在介質層上製備孔洞陣列；孔洞的底部與底電極相連；(b)在介質孔洞側壁和底部製備一層加熱電極材料；(c)在上述製備完加熱電極材料的孔洞裡填充介質材料；(d) 利用化學機械拋光拋除孔洞以外的介質材料和加熱電極材料，從而在襯底上形成環狀納米電極陣列；(e)在上述帶有環狀納米電極陣列的襯底上製備相變材料、絕熱材料和上電極材料，通過剝離或者刻蝕的方法形成相變存儲器器件單元陣列。
2.按權利要求1所述的一種製備相變存儲器納米加熱電極的方法，其特徵在於所述的襯底材料無限制，是常用的Si片、GaAs半導體材料、石英玻璃、陶瓷基片中一種。
3.按權利要求1所述的一種製備相變存儲器納米加熱電極的方法，其特徵在於所述的底電極不受限制，是鋁、銅通常的導體材料中一種，厚度為200-400nm。
4.按權利要求1所述的一種製備相變存儲器納米加熱電極的方法，其特徵在於介質材料為常用的SiO2或SiNx材料，厚度50nm-500nm。
5.按權利要求1所述的一種製備相變存儲器納米加熱電極的方法，其特徵在於所述的介質層上的孔洞是用電子束光刻法、聚焦離子束刻蝕法、電子束曝光和反應離子刻蝕法中任意一種方法獲得的，孔洞的直徑為300-600nm。
6.按權利要求1所述的一種製備相變存儲器納米電極的方法，其特徵在於加熱電極的材料為W或Pt；或在W或Pt上再沉積一層幾個納米厚的TiW或TiAlN，是用CVD方法沉積的，沉積時反應氣體為WF6、SH4和H2混合氣體，三者體積比為2∶1∶1。
7.按權利要求1所述的一種製備相變存儲器納米電極的方法，其特徵在於化學機械拋光後得到的環狀納米電極的表面平整度達到納米級，環狀納米電極的外經與內經之差為10nm-20nm。
8.按權利要求1所述的一種製備相變存儲器納米加熱電極的方法，其特徵在於所述的剝離方法是先在帶有環狀納米電極的襯底表面塗敷一層光刻膠，然後通過陰光刻版曝光後露出環狀納米電極，其它地方有光刻膠，長完各層材料後用丙酮將光刻膠連同光刻膠上的材料一同去除，最後只剩下電極區域的相變材料、絕熱材料和上電極，形成相變存儲器器件單元陣列。
9.按權利要求1所述的一種製備相變存儲器納米加熱電極的方法，其特徵在於所述的刻蝕的方法是在帶有環狀納米電極的襯底上長完相變材料、絕熱材料和上電極後，通過甩膠、陽光刻版曝光後環狀納米電極區域被光刻膠保護起來，然後利用反應離子刻蝕或其它刻蝕方法去除環狀納米電極以外的材料，形成相變存儲器器件單元陣列。
10.按權利要求1所述的一種製備相變存儲器納米加熱電極的方法，其特徵在於所述的環狀納米電極與相變材料的交疊面積是再最小值和最大值之間變化的，最小值為不交疊時的0，最大值為完全交疊時環狀納米電極本身的面積，從而相變所需的電流也隨著交疊面積的變化而變化。
全文摘要
本發明涉及一種製備相變存儲器納米加熱電極的方法，首先通過微納加工技術，在SiO
文檔編號H01L45/00GK1808706SQ200510111118
公開日2006年7月26日 申請日期2005年12月2日 優先權日2005年12月2日
發明者吳良才, 宋志棠, 劉波, 封松林, 陳邦明 申請人:中國科學院上海微系統與信息技術研究所