像素裝置的製作方法

2023-05-15 18:02:56 2

專利名稱：像素裝置的製作方法
技術領域：
本發明涉及一種像素裝置，且特別涉及一種利用布局技術增加其所包含 的存儲電容電容量的像素裝置。
背景技術：
液晶顯示面板由像素陣列所組成，而像素陣列包括多個像素裝置。圖1
為傳統像素裝置100的電路圖。請參照圖1，像素裝置100包含有開關元件 110、存儲電容130及液晶單元120。開關元件IIO例如為電晶體，其柵極耦 接掃描線Lll以接收掃描驅動信號，其第一源/漏極耦接數據線L12以接收 數據驅動信號，且其第二源/漏極耦接液晶單元120的電極M1及存儲電容 130的電極M2。液晶單元120的另一電極M3及存儲電容130的另一電極 M4則分別耦接共同電壓Vcom及參考電壓Vref。
當掃描驅動信號致能而使開關元件110導通時，具有像素電壓Vpix的 數據驅動信號便會通過數據線L12提供至液晶單元120，使液晶單元l兀響 應其所接收的數據驅動信號，進而控制液晶的轉動及透光率。然而，液晶單 元120的電極Ml及M3之間的漏電流效應，將使得所提供的像素電壓逐漸 降低。因此，在畫面掃描期間，需要通過存儲電容130用來維持液晶單元120 電極Ml及M3之間的電壓差。
在像素裝置中，存儲電容130是很重要的元件，其依據布局及工藝技術 可分為三種不同結構，即多晶矽層-絕緣層-多晶矽層(poly-insulator-poly, PIP) 結構，金屬層-絕緣層-金屬層(metal-insulator-metal, MIM)結構，以及金屬氧 4匕物石圭(metal-oxide-silicon， MOS)結構。
圖2A為傳統像素裝置的電路圖。請參照圖2A,像素裝置200包括開關 元件210、液晶單元220及存儲電容230，其中存儲電容230為多晶矽層-絕 緣層-多晶矽層結構。在此，開關元件210、液晶單元220及存儲電容230的 連接關係如圖l所示。圖2B為圖2A中存儲電容230的布局結構圖。請參 照圖2A及圖2B，存儲電容230的電極P21及P22分別為由第一多晶矽層及第二多晶矽層組成，且絕緣層IN21耦接於電極P21與P22之間。請參照圖 2B，第一多晶矽層所組成的電極P21耦接至第一金屬層的第一部分所組成的 電極M211，其中參考電壓Vref為提供至電極M211。第二多晶矽層所組成 的電極P22耦接至第 一金屬層的第二部分所組成的電極M212 ，其中像素電 壓Vpix為提供至電極M212。圖2A及圖2B所繪示的像素結裝置可應用在 矽基液晶(Liquid Crystal On Silicon ,LCOS )面板，且液晶單元220的電極 M23須經由第二金屬層所組成的電極M22,而耦接至具有像素電壓Vpix的 電極M212，其中電極M23作為金屬鏡面或反射器。
圖3A為傳統像素裝置的電路圖。請參照圖3A,像素裝置300包括開關 元件310、液晶單元320及存儲電容330。存儲電容330為金屬氧化物矽結 構。在此，開關元件310、液晶單元320及存儲電容330的連接關係如圖1 所示。圖3B為圖3A中存儲電容330的布局結構圖。請參照圖3A及圖3B, 存儲電容330的電極D31及P31分別為由擴散層及多晶矽層所組成的，其中 絕緣層IN31耦接於電極D31與P31之間。請參照圖3B,擴散層所組成的電 極D31耦接第 一金屬層的第 一部分所組成的電極M311 ，其中參考電壓Vref 提供至電極M311。多晶矽層所組成的電極P31耦接第一金屬層的第二部分 所組成的電極M312，其中像素電壓Vpix提供至電極M312。另外，液晶單 元320的電極M33經由第二金屬層組成的電極M32而耦接具有像素電壓 Vpix的電極M312。
圖4A為傳統像素裝置的電路圖。請參照圖4A，像素裝置400包括開關 元件410、液晶單元420及存儲電容430，其中存儲電容430為金屬層-絕緣 層-金屬層結構。在此，開關元件410、液晶單元420及存儲電容430的連接 關係為如圖1所示。圖4B為圖4A中存儲電容430的布局結構圖。請參照 圖4A及圖4B，存儲電容430的電極M41及M44為分別由第一金屬層及電 容上置金屬層(capacitor top metal, CTM)所組成的，其中絕緣層IN41為耦接 於電極M41與M44之間。電容上置金屬層所組成的電極M44耦接第二金屬 層所組成的電極M42,其中像素電壓Vpix提供至電極M42,且參考電壓Vref 提供至電極M41。另夕卜，液晶單元420的電極M43耦接具有像素電壓Vpix 的電極M42。
在互補金屬氧化物半導體的工藝中，存儲電容通常採用PIP結構及MOS 結構實現。這些存儲電容布局於與電晶體相同的平面上，當像素裝置的布局
5面積逐漸縮小時，存儲電容的電容量便會急遽地降低。另外，以往存儲電容
為採用單一結構，例如PIP結構、MIM結構或MOS結構，來實現像素裝置， 造成像素裝置在布局上的空間未能有效地利用。因此，在與以往像素裝置相 同的布局面積下，如何使存儲電容獲得最大的電容量，或者在像素裝置布局 面積縮小的情況下，如何維持所需的電容量，都是值得研究及探討的重要課 題。

發明內容
有鑑於此，本發明提供一種像素裝置，利用像素裝置有限的布局面積， 增加像素裝置的電容量，並且在此像素裝置所組成的顯示面板尺寸縮小時， 維持所需的電容量。
本發明提出一種像素裝置，其包括第一開關、第一及第二電容。第一開 關的輸入端及控制端分別接收像素信號及控制信號，且第一開關的輸出端依 據控制信號選^^性地傳送像素信號至像素電極。第一電容具有第一金屬層的 第一部分、第二金屬層及第一電介質層，其中第一金屬層的第一部分及第二 金屬層分別耦接參考電壓及像素電極，且第一電介質層耦接於第一金屬層的 第一部分與第二金屬層之間。第二電容具有第一多晶矽層、電極層及第二電 介質層，其中第二電介質層耦接於第一多晶矽層與電極層之間。而第二電容
並聯於第一電容。
上述的像素裝置，在一實施例電極層為第二多晶矽層。
上述的像素裝置，在一實施例中電極層為擴散層。
本發明所提出的像素裝置，其為利用布局技術，在像素裝置既有的布局 空間內形成多個並聯的電容。由此，此像素裝置無須增加布局面積，即可增 加電容量。而將此像素結構應用來組成顯示面板，也能在顯示面板尺寸變小 的情況下，維持所需的電容量。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合 所附圖示，作詳細"i兌明如下。


圖1為傳統像素裝置的電路圖。 圖2A為傳統像素裝置的電路圖。
6圖2B為圖2A中存儲電容的布局結構圖。
圖3A為傳統像素裝置的電路圖。
圖3B為圖3A中存儲電容的布局結構圖。
圖4A為傳統像素裝置的電路圖。
圖4B為圖4A中存儲電容的布局結構圖。
圖5A為本發明的一實施例的像素裝置的電路圖。
圖5B為本發明實施例圖5A中電容的布局結構圖。
圖5C為本發明的一實施例的像素裝置電路圖。
圖5D為本發明實施例圖5C中電容的布局結構圖。
圖6A為本發明的一實施例的像素裝置的電路圖。
圖6B為本發明實施例圖6A中電容的布局結構圖。
圖6C為本發明實施例圖6A中電容的布局結構圖。
圖7A為本發明的一實施例的像素裝置的電路圖。
圖7B為本發明實施例圖7A中電容的布局結構圖。
附圖標記說明
100、 200、 300、 400、 500、 600、 700:像素裝置
110、 210、 310、 410、 510、 610、 710:開關元件
120、 220、 320、 420、 520、 620、 720:液晶單元
130、 230、 330、 430、 530~550、 630、 640、 730、 740、 750:電容
Lll、 L21、 L31、 L41、 L51、 L61、 L71:掃描線
L12、 E22、 L32、 L42、 L52、 E62、 L72:數據線
Vcom:共同電壓
Vref:參考電壓
Vpix、 Vp:像素電壓
M1 M4、 M211 、 M212、 M22、 M23、 M311 、 M312、 M32、 M33、 M41 M44、 M511、 M512、 M52 M54、 M611、 M612、 M62 M64、 M711、 M712、 M72 M74、 P21、 P22、 P31、 P51、 P61、 P62、 P71、 P72、 D31、 D51、 D71:電極
IN21、 IN31、 IN41、 IN51、 IN52、 IN61、 IN62、 IN71、 IN72、 IN73:
電介質層
具體實施例方式
圖5A為本發明的一實施例的像素裝置500的電路圖。請參照圖5A,像 素裝置500可用以組成顯示面板，且像素裝置500包括開關510、液晶單元 520、電容530及540。在本實施例中，開關510例如為電晶體或者其他半導 體開關裝置。而在此所提及的顯示面板例如為矽基液晶(Liquid Crystal On Silicon ，LCOS )面板，其中液晶單元520的像素電極M53則為金屬鏡面或反 射器，以反射光源。開關510的輸入端耦接數據線L52以接收像素信號，開 關510的控制端耦接掃描線L51以接收控制信號，且開關510的輸出端選擇 性地傳送像素信號到液晶單元520的像素電極M53。當控制信號致能而使開 關510導通時，具有像素電壓Vp的像素信號會經由數據線L52及導通的開 關510，而傳送到液晶單元520的像素電極M53。液晶單元520的電極M55 例如為氧化銦錫(indium tin oxide, ITO)電極，且電極M55耦接共同電壓 Vcom。因此，液晶單元520可以響應像素信號，以控制液晶的轉動。
另夕卜，電容530的電極M52及M511分別耦接液晶單元520的像素電極 M53及參考電壓Vref。電容540的電極P51及D51分別耦接液晶單元520 的像素電極M53及參考電壓Vref。並聯的電容540與電容530等效於存儲 電容。在本實施例中，電容530為金屬層-絕緣層-金屬層 (metal-insulator-metal，以下簡稱MIM)結構，而電容540則為金屬氧化物矽 (metal-oxide-silicon,以下簡稱MOS)結構。
圖5B為本發明實施例圖5A中電容530及540的布局結構圖。請參照 圖5A及圖5B,電容530的電極M511及M52分別由第一金屬層的第一部 分及第二金屬層組成，而第一電介質層IN51例如為絕緣體，其耦接於電極 M511與M52之間。電容540的電極D51及P51分別為由擴散層及第一多晶 矽層所組成的，其中第二電介質層IN52如為絕緣體，且第二電介質層IN52 耦才妄於電才及D51與P51之間。
請參照圖5B，在本實施例中，開關510的輸出端經由金屬貫孔(via)， 而耦接至第一金屬層的第二部分所組成的電極M512,且當開關510導通時， 像素電壓Vp便會提供至電極M512。值得注意的是，電極M511及M512分 別由第一金屬層的不同部分組成，且二者未電性連接。為了提供像素電壓 Vp至電容530的電極M52及電容540的電極P51,第二金屬層所組成的電 極M52經由金屬貫孔，而耦接第一金屬層的第二部分所組成的電極M512,
8且第 一多晶珪層所組成的電極P51經由接角蟲層(contact)，而耦接電極M512 。 像素電極M53經由金屬貫孔，而耦接第二金屬層所組成的電極M52,以獲 得像素電壓Vp。除此之外，將參考電壓Vref提供至第一金屬層的第一部分 所組成的電極M511，並且使擴散層所組成的電極D51經由接觸層而耦接電 極M511,以獲得參考電壓Vref。
本實施例利用像素裝置500既存的空間，形成MIM結構的電容530。 對照先前技術，在保持像素裝置500的布局面積不變的情況下，並聯的電容 530及540則具有較高的電容量。如果將本實施例的像素裝置500應用在小 尺寸顯示面板(例如手機)上，則像素裝置500可維持其所需的電容量。請 參照圖5B，因為電極M511及M52由不同的金屬層組成，造成電極M511 及M52間的距離太長，以致於電容530不能具有足夠的電容量。這是因為 電容的電容量與兩電極之間的距離成反比。在本發明另一實施例，像素裝置 更加入了電容上置金屬層(capacitort叩metal,以下簡稱CTM層)，以增其電答量。
圖5C為本發明的一實施例的像素裝置500的電路圖。請參照5C,其與 圖5A及圖5B的不同之處在於圖5B的電容550還包含有CTM層所組成的 電極M54。圖5D為本發明實施例圖5C中電容540及550的布局結構圖。 請參照圖5D， CTM層組成的電極M54耦接於第二金屬層所組成的電極M52 與第一電介質層IN51之間，其中電極M54經由金屬貫孔而耦接電極M52， 以獲得像素電壓Vp。
圖6A為本發明的一實施例的像素裝置600的電路圖。請參照圖6A,像 素裝置600包括開關610、液晶單元620、電容630及電容640，其中電容 630為MIM結構，而電容640則為多晶矽層-絕緣層-多晶矽層 (poly-insulator-poly，以下簡稱PIP)結構。在本實施例中，假設像素裝置600 用以組成矽基液晶顯示面板，則液晶單元620的像素電極M63為金屬鏡面 或反射器。開關610例如為電晶體，且電晶體的柵極、第一源/漏極及第二源 /漏極則分別作為開關610的控制端、輸入端及輸出端。本領域普通技術人員 可以視設計及環境所需而採用N型電晶體、P型電晶體或其他半導體開關裝 置來實現開關610，並不局限於本實施例。像素裝置600的電路運作方式與 圖5所示的像素裝置500相同，故不加以贅述。
圖6B為本發明實施例圖6A中電容630及640的布局結構圖。請同時參照圖6A及圖6B，電容630的電極M611及M64分別由第一金屬層的第 一部分及CTM層組成，其中第一電介質層IN61例如為絕緣體，其耦4妄於電 極M611與M64之間。另外，電容630的電極M62由第二金屬層組成，且 經由金屬貫孔而耦接CTM層組成的電極M64,以提供像素電壓Vp至電極 M64(於後詳述)。電容640的電極P61及P62分別由第一多晶矽層及第二多 晶矽層組成，其中第二電介質層IN62例如為絕緣體，其耦接於電極P61與 P62之間。
請參照圖6B,在本實施例中，開關610的輸出端耦接由第一金屬層的 第二部分組成的電極M612,且當開關610導通時，像素電壓Vp會提供至 電極M612。值得注意的是，電極M612及M611分別由第一金屬層的不同 部分組成，且二者並未電性連接。為了提供像素電壓Vp至電容630的電極 M62及電容640的電極P62,第二金屬層組成的電極M62經由金屬貫孔而 耦接由第一金屬層中的第二部分組成的電極M612,且第二多晶矽層組成的 電極P62經由接觸層而耦接電極M612。另外，像素電極M63耦接第二金屬 層所組成的電極M62，以獲得像素電壓Vp。參考電壓Vref提供至電極M611, 而電容640的電極P61經由接觸層耦接電極M611，以獲得參考電壓Vref。
圖6C為本發明實施例圖6A中電容630及640的布局結構圖。請參照 圖6A、圖6B及圖6C,實施例圖6B與圖6C不同之處在於圖6C的電極P61 及P62分別為由第二多晶矽層及第一多晶矽層所組成的。為了提供參考電壓 Vref至第二多晶石圭層所組成的電極P61,電極P61經由接觸層而耦接第一金 屬層的第一部分所組成的電極M611。另外，為了提供像素電壓Vp至第一 多晶矽層所組成的電極P62 ，電極P62經由接觸層而耦接第 一金屬層的第二 部分所組成的電糹及M612 。
在上述實施例圖6A、圖6B及圖6C中，由於電容630及640的並聯， 使得形成像素裝置600的既存空間可以有效地利用，而電容630及640分別 為MIM層結構及PIP結構。本實施例可以在布局面積逐漸縮小的情況下維 持所需的電容量，例如製作小尺寸的面板。為使本領域普通技術人員可以依 據本發明實施例的教示，輕易的施行本發明，以下將另舉一實施例加以說明。
圖7A為本發明的一實施例的像素裝置700的電路圖。請參照圖7A,像 素裝置700包括開關710、液晶單元720、電容730、 740及750，其中本實 施例的開關710為以電晶體實現的。電容730、 740及750分別為MIM結構、PIP結構及MOS結構，並且這些電容為並聯連接。特別的是，電容740及 750共用電極P71(於後詳述)，以節省像素裝置的布局空間。在本實施例中， 假設採用像素裝置700組成的顯示面板為矽基液晶顯示面板，則液晶單元 720的像素電極M73為金屬鏡面或反射器。本實施例的電路運作方式與圖5 所示的實施例相同，故不加以贅述。
圖7B為本發明實施例圖7A中電容730、 740及750的布局結構圖。請 參照圖7A及圖7B,電容730的電極M711及M74分別由第一金屬層的第 一部分及CTM層組成，其中第一電介質層IN71例如為絕緣體，且其耦接於 電極M711與M74之間。第二金屬層所組成的電極M72經由金屬貫孔耦接 CTM層組成的電極M74，以提供像素電壓Vp至電極M74。電容740的電 極P71及P72分別由第一多晶矽層及第二多晶矽層組成，其中第二電介質層 IN72例如為絕緣體，且其耦接於電極P71與P72之間。電容750的電極D71 及P71分別由擴散層及第一多晶矽層組成，其中第三電介質層IN73耦接於 電極D71與P71之間。
請參照圖7B,在本實施例中，開關710的輸出端耦接第一金屬層的第 二部分所組成的電極M712，且當開關710導通時，像素電壓Vp會提供至 電極M712。第二金屬層所組成的電極M72經由金屬貫孔而耦接由第一金屬 層的第二部分所組成的電極M712，且第一多晶矽層所組成的電極P71經由 接觸層而耦接電極M712，以獲得像素電壓Vp。參考電壓Vref提供至第一 金屬層的第一部分所組成的電極M711,且擴散層所組成的電極D71經由接 觸層而耦接電極M7U,以獲得參考電壓Vref。
透過布局技術，並聯的電容730、 740及750不僅可以保持像素裝置700 的布局面積，也可有效地利用像素裝置700既存的空間來增加電容量。值得 一提的是，雖然本發明實施例的像素裝置為假設應用於組成矽基液晶顯示面 板，但本發明不限於此。實施例所述的像素裝置亦可應用於組成其他反射式 或穿透式液晶顯示面板。
綜上所述，本發明實施例所述的像素裝置為利用布局技術，在像素裝置 既存的空間內形成並聯的多個電容。不僅可有效地利用像素裝置的布局空 間，也無須增加像素裝置的布局面積，即可增加其電容量。上述實施例的像 素裝置可應用於組成顯示面板。即使顯示面板的面積縮小，像素裝置仍可維 持所需的電容量。雖然本發明已以實施例披露如上，然其並非用以限定本發明，任何所屬 技術領域中普通技術人員，在不脫離本發明的精神和範圍內，當可作些許的 更動與潤飾，因此本發明的保護範圍當視所附的權利要求所界定者為準。
權利要求
1.一種像素裝置，適於一顯示面板，包括一第一開關，其輸入端接收一像素信號，其控制端接收一控制信號，其輸出端依據該控制信號選擇性地傳送該像素信號至一像素電極；一第一電容，具有一第一金屬層的一第一部分、一第二金屬層及一第一電介質層，其中該第一金屬層的該第一部分耦接一參考電壓，該第二金屬層耦接該像素電極，且該第一電介質層耦接於該第一金屬層的該第一部分與該第二金屬層之間；以及一第二電容，具有一第一多晶矽層、一電極層及一第二電介質層，而該第一電介質層耦接於該第一多晶矽層與該電極層之間，其中該第二電容並聯該第一電容。
2. 如權利要求1所述的像素裝置，其中該電極層為一第二多晶矽層。
3. 如權利要求2所述的像素裝置，其中該第二多晶矽層經由該第一金屬 層的一第二部分而耦接該第二金屬層。
4. 如權利要求3所述的像素裝置，其中該第 一多晶矽層經由一接觸層而 耦接該第 一金屬層的該第 一部分。
5. 如權利要求2所述的像素裝置，其中該第 一多晶矽層經由該第 一金屬 層的一第二部分而耦接該第二金屬層。
6. 如權利要求5所述的像素裝置，其中該第二多晶矽層經由一接觸層而 耦接該第 一金屬層的該第 一部分。
7. 如權利要求2所述的像素裝置，還包括一第三電容，具有該第一多晶矽層、 一擴散層及一第三電介質層，而該 第三電介質層耦接於該第 一多晶矽層與該擴散層之間，其中該第三電容並聯 該第一電容。
8. 如權利要求7所述的像素裝置，其中該第 一 多晶矽層經由該第 一金屬 層的一第二部分而耦接該第二金屬層。
9. 如權利要求8所述的像素裝置，其中該擴散層經由一接觸層而耦接該 第一金屬的該第一部分。
10. 如權利要求1所述的像素裝置，其中該電極層為一擴散層。
11. 如權利要求10所述的像素裝置，其中該第一多晶矽層經由該第一金屬層的一第二部分而耦接該第二金屬層。
12. 如權利要求11所述的像素裝置，其中該擴散層經由一接觸層而耦接 該第一金屬層的該第一部分。
13. 如權利要求1所述的像素裝置，其中該第一電容更具有一電容上置 金屬層，其經由一金屬貫孔耦接該第二金屬層，且耦接於該第二金屬層與該 第一電介質層之間。
14. 如權利要求1所述的像素裝置，其中該顯示面板為一液晶顯示面板。
15. 如權利要求1所述的像素裝置，其中該顯示面板為一矽基液晶面板。
全文摘要
本發明公開了一種像素裝置，其包括第一開關、第一電容及第二電容。第一開關依據控制信號而傳送像素信號到像素電極。第一電容具有第一金屬層的第一部分、第二金屬層及第一電介質層，其第一電介質層耦接於第一金屬層的第一部分與第二金屬層之間。第二電容具有第一多晶矽層、電極層及第二電介質層，其第二電介質層耦接於第一多晶矽層與電極層之間。在此將第一電容及第二電容並聯以作為存儲電容，使像素裝置可獲得較高的電容量。
文檔編號G02F1/1362GK101539699SQ200810213789
公開日2009年9月23日 申請日期2008年9月8日 優先權日2008年3月17日
發明者顏呈機 申請人:立景光電股份有限公司