用於場效應器件的高速複合p溝道Si/SiGe異質結構的製作方法

2023-05-15 18:55:36 1

專利名稱：用於場效應器件的高速複合p溝道Si/SiGe異質結構的製作方法
技術領域：
本發明涉及矽和矽鍺基材料系，更具體說涉及一種新穎的外延場效應電晶體結構，該結構能夠應用於高速低噪聲、微波、亞毫米波和毫米波應用。這種外延場效應電晶體結構較好是包括引入矽、鍺和矽鍺層形成調製摻雜異質結構的高性能應變p溝道。
在高速和低噪聲器件應用中，焦點集中在高電子遷移率電晶體(HEMT)或調製摻雜場效應電晶體(MODFET)的設計和製造，這些電晶體中，在不摻雜的溝道層發生載流子(例如電子，空穴)傳導，因而雜質散射不會限制載流子遷移率，可以實現高載流子遷移率。一般情況下，這些高速度電子器件經常用作在微波和rf區工作的低噪聲放大器、功率放大器、衛星接收和發射器等，選擇的材料通常是較快但更昂貴的III-V族(例如GaAs)材料系統和技術。半導體工業中並不十分希望複雜且高成本的III-V族材料技術，而是更需要與目前的Si技術充分兼容的較便宜的SiGe材料系，更容易與現有的Si-CMOS器件技術集成。
美國專利5019882中記載了與Si技術兼容的材料系的一個例子，該專利於1991年5月28日授予P．M．Solomon，題為「鍺溝道矽MOSFET」，該專利現已轉讓給本申請的受讓人。在美國專利5019882中，具有提高的載流子遷移率的溝道包括生長在矽襯底上的矽鍺合金層。該合金層保持足夠薄以用於沒有假晶位錯的合適生長。在合金層上形成一層矽，並局部氧化之形成介質層。在二氧化矽上形成柵區。
美國專利5534713中介紹了與Si技術兼容的高性能SiGe器件結構的第二實例，該專利於1996年7月9日授予K．E．Ismail，題為「採用應變Si／SiGe異質結構層的互補金屬氧化物半導體電晶體邏輯」，該專利現已轉讓給本申請的受讓人。在美國專利5534713中，介紹了一種矽CMOS電晶體結構，它採用了製造於應變的Si／SiGe異質設計上的壓應變下的掩埋SiGe溝道和張應變下的掩埋Si溝道，對於p溝道器件來說掩埋SiGe溝道具有提高的空穴電子遷移率，對於n溝道器件來說掩埋Si溝道具有提高的電子遷移率。另外，在美國專利5534713中，記載了一種所提出的用作p溝道場效應電晶體的p溝道的壓應變SiGe層，鍺組分的範圍為50-100％，較好是80％。到目前為止，IBM公司的利用這種溝道設計和組分的典型SiGe的p溝道MODFET已實現了室溫下高達1000cm2／Vs的空穴遷移率，因此，為了實現高於1000cm2／Vs的更高空穴遷移率，提出了一種具有一種由Ge層(15-20埃厚)與Ge佔70-80％的SiGe層(70-100埃厚)的複合或雙分層結構的p溝道設計，作為最佳p溝道結構設計，從而在SiGe材料系中產生較高的空穴遷移率。
根據本發明，介紹一種用於利用p溝道區中基本上為純Ge和SiGe層構成的複合或雙分層結構的P型場效應電晶體的矽和矽鍺基外延結構，用於形成p溝道器件，這種器件包括半導體襯底；外延形成於襯底上的弛豫Si1-xGex第一層，其中Ge組分x為0．35-0．5；外延形成於第一層上的P摻雜Si1-xGex第二層；外延形成於第二層上的不摻雜Si第三層，使該Si層處於張應變下，保持與第一弛豫Si1-xGex層的上部相當；形成於第三層上的不摻雜Si1-xGex第四層；外延形成於第四層上的不摻雜Ge第五層，使該Ge層處於壓應變下，保持與第一弛豫Si1-wGew層的上部相當；外延形成於第五層上的不摻雜Si1-yGey第六層，其中Ge比值w為0．5到小於1．00，w-x＞0．2，從而Si1-wGew層處於壓應變下；外延形成於第五層上的不摻雜Si1-xGex第七層。可以在第七層上形成單獨形成肖特基勢壘的金屬層或介質和金屬層並構圖，從而形成p溝道場效應電晶體的柵，同時通過在柵的兩側按分層結構形成P區，形成漏和源區。這種分層結構設計形成了調製摻雜異質結構，從而供應層或第二P摻雜的Si1-xGex層位於五和六層的有源複合溝道下。另外，在該層狀器件結構中，隔開有源溝道和供應層的間隔層採用包括不摻雜的Si第三層和不摻雜的Si1-xGex第四層的雙分層結構。
本發明還提供一種其溝道中空穴遷移率提高的p溝道場效應電晶體及其形成方法，該電晶體包括半導體襯底；外延形成於襯底上的弛豫Si1-xGex第一層，其中x為0．35-0．5；外延形成於第一層上的P摻雜Si1-xGex第二層；外延形成於第二層上的不摻雜Si1-xGex第三層；外延形成於第三層上的不摻雜的Ge第四層，使該Ge層與第一弛豫Si1-wGew層的上部相當；外延形成於第四層上的不摻雜Si1-yGey第五層，使該Ge比值w為0．5到小於1．00，第五Si1-wGew層處於壓應變下；外延形成於第五層上的不摻雜Si1-xGex第六層。這種分層結構設計描述了一種調製摻雜異質結構，從而使供應層或P摻雜的Si1-xGex第二層通過Si或Si1-xGex單間隔第三層設計，與第四和第五層的有源複合溝道隔離。
本發明還提供一種其溝道中空穴遷移率提高的p溝道場效應電晶體及其形成方法，該電晶體包括半導體襯底；外延形成於襯底上的弛豫Si1-xGex第一層，其中x為0．35-0．5；外延形成於第一層上部上的不摻雜Ge第二層，使該Ge層與第一弛豫Si1-xGex層的上部相當；外延形成於第二層上的不摻雜Si1-wGew第三層，其中Ge組分比w為0．5到小於1．00，第三Si1-wGew層處於壓應變下；外延形成於第三層上的不摻雜的Si1-xGex第四層；外延形成於第四層上的P摻雜Si1-xGex第五層。這種分層結構設計描述了一種調製摻雜異質結構，使供應層或P摻雜的Si1-xGex第五層位於包括第二和第三層的有源複合溝道之上。同時，除第三和第四層間的，或者是第四和第五層間的Si間隔層外，供應層或P摻雜的Si1-xGex第五層還在第二和三層的有源複合溝道之上被隔離。
本發明還提供一種用於弛豫(大於90％)Si1-xGex緩衝層的結構及其形成方法，該結構包括半導體襯底；通過階梯漸變(或線性漸變)外延形成的部分弛豫(小於50％)Si1-xGex第一層，其中這些層中的Ge含量從襯底起階梯式(或線性)增大，x為0．1-0．9；外延形成於第一層上的Si1-yGey第二層，其中y=x+z，z為0．01-0．1，用於「過弛豫」第二層到等效組分，並具有對應於大於x的組分的晶格間距，外延形成於第二層上的Si1-xGex第三層，其中與原始的部分弛豫Si1-xGex第一層相比，Si1-xGex層被進一步弛豫。這種「過調節」Si1-yGey第二層造成的附加弛豫取決於第二層的厚度，該厚度進而受其在原始部分弛豫的Si1-xGex第一層上的臨界厚度的限制。
本發明還提供能在上述分層結構上製備的p型場效應電晶體，其中器件的導電溝道由包括基本為純Ge層和SiGe層的複合或雙分層結構構成。選擇去除上阻擋層、導電雙層溝道、不摻雜間隔區和p型摻雜區，產生一些區域來隔離場效應電晶體，使二維溝道只形成在隔離的有源器件區。導電條形成的柵極可以直接形成在有源器件區上面的晶片表面上，在位於有源器件區內的柵極的兩邊與導電雙層溝道形成歐姆接觸來製備源漏極。
本發明的目的是提供一種p型調製摻雜場效應電晶體(MODFET)，它製備在包括基本為純Ge層和SiGe層的複合或雙分層結構上。
本發明的目的是提供一種分層結構，它可以讓p溝道場效應電晶體的溝道形成為具有作為深度函數的獨特的組分分布。
本發明的又一個目的是提供p溝道器件，其有源溝道是包括薄Ge層和SiGe層的複合或雙分層結構。
本發明的另一目的是提供p溝道器件，其複合溝道結構的優點是較高的壓應變和由此帶來的高載流子遷移率、以及與單一SiGe層溝道相比對空穴載流子有較高勢壘或較深的限制溝道。
本發明的還一個目的是提供Ge層和SiGe層的掩埋複合溝道，其SiGe層處於壓應變，以給p溝道器件提供高的載流子遷移率。
本發明的還一目的是提供一種p溝道器件，其中間隔層是包括薄Si層和SiGe層的複合或雙分層結構。
本發明還一目的是提供一種分層結構以及製造該結構的工藝，其中所需的弛豫的SiGe層可以通過在漸增組分的SiGe緩衝結構中再增加一層或多層「過調節」層來更徹底地弛豫。
本發明的還一目的是提供比已有技術如體Si p-MOSFET和單溝道SiGe p-MODFET有更高空穴遷移率的p-MODFET。
本發明的還一目的是提供一種p-MODFET，由於高載流子遷移率，它比體Si p-MOSFET或單溝道SiGe p-MODFET有增強的高頻工作特性。
結合下面附圖及詳細說明將會明了本發明的這些特性、目的和優點。


圖1是表示本發明一實施例的分層結構的剖面圖。
圖2是所製備樣品的TEM剖面圖，表示圖1所示的實施例的完全的分層結構。
圖3是圖示圖2中所製備的樣品結構中Ge濃度隨深度變化的SIMS圖，表示本發明的實施例的優選Ge組分分層結構。
圖4是圖3上部到約1000埃深的放大SIMS圖，顯示了調製摻雜器件區的B和Ge的濃度。
圖5是圖2所示的所製備的弛豫分層結構的x光(004)反射的搖擺曲線。
圖6是圖2所示所製備的樣品結構的上器件區的TEM詳細剖面圖，表示本發明實施例的複合p溝道調製摻雜器件結構。
圖7是一器件結構的溝道區的TEM詳細剖面圖，該器件結構製備在比圖1的分層結構有更少弛豫的緩衝層上，展示了有源溝道區存在堆垛層錯。
圖8是霍爾測量測得的空穴遷移率隨溫度(K)變化的曲線圖，以比較圖5所示高質量p-溝道器件結構和圖6所示的具有堆垛層錯的低質量p-溝道結構的空穴遷移特性。
圖9是表示本發明第二實施例的分層結構的剖面圖。
圖10是場效應電晶體的平面圖。
圖11是沿圖10中的線12-12的剖面圖，表示複合p-溝道分層結構。
圖12是在複合p-溝道分層結構上的絕緣柵場效應電晶體的剖面圖。
圖13是製備在圖11和12所示的複合p-溝道分層結構上的完成的、自對準的MODFET的一部分的SEM圖。
圖14和15是用與部分示於圖13中的MODFET類似的複合p-溝道分層結構製備的p-MODFET的、用等於-0．6Vt和-1．5V測量的正向電流增益和最大單向增益與頻率的數據點曲線。
參見附圖，並具體參見圖1，該圖示出了複合p溝道調製摻雜SiGe異質結構的分層結構的剖面，用於展示本發明的實施例。層12-18外延生長於單晶半導體襯底11上，半導體襯底11可以是利用例如超高真空化學汽相澱積(UHV-CVD)、分子束外延(MBE)、或快速熱化學汽相澱積(RTCVD)等外延生長技術的Si、SiGe、Ge、SiC、GaAs、SOS、SOI、鍵合和背面腐蝕的絕緣體上矽(BESOI)。關於在矽襯底上生長外延Si和Si1-xGex膜的UHV-CVD法，請參見美國專利5298452，該專利於1994年3月29日授予B．S．Meyerson，題為「外延矽層的低溫低壓化學汽相澱積方法和設備」，這裡引用該文獻。
圖2示出了優選的分層結構20，是圖1所示分層結構10的下部。圖2示出了包括生長於優選的矽襯底31上的層12A、12B、12C和13-18的所製備分層結構20的剖面TEM圖。圖3示出了利用次級離子質譜分析法(SIMS)測量得到的圖2的SiGe分層結構20的相應Ge組分分布。圖3中，縱坐標表示Ge的原子百分比濃度，橫坐標用微米表示近似深度。圖3中，曲線21』-27』、12B』和12C』對應於圖2所示的層21-27、12B和12C的Ge濃度。
圖4是圖3上部的放大示圖，只示出了器件區。圖4中，右側的縱坐標表示Ge的原子百分比濃度，橫坐標是用埃表示的近似深度。曲線37表明為近似深度的函數的Ge濃度。圖4中，左側的縱坐標表示硼濃度，單位是原子／cc，曲線39表明為近似深度的函數的硼濃度。
形成於襯底11、31上表面上的弛豫Si1-xGex第一外延層，如圖1和2中的層12A，由階梯漸變的Ge組分分層結構構成，包括層21-27。層21-27具有圖3所示的優選剖面，其中應變通過作為產生圖2所示的新位錯33的機理的改進Frank Read源，在緩衝層21-27中或襯底11、31之下方釋放，美國專利5659187中有記載，該專利於1997年8月19日授予F．K Legoues和B．S．Meyerson，這裡引用該文獻。
緩衝層12包括層12A、12B和12C，可以是原始不摻雜的，弛豫的，並且層12和13間界面19處Ge組分約為30％到約50％，優選為約35％。層12的設計實際由形成於Si襯底11、31上的漸變Ge組分的起始Si1-xGex層12A、隨後形成於層12A上的過調節Si1-xGex層12B、最後形成於層12B上的更弛豫Si1-xGex層12C構成，其中y=x+z，z為0．01-0．1，優選值為0．05。基本上說，過調節層12B用於確保高度弛豫，即對於界面19處的上Si1-xGex表面上來說為＞90％。在實現完全弛豫的Si0．65Ge0．35層12C的優選情況下，要求由曲線部分12B』相對於曲線部分21』-27』，採用Si0．60Ge0．40調節層12B，如圖3所示。在弛豫Si1-xGex層12C中，平面晶格參數aSiGe(x)由以下方程式(1)給出aSiGe(x)=aSi+(aGe-aSi)x(1)其中x是Ge含量，1-x是Si含量，aSi和aGe分別對應於Si和Ge的晶格常數，因而，在上Si0．65Ge0．35表面層為＞90％弛豫時的優選情況下，層12C的晶格常數大於4．956埃。從結構上說，層12用於弛豫上表面層或弛豫層12C的界面19與底層Si襯底11、31間的晶格失配引起的應變，其中在Ge的晶格間距是單晶Si的晶格間距的1．04倍時，具有4．2％的晶格失配。緩衝層12的厚度為0．2-5微米，但優選厚度為約2．5微米，其中按層21-27，如圖2所示，按曲線21』-27』，如圖3所示，利用每增加一層0．05Ge的階梯增量，Ge組分分布從x=0按優選的階梯方式(與連續線性漸變方式相比)增大到x=0．10到1．0的值，優選值為x=0．35。
為了評估層12實現完全弛豫Si0．65Ge0．35緩衝的能力，採用高解析度的x射線衍射(XRD)，分析圖2所製造的樣品結構。圖5中(004)反射的x射線搖擺曲線62示出了所測量的波譜，分析後表明，界面19處的SiGe緩衝層12C的上部的晶格參數對應於x=0．35的Ge組分，相對於底層的Si襯底31應變弛豫約95％。圖5中，縱坐標表示任意單位的強度，橫坐標表示布拉格角。曲線62的曲線部分63示出了複合空穴溝道16和17測量的衍射譜。曲線62的曲線部分64示出了階梯漸變層12的測量衍射譜。曲線62的曲線部分65示出了過調節層12B的測量衍射譜。曲線62的曲線部分66示出了襯底11的測量衍射譜。
生長矽和含矽膜即SiB、SiP、SiGe、SiGeB、SiGeP、SiGeC、SiGeCB、SiGeCP的優選方法是上述的B．S．Meyerson的美國專利5298452中所介紹的UHV-CVD工藝。適於生長上述矽和含矽膜的UHV-CVD反應器可從德國的Leybold-Heraeus公司、瑞典的Epigress、和美國紐約的Ronkonkoma的CVD設備公司購得。
在複合p溝道調製摻雜SiGe異質結構的分層結構10中，圖1所示的P摻雜的弛豫SiGe層13首先形成於層12C上，作為施主或有源溝道下的供應層。層13的厚度可以為1-20nm，優選厚度為4-5nm，應該具有1-3×1012cm-2的電活性施主劑量。層13的P型摻雜劑可以通過在層13的外延生長期間以不同的B2H6流量摻雜引入到SiGe層13中。圖3A中示出了SiGe層13的優選硼摻雜劑分布的實例，整體劑量為1．5×1012硼／cm2。不摻雜的應變Si層14外延生長於P摻雜層13之上作為間隔層。層14用於隔離層13中的摻雜劑與將形成於其上的有源溝道層16和17。根據弛豫層12的界面19處的晶格間距，層14的厚度應保持低於矽層的臨界厚度。在界面19處的層12為弛豫Si0．65Ge0．35層時，層13的優選厚度為1-2nm。
接著，在層14上外延生長薄弛豫不摻雜SiGe層15，與層14類似，層15用作間隔層，進一步隔離層13中的摻雜劑與包括層16和17的上複合溝道33，以便保持層16和17中的高空穴遷移率。層15的厚度可以從0-10nm，優選厚度為4-5nm。在層15上外延生長壓應變Ge層16，用作p溝道場效應電晶體的複合p溝道33的第一部分。關於在矽襯底上生長外延Ge膜的UHV-CVD法的具體介紹，請參見S．Akbar、J．O．Chu和B．Cunningham的美國專利5259918，該專利於1993年11月9日授權，題為「利用UHV-CVD在矽上外延生長鍺」，這裡引用該文獻。為了使層16作為複合p溝道33中的有效成分，外延Ge必須是沒有例如堆垛層錯和層16和17間的任何界面粗糙度問題等結構缺陷的器件質量層。例如，在層12C為界面19處的弛豫Si0．65Ge0．35層的優選情況下，Ge層16的厚度為0-25埃，優選厚度為20埃，如圖6所示。應注意，要保持Ge層16的層厚為20埃，重要的是界面19處的層12必須等於或晶格間距至少等於90％弛豫的Si0．65Ge0．35緩衝層。否則，在Ge層16生長於對應於界面19處的較小弛豫或較低Ge含量的緩衝層12的較小晶格間距上的情況下，其中會發生堆垛層錯，如圖7所示。
圖6示出了Ge層16有104-106個／cm2的堆垛層錯。Ge層16中的堆垛層錯取向可向上延伸到Si1-wGew層17。Si1-wGew層17還應該具有104-106個／cm2缺陷。在圖6中，示出了界面42處層17的上表面的平滑度。堆垛層錯由於界面19處的90％弛豫層12減少到106個／cm2缺陷以下。層的弛豫百分比可通過測量晶格常數確定，如通過以上所述的x射線衍射(XRD)。
圖7展示了與圖6類似的層12-18，但圖17中，層12具體說在界面19，晶格常數對應於小於90％的弛豫，導致了106個／cm2以上的堆垛層錯，一般為106-108個／cm2缺陷，這是電子器件所不希望的。
在層16上，外延生長壓應變SiGe層17，該層用作p溝道場效應電晶體的複合溝道33的第二部分。SiGe層17的Ge組分可以從50％到＜100％，優選組分為80％，厚度為40-100埃。或者，SiGe層17可以具有在SiGe層17中漸變的鍺含量，例如從較靠近Ge層16的層下部的0．95Ge降低到SiGe層17的上部的約0．50Ge。
在層17上，生長SiGe帽蓋層18，其優選的Ge組分與界面19處的層12C相同，其作用是隔離p溝道33與表面，以限制層16和17中的空穴載流子，層17的厚度可以為2-20nm，優選厚度為10-15nm。在界面19處的層12C的晶格間距等於弛豫Si0．65Ge0．35緩衝層的情況下，層13、15和18可以具有相同的矽和鍺組分，以提供相同的晶格間距，其中Ge含量可以從20-50％，優選值為35％。
空穴的溝道限制和其提高的傳輸遷移率，起因於相對由於純Ge比Si的晶格常數大4．2％產生的界面19處的弛豫緩衝層12具有兩個高Ge含量層的複合溝道結構中較高的壓應變。在形成於弛豫SiGe緩衝層12上的SiGe或Ge溝道層中產生和增強壓應變的結構能力，可以顯著改變p溝道層16和17的導帶和價帶。另外，p溝道調製摻雜異質結構設計的重要參數是壓應變Si1-xGex或Ge溝道層相對於弛豫Si1-x』Gex』外延層12的價帶偏移(ΔEv)，該參數由方程(2)給出ΔEv=(0．74-0．53x』)x(eV)(2)其中x』是弛豫SiGe外延層12中的Ge含量，x是空穴溝道中的Ge含量。這個公式是R．People和J．C．Bean在1986年2月24的48(8)卷《應用物理快報》的538-540頁的文章「〈001〉GeySi1-y襯底上相關應變GexSi1-x／Si異質結構的帶對準」中報導的，此處引用作為參考。更具體地，當在弛豫Si0．65Ge0．35層12上形成Si0．2Ge0．8溝道時，層17的價帶不連續(ΔEv)為443meV，用純Ge作溝道層16時，在空穴或價帶產生約554meV的更大的帶偏移，這實質將產生一個更深的量子阱或對空穴限制更有效的勢壘。重要的是，SiGe或Ge層中的壓應變會將價帶分裂為重空穴帶和輕空穴帶，這樣，對於沿應變溝道中的載流子輸運，在有較輕空穴質量的上價帶輸運的空穴將提高空穴的遷移率，使之大大高於Si p溝道場效應電晶體，如下所述，M．Rodder等在IEDM98-623的文章「1．2V、0．1微米柵長的CMOS技術設計及工藝問題」中報導了Si p溝道場效應電晶體的典型遷移率為75cm2／Vs。因而，當層17是厚度為7到8nm的Si0．2Ge0．8溝道，和層16厚為1．5到2．0nm的Ge溝道時，在複合溝道結構的空穴佔據帶中測量的空穴遷移率，在300K時為900到1400cm2／Vs，在20K時為5000到10000cm2／Vs。
另外，圖8的曲線71表示當Si0．2Ge0．8／Ge複合p溝道33生長在合適弛豫的Si0．65Ge0．35緩衝層12上時，測得的二維空穴氣(2DHG)的空穴遷移率的溫度曲線，並和曲線72進行比較，曲線72表示與低質量或有缺陷的Si0．2Ge0．8／Ge複合溝道結構生長在低含量的Si0．75Ge0．25緩衝層上時有關的退化的遷移率性質，表明複合p溝道33對層12的設計如組分分布、弛豫度、堆垛層錯和失配位錯的存在都很敏感。在圖8中，縱坐標表示空穴遷移率μh，單位cm2／Vs；橫坐標表示溫度，單位K。如圖7所示，當複合p溝道33構置在比Si0．65Ge0．35層12更少弛豫或低Ge含量的外延層的情況下，曲線72示出的退化遷移率行為是由於Si0．2Ge0．8／Ge複合p溝道33中存在堆垛層錯所致。曲線71所示Si0．2Ge0．8／Ge複合p溝道33測得的遷移率是Si p溝道場效應電晶體的6到7倍。曲線71所示複合p溝道33測得的遷移率表示有與圖6類似的缺陷密度，一般在104到106個／cm2範圍。而曲線72所示複合p溝道33測得的遷移率表示有與圖7類似的缺陷密度，通常在106到108個／cm2範圍。在300K，在面載流子密度為1．4×1012cm-2時，複合p溝道33的遷移率μh為1360cm2／Vs。在20K，在面載流子密度為3．17×1012cm-2時，複合p溝道33的遷移率μh為9800cm2／Vs。
在圖9所示的另一個實施例中，包括層16和17的溝道43形成在緩衝層12上，SiGe層15形成在溝道層43上，Si層14形成在層15上，p摻雜Si1-xGex供應層13形成在Si層14上。如二氧化矽等介質層81形成在SiGe層13上。在圖9中，相同的符號用來表示與圖1裝置相同的功能。
在圖1中，間隔層如Si間隔層14或SiGe間隔層15可以從複合p溝道33的分層結構10中省略，而不會對p溝道33中空穴限制和載流子遷移率有太大的退化。
在圖9所示調製摻雜器件80的設計中，當希望進一步將p溝道43中的有源載流子與供應層13中的離化空穴施主隔離，來優化載流子在低溫(低於20K)的輸運時，使用間隔層14和15的厚間隔層更好更重要。儘管如此，從室溫輸運來說，當只有一個Si間隔層14或者SiGe間隔層15來將調製摻雜器件80的複合溝道43與供應層13隔離時，只能觀測到微小的效應(如果有的話)。
在如圖9所示的供應層13置於有源溝道43上面的調製摻雜器件80中，複合p溝道層包括薄Ge層16(小於界面19的臨界厚度，約10到20埃)和SiGe層17。首先在層12C上形成Ge層16以形成界面19。層16和17作為場效應電晶體的溝道區43。接著在溝道層17上生長包括SiGe間隔層15和Si間隔層14的間隔層，用於將上面的供應層13中的摻雜劑與下面有源溝道層16和17隔離。在間隔層14上，形成p摻雜SiGe供應層13，作為有源溝道層16和17的施主層或供應層。層16、17、15、14和13中鍺的組分和厚度可以與圖1中相同符號表示的相同，圖1表示的是SiGe供應層13在溝道33下面的複合溝道分層結構10。
圖10是自對準p型SiGe MODFET器件的平面圖。圖10中沿線12-12的剖面圖示於圖11。自對準MODFET設計適於減小肖特基柵器件結構的接入電阻，其工藝通常要求在源／漏歐姆金屬化之前進行柵金屬化的構圖和蒸發。通常製備T形柵，使柵側凸緣作為源／漏歐姆接觸蒸發時的掩模，防止源和漏的歐姆接觸與肖特基柵短路。M．Arafa，K．Ismail，J．O．Chu，B．S．Meyerson和I．Adesida在1996年12月17(12)卷的IEEE Elec．Dev．Lett．中的586-588頁的文章「70-GHz fT低工作偏置自對準p型SiGe MODFET」中報導了該基本工藝流程，此處引用作為參考。如圖11所示，器件由圖1所示的分層結構構成，圖11中相同的參考符號對應圖1中各層。這種分層結構設計描述了一種調製摻雜異質結構，其中作為供應層的p型摻雜層13通過作為間隔層的不摻雜層14和15，與作為導電溝道區的層16和17隔離。在圖11中，場效應電晶體100包括隔離區104，它是通過選擇性去除層13、14、15、16、17和18使導電複合溝道區只留在有源器件區105中來形成的。隔離區104應該完全包圍有源溝道區105，如圖10所示。腐蝕後，可以在隔離區104中澱積絕緣材料106如SiOx，來鈍化隔離區104。柵結構較好為T形，即底部窄頂部寬，這樣對空穴有較高的肖特基勢壘、有低的電阻率、與襯底的反應有高的溫度勢壘等特性。這些特性可以用多級柵堆疊來得到。在優選實施例中，用雙層或三層P(MMA-PMAA)抗蝕系統，用電子束光刻來構圖柵107，並用Ti／Mo／Pt／Au剝離進行限制。在此情況下，柵107形成在層18上，從下往上，包括Ti層108、Mo層109、Pt層110和Au層111。該工藝可以讓柵圖形112的尺寸小於0．1微米，實現源到柵和漏到柵的尺寸小達0．1微米。柵107應該形成為窄條在兩邊將有源器件區完全分割成分離的區域。然後在有源器件區105上蒸發金屬形成自對準源漏歐姆接觸113和114，使柵107的側凸級部分115作為掩模，以避免源漏接觸113和114與柵107的短路。在優選實施例中，在有源器件區105上蒸發20到30nm厚的Pt層，然後在T=200-400C矽化形成低電阻源和漏接觸113和114。
圖12示出複合p溝道分層結構上絕緣柵場效應電晶體的剖面圖。器件包括圖1所示的分層結構，圖12中，類似的參考標記用於與圖1相應的層。器件還包括絕緣層120，它形成在SiGe層18上。在優選實施例中，層120由SiOx或SixNy構成。器件還包括絕緣區121、柵122、以及按圖10類似的方法構成的源和漏123和124。在優選實施例中，柵122形成在絕緣層120上。絕緣側壁區125構圖後，柵122作為形成自對準歐姆源漏接觸123和124的掩模。
圖13表示製備在圖10和圖11所示複合p溝道分層結構上的完成的自對準MODFET的一部分的SEM圖。該特定器件有0．12微米的柵圖形、和0．15微米的源到柵間隔。
圖14和15表示自對準複合溝道p-MODFET在兩個不同偏置電壓下的高頻特性圖。該器件利用圖10和11的設計，有0．09微米的柵圖形長和25微米的柵寬。在5到40GHz的頻率範圍、優化的偏置條件下從微波s參數數據得到其電參數。通過測量開路焊盤幾何形狀，去除微波焊盤幾何形狀所致的寄生元件效應，然後從整個系統響應去除實際器件幾何形狀的響應。
圖14示出了源漏偏置電壓為Vds=-0．6V時，用數據點126表示的正向電流增益｜h21｜2、用數據點127表示的最大單向增益(MUG)隨頻率f的變化圖。圖16示出了源漏偏置電壓為Vds=-1．5V時，用數據點128表示的正向電流增益｜h21｜2、用數據點129表示的最大單向增益(MUG)隨頻率f的變化圖。將｜h21｜2隨頻率曲線以-20dB／10外推直到使｜h21｜2等於一，得到單位電流增益截止頻率fT。代表Vds=-0．6V的｜h21｜2的數據點126隨頻率的外推在圖14中用實線130表示。代表Vds=-1．5V的｜h21｜2的數據點128隨頻率的外推在圖15中用實線131表示。類似地，以-20dB／10外推以使MUG高頻值為一直到MUG等於一，得到最大振蕩頻率fmax。代表Vds=-0．6V的MUG的數據點127隨頻率的外推在圖14中用實線122表示。代表Vds=-1．5V的MUG的數據點129隨頻率的外推在圖15中用實線133表示。外推值分別為Vds=-0．6V時，fT=48GHz，fmax=108GHz，Vds=-1．5V時，fT=46GHz，fmax=116GHz。據發明人所知，fmax是p型場效應電晶體所得到的最大值。fmax在Vds=-0．6V的低偏置下超過100GHz猶為引人注目。這些耗盡模式場效應電晶體器件的高頻性能記錄、及得到該值的低偏置，是由於圖10-11所述的高遷移率複合溝道分層結構、和自對準T柵設計所致。
權利要求
1．一種形成p溝道場效應電晶體的分層結構，包括單晶襯底，外延形成在所說襯底上的弛豫Si1-xGex第一層，其中Ge組分比x在0．35到0．5範圍，外延形成在所說第一層上的Si1-xGex第二層，外延形成在所說第二層上的不摻雜Si第三層，外延形成在所說第三層上的不摻雜Si1-xGex第四層，外延形成在所說第四層上的Ge第五層，所說第五層處於壓應變、且它的厚度小於相對所說第一層的臨界厚度，外延形成在所說第五層上的Si1-wGew第六層，其中Ge組分比w在0．5到＜1．0範圍，且w-x＞0．2，由此所說第六層處於壓應變，及外延形成在所說第六層上的Si1-xGex第七層。
2．如權利要求1的分層結構，還包括處於所說第一層的應變釋放結構中的Si1-yGey過調節層，其Ge組分比為y，其中y=x+z，而z在0．01到0．1之間，其厚度小於相對所說第一層的臨界厚度。
3．如權利要求1的分層結構，其特徵在於有源器件區是掩埋複合溝道結構，由所說第五層外延Ge溝道和所說第六層外延Si1-wGew溝道構成，相對單層溝道器件有較高的壓應變，以提供更深的量子阱或更高的勢壘來更好地限制空穴。
4．如權利要求1的分層結構，其特徵在於所說第五層在沒有Ge膜的3D生長以產生界面粗糙問題的溫度下並且在Ge薄膜出現2D生長的275到350℃的溫度下形成。
5．如權利要求1的分層結構，其特徵在於在所說第六層中Ge含量w可以漸變，從接近所說第五層的高Ge含量朝所說第六層的上表面的Ge含量逐漸減低。
6．如權利要求1的分層結構，其特徵在於隔離區包括所說應變Si的第三層和所說弛豫Si1-xGex第四層。
7．如權利要求1的分層結構，其特徵在於所說第三層處於張應變，且在與所說第二層的界面處的厚度相對所說第一層小於其臨界厚度。
8．如權利要求1的分層結構，其特徵在於所說第二層是p摻雜Si1-xGex層，該層形成在所說第五層和所說第六層的溝道區下面，並通過所說Si第三層和所說Si1-xGex第四層而與之隔開，所說第二層厚度為1到20nm，優選厚度為4到5nm，電活性施主劑量為1到3×1012cm-2。
9．一種形成p溝道場效應電晶體的分層結構，包括單晶襯底，外延形成在所說襯底上的弛豫Si1-xGex第一層，其中Ge組分比x在0．35到0．5範圍，外延形成在所說第一層上的Si1-xGex第二層，外延形成在所說第二層上的不摻雜Si第三層，外延形成在所說第三層上的Ge第四層，所說第四層處於壓應變、且它的厚度小於相對所說第一層的臨界厚度，外延形成在所說第四層上的Si1-wGew第五層，其中Ge組分比w在0．5到＜1．0範圍，且w-x＞0．2，由此所說第五層處於壓應變，及外延形成在所說第五層上的Si1-xGex第六層。
10．如權利要求9的分層結構，還包括處於所說第一層的應變釋放結構中的Si1-yGey過調節層，其Ge組分比為y，其中y=x+z，而z在0．01到0．1之間，其厚度小於相對所說第一層的臨界厚度。
11．如權利要求9的分層結構，其特徵在於有源器件區是掩埋複合溝道結構，由所說第四層外延Ge溝道和所說第五層外延Si1-wGew溝道構成，相對單層溝道器件有較高的壓應變，以提供更深的量子阱或更高的勢壘來更好地限制空穴。
12．如權利要求9的分層結構，其特徵在於所說第四層在沒有Ge膜的3D生長以產生界面粗糙問題的溫度下並且在Ge薄膜出現2D生長的275到350℃的溫度下形成。
13．如權利要求9的分層結構，其特徵在於在所說第五層中Ge含量w可以漸變，從接近所說第四層的較高Ge含量朝所說第五層的上表面的Ge含量逐漸減低。
14．如權利要求9的分層結構，其特徵在於間隔區是所說第三層構成的單分層結構，其中所說第三層是應變Si。
15．如權利要求9的分層結構，其特徵在於所說第三層處於張應變，且在與所說第二層的界面處的厚度相對所說第一層小於其臨界厚度。
16．如權利要求9的分層結構，其特徵在於所說Si第三層可以用有可調節厚度的弛豫Si1-xGex層替換，以便間隔層的厚度可以相應地變化，從而為器件應用使供應劑量優化成為0．4到425K範圍內的溫度的函數。
17．如權利要求9的分層結構，其特徵在於所說第二層是p摻雜Si1-xGex層，形成在所說第四層和所說第五層的溝道區下面，並通過所說Si第三層而與之隔開。
18．如權利要求16的分層結構，其特徵在於所說第二層的供應層形成在所說第四層和第五層的溝道區下面並通過所說弛豫Si1-xGex層與之隔開。
19．一種形成p溝道場效應電晶體的分層結構，包括單晶襯底，外延形成在所說襯底上的弛豫Si1-xGex第一層，其中Ge組分比x在0．35到0．5範圍，外延形成在所說第一層上的Ge第二層，所說第二層處於壓應變、且它的厚度小於相對所說第一層的臨界厚度，外延形成在所說第二層上的Si1-wGew第三層，其中Ge組分比w在0．5到＜1．0範圍，且w-x＞0．2，由此所說第三層處於壓應變，外延形成在所說第三層上的不摻雜Si1-xGex第四層，外延形成在所說第四層上的不摻雜Si第五層，及外延形成在所說第五層上的p摻雜Si1-xGex第六層。
20．如權利要求19的分層結構，還包括處於所說第一層的應變釋放結構中的Si1-yGey過調節層，其Ge組分比為y，其中y=x+z，而z在0．01到0．1之間，其厚度小於相對所說第一層的臨界厚度。
21．如權利要求19的分層結構，其特徵在於有源器件區是掩埋複合溝道結構，由所說第二層外延Ge溝道和所說第三層外延Si1-wGew溝道構成，相對單層溝道器件有較高的壓應變，以提供更深的量子阱或更高的勢壘來更好地限制空穴。
22．如權利要求19的分層結構，其特徵在於所說第二層在沒有Ge膜的3D生長以產生界面粗糙問題的溫度下並且在Ge薄膜出現2D生長的275到350℃的溫度下形成。
23．如權利要求19的分層結構，其特徵在於在所說第三層中Ge含量w可以漸變，從接近所說第二層的較高Ge含量朝所說第三層的上表面的Ge含量逐漸減低。
24．如權利要求19的分層結構，其特徵在於間隔區是包括所說應變Si第五層和所說弛豫Si1-xGex第四層的複合分層結構。
25．如權利要求19的分層結構，其特徵在於所說第五層處於張應變，且在與所說第二層的界面處的厚度相對所說第一層小於其臨界厚度。
26．如權利要求19的分層結構，其特徵在於供應層是所說第六層的p摻雜Si1-xGex層，形成在所說第二層和第三層的溝道區上面，並通過所說Si第五層和Si1-xGex第四層的複合間隔結構隔開。
27．一種形成p溝道場效應電晶體的分層結構，包括單晶襯底，外延形成在所說襯底上的弛豫Si1-xGex第一層，其中Ge組分比x在0．35到0．5範圍，外延形成在所說第一層上的Ge第二層，所說第二層處於壓應變、且它的厚度小於相對所說第一層的臨界厚度，外延形成在所說第二層上的Si1-wGew第三層，其中Ge組分比w在0．5到＜1．0範圍，且w-x＞0．2，由此所說第三層處於壓應變，外延形成在所說第三層上的不摻雜Si1-xGex第四層，和外延形成在所說第四層上的p摻雜Si1-xGex第五層。
28．如權利要求27的分層結構，還包括處於所說第一層的應變釋放結構中的Si1-yGey過調節層，其Ge組分比為y，其中y=x+z，而z在0．01到0．1之間，其厚度小於相對所說第一層的臨界厚度。
29．如權利要求27的分層結構，其特徵在於有源器件區是掩埋複合溝道結構，由所說第二層外延Ge溝道和所說第三層外延Si1-wGew溝道構成，相對單層溝道器件有較高的壓應變以提供更深的量子阱或更高的勢壘來更好地限制空穴。
30．如權利要求27的分層結構，其特徵在於所說第二層在沒有Ge膜的3D生長以產生界面粗糙問題的溫度下並且在Ge薄膜出現2D生長的275到350℃的溫度下形成。
31．如權利要求27的分層結構，其特徵在於在所說第三層中Ge含量w可以漸變，從接近所說第二層的較高Ge含量朝所說第三層的上表面的Ge含量逐漸減低。
32．如權利要求27的分層結構，其特徵在於間隔區是由所說弛豫Si1-xGex第四層構成的單分層結構。
33．如權利要求27的分層結構，其特徵在於所說Si1-xGex第四層可以用薄的應變相當的Si層代替，從而可以給MODFET器件提供薄的間隔層厚度。
34．如權利要求27的分層結構，其特徵在於所說第五層是p摻雜Si1-xGex層，其形成在所說第二層和第三層的溝道區上面，並通過所說Si1-xGex第四層與之隔開。
35．如權利要求33的分層結構，其特徵在於所說第五層是p摻雜Si1-xGex層，其形成在所說第二層和第三層的溝道區上面，並通過薄應變相當的Si層隔開。
36．一種包括權利要求1的分層結構的場效應電晶體結構，還包括至少選擇去除所說第七層到第二層而產生的電隔離區，形成在所說第七層上的肖特基柵極，置於所說柵極一側的源極，和置於所說柵極另一側的漏極。
37．一種包括權利要求9的分層結構的場效應電晶體結構，還包括至少選擇去除所說第六層到第二層而產生的電隔離區，形成在所說第六層上的肖特基柵極，置於所說柵極一側的源極，和置於所說柵極另一側的漏極。
38．一種包括權利要求1的分層結構的場效應電晶體結構，還包括至少選擇去除所說第七層到第二層而產生的電隔離區，形成在所說第七層上的柵介質，形成在所說柵介質上的柵極，置於所說柵極一側的源極，和置於所說柵極另一側的漏極。
39．一種包括權利要求9的分層結構的場效應電晶體結構，還包括至少選擇去除所說第六層到第二層而產生的電隔離區，形成在所說第六層上的柵介質，形成在所說柵介質上的柵極，置於所說柵極一側的源極，和置於所說柵極另一側的漏極。
40．一種包括權利要求19的分層結構的場效應電晶體結構，還包括至少選擇去除所說第六層到第二層而產生的電隔離區，形成在所說第六層上的柵介質，形成在所說柵介質上的柵極，置於所說柵極一側的源極，和置於所說柵極另一側的漏極。
41．一種包括權利要求27的分層結構的場效應電晶體結構，還包括至少選擇去除所說第五層到第二層而產生的電隔離區，形成在所說第五層上的柵介質，形成在所說柵介質上的柵極，置於所說柵極一側的源極，和置於所說柵極另一側的漏極。
42．一種其上形成電器件的分層結構，包括單晶襯底，在所說襯底上外延形成的弛豫Si1-xGex第一層，其Ge組分x為0．35到0．5，處於所說第一層的弛豫結構中的Si1-yGey過調節層，其Ge組分比為y，其中y=x+z，而z在0．01到0．1之間，其厚度小於相對所說第一層頂部的臨界厚度，及外延形成在所說第一層上的Si1-xGex第二層。
43．一種形成p溝道場效應電晶體的方法，包括步驟選擇單晶襯底，在所說襯底上外延形成弛豫Si1-xGex第一層，其Ge組分x為0．35到0．5，在所說第一層上外延形成Si1-xGex第二層，在所說第二層上外延形成不摻雜的Si第三層，在所說第三層上外延形成不摻雜的Si1-xGex第四層，在所說第四層上外延形成Ge第五層，所說第五層處於壓應變、且它的厚度小於相對所說第一層的臨界厚度，在所說第五層上外延形成Si1-wGew第六層，其中Ge組分比w在0．5到＜1．0範圍，且w-x＞0．2，由此所說第六層處於壓應變，和在所說第六層上外延形成Si1-xGex第七層。
44．如權利要求43的方法，還包括在所說第一層的應變釋放結構中形成Si1-yGey過調節層的步驟，其Ge組分比為y，其中y=x+z，而z在0．01到0．1之間，其厚度小於相對所說第一層的臨界厚度。
45．如權利要求43的方法，其特徵在於所說第五層在沒有Ge膜的3D生長以產生界面粗糙問題的溫度下並且在Ge薄膜出現2D生長的275到350℃的溫度下形成。
46．如權利要求43的方法，其特徵在於形成第六層的步驟包括使所說第六層中Ge含量w漸變的步驟，從接近所說第五層的較高Ge含量朝所說第六層的上表面的Ge含量逐漸減低。
47．如權利要求43的分層結構，其特徵在於所說第二層是p摻雜Si1-xGex層，該層形成在所說第五層和所說第六層的溝道區下面，並通過所說Si第三層和所說Si1-xGex第四層而與之隔開，所說第二層厚度為1到20nm，優選厚度為4到5nm，電活性施主劑量為1到3×1012cm-2。
48．一種形成p溝道場效應電晶體的方法，包括選擇單晶襯底，在所說襯底上外延形成弛豫Si1-xGex第一層，其中Ge組分比x在0．35到0．5範圍，在所說第一層上外延形成Si1-xGex第二層，在所說第二層上外延形成不摻雜Si第三層，在所說第三層上外延形成Ge第四層，所說第四層處於壓應變、且它的厚度小於相對所說第一層的臨界厚度，在所說第四層上外延形成Si1-wGew第五層，其中Ge組分比w在0．5到＜1．0範圍，且w-x＞0．2，由此所說第五層處於壓應變，及在所說第五層上外延形成Si1-xGex第六層。
49．如權利要求48的方法，還包括在所說第一層的應變釋放結構中形成Si1-yGey過調節層的步驟，其Ge組分比為y，其中y=x+z，而z在0．01到0．1之間，其厚度小於相對所說第一層的臨界厚度。
50．如權利要求48的分層結構，其特徵在於所說第四層在沒有Ge膜的3D生長以產生界面粗糙問題的溫度下並且在Ge薄膜出現2D生長的275到350℃的溫度下形成。
51．如權利要求48的方法，其特徵在於形成所說第六層的步驟包括使所說第五層中Ge含量w漸變的步驟，從接近所說第四層的較高Ge含量朝所說第五層的上表面的Ge含量逐漸減低。
52．如權利要求48的方法，其特徵在於所說Si第三層可以用有可調節厚度的弛豫Si1-xGex層替換，以便間隔層的厚度可以相應地變化，從而對於器件應用可以使供應劑量優化為0．4到425K範圍內的溫度的函數。
53．如權利要求48的方法，其特徵在於所說p摻雜Si1-xGex第二層形成在所說第四層和所說第五層的溝道區下面，並通過所說Si第三層而與之隔開。
54．如權利要求52的方法，其特徵在於所說第二層的供應層形成在所說第四層和第五層的溝道區下面並通過所說弛豫Si1-xGex層與之隔開。
55．一種形成p溝道場效應電晶體的方法，包括選擇單晶襯底，在所說襯底上外延形成弛豫Si1-xGex第一層，其中Ge組分比x在0．35到0．5範圍，在所說第一層上外延形成Ge第二層，所說第二層處於壓應變、且它的厚度小於相對所說第一層的臨界厚度，在所說第二層上外延形成Si1-wGew第三層，其中Ge組分比w在0．5到＜1．0範圍，且w-x＞0．2，由此所說第三層處於壓應變，在所說第三層上外延形成不摻雜Si1-xGex第四層，在所說第四層上外延形成不摻雜Si第五層，和在所說第五層上外延形成p摻雜Si1-xGex第六層。
56．如權利要求55的方法，還包括形成Si1-yGey過調節層的步驟，該層處於所說第一層的應變釋放結構中，其Ge組分比為y，其中y=x+z，而z在0．01到0．1之間，其厚度小於相對所說第一層的臨界厚度。
57．如權利要求55方法，其特徵在於所說第二層在沒有Ge膜的3D生長以產生界面粗糙問題的溫度下並且在Ge薄膜出現2D生長的275到350℃的溫度下形成。
58．如權利要求55的方法，其特徵在於形成第三層的步驟包括使所說第三層中Ge含量w漸變的步驟，從接近所說第二層的高Ge含量朝所說第三層的上表面的Ge含量逐漸減低。
59．如權利要求55的方法，其特徵在於所說p摻雜Si1-xGex第六層的供應層形成在所說第二層和第三層的溝道區上面，並通過所說Si第五層和Si1-xGex第四層構成的複合間隔結構隔開。
60．一種形成p溝道場效應電晶體的方法，包括選擇單晶襯底，在所說襯底上外延形成弛豫Si1-xGex第一層，其中Ge組分比x在0．35到0．5範圍，在所說第一層上外延形成Ge第二層，所說第二層處於壓應變、且它的厚度小於相對所說第一層的臨界厚度，在所說第二層上外延形成Si1-wGew第三層，其中Ge組分比w在0．5到＜1．0範圍，且w-x＞0．2，由此所說第三層處於壓應變，在所說第三層上外延形成不摻雜Si1-xGex第四層，和在所說第四層上外延形成p摻雜Si1-xGex第五層。
61．如權利要求60的方法，還包括在所說第一層的應變釋放結構中形成Si1-yGey過調節層的步驟，其Ge組分比為y，其中y=x+z，而z在0．01到0．1之間，其厚度小於相對所說第一層的臨界厚度。
62．如權利要求60的方法，其特徵在於所說第二層在沒有Ge膜的3D生長以產生界面粗糙問題的溫度下並且在Ge薄膜出現2D生長的275到350℃的溫度下形成。
63．如權利要求60的方法，其特徵在於形成第三層的步驟包括使所說第三層中Ge含量w漸變的步驟，從接近所說第二層的高Ge含量朝所說第三層的上表面的Ge含量逐漸減低。
64．如權利要求60的方法，其特徵在於所說p摻雜Si1-xGex第五層形成在所說第二層和第三層的溝道區上面，並通過所說Si1-xGex第四層與之隔開。
65．如權利要求60的分層結構，其特徵在於所說第五層是p摻雜Si1-xGex層，其形成在所說第二層和第三層的溝道區上面，並通過薄應變相當的Si層與之隔開。
66．一種形成場效應電晶體結構的方法，包括權利要求43的方法，還包括以下步驟至少選擇去除所說第七層到第二層從而形成電隔離區，在所說第七層上形成肖特基柵極，形成置於所說柵極一側的源極，和形成置於所說柵極另一側的漏極。
67．一種形成場效應電晶體結構的方法，包括權利要求48的方法，還包括以下步驟至少選擇去除所說第六層到第二層從而形成電隔離區，在所說第六層上形成肖特基柵極，形成置於所說柵極一側的源極，和形成置於所說柵極另一側的漏極。
68．一種形成場效應電晶體結構的方法，包括權利要求1的方法，還包括以下步驟至少選擇去除所說第七層到第二層從而形成電隔離區，在所說第七層上形成柵介質，在所說柵介質上形成柵極，形成置於所說柵極一側的源極，和形成置於所說柵極另一側的漏極。
69．一種形成場效應電晶體結構的方法，包括權利要求48的方法，還包括以下步驟至少選擇去除所說第六層到第二層從而形成電隔離區，在所說第六層上形成柵介質，在所說柵介質上形成柵極，形成置於所說柵極一側的源極，和形成置於所說柵極另一側的漏極。
70．一種形成場效應電晶體結構的方法，包括權利要求55的方法，還包括以下步驟至少選擇去除所說第六層到第二層從而形成電隔離區，在所說第六層上形成柵介質，在所說柵介質上形成柵極，形成置於所說柵極一側的源極，和形成置於所說柵極另一側的漏極。
71．一種形成場效應電晶體結構的方法，包括權利要求60的方法，還包括以下步驟至少選擇去除所說第五層到第二層從而形成電隔離區，在所說第五層上形成柵介質，在所說柵介質上形成柵極，形成置於所說柵極一側的源極，和形成置於所說柵極另一側的漏極。
72．一種形成電器件的方法，包括步驟形成單晶襯底，在所說襯底上外延形成弛豫Si1-xGex第一層，其Ge組分x為0．35到0．5，在所說第一層的弛豫結構中形成Si1-yGey過調節層，其Ge組分比為y，其中y=x+z，而z在0．01到0．1之間，其厚度小於相對所說第一層上部的臨界厚度，及在所說第一層上外延形成Si1-xGex第二層。
全文摘要
本發明公開了一種形式p溝道場效應電晶體的方法和分層異質結構,該結構包括在半導體襯底上的多個半導體層,第一外延Ge層和第二壓應變SiGe層構成的複合溝道結構,該結構有較高的勢壘或較深的限制量子阱,因而有極高的空穴遷移率。本發明克服了只用單個壓應變SiGe溝道層的p溝道器件中空穴遷移率受限的問題。
文檔編號H01L21/338GK1289149SQ00103679
公開日2001年3月28日 申請日期2000年3月2日 優先權日1999年3月12日
發明者傑克·烏·楚, 理察·哈蒙德, 卡齊裡德·伊奇迪·伊斯梅爾, 史蒂文·約翰·凱斯特, 帕特麗夏·梅·穆尼, 約翰·A·奧特 申請人:國際商業機器公司