柵極驅動電路和功率變換裝置的製作方法

2023-05-21 17:14:51 5

專利名稱：柵極驅動電路和功率變換裝置的製作方法
技術領域：
本發明涉及柵極驅動電路和採用該柵極驅動電路的功率變換裝置。
背景技術：
通常，已知一種包括P型場效應電晶體和N型場效應電晶體的柵極驅動電路。日本專利特開No.2006-340088公開了一種信號驅動電路(柵極驅動電路)，該信號驅動電路包括PMOS電晶體(P型場效應電晶體)和NMOS電晶體(N型場效應電晶體)，NMOS電晶體的漏極連接到PMOS電晶體的漏極。在該信號驅動電路中，PMOS電晶體的柵極和NMOS電晶體的柵極彼此連接，並且被施加以相同的電壓。PMOS電晶體的源極連接到電源電位，NMOS電晶體的源極連接到地電位。然而，在上述日本專利特開No. 2006-340088中公開的信號驅動電路中，用於相同的電壓被施加於PMOS電晶體的柵極和NMOS電晶體的柵極，因而存在著PMOS電晶體和NMOS電晶體同時處於導通狀態的時段。因此，短路電流從電源電位經過PMOS電晶體和NMOS電晶體流到地電位，以至於增加功率消耗並且阻礙切換速度加速。

發明內容
為了解決上述問題而提出本發明，本發明的目的是提供一種能夠抑制由於在P型場效應電晶體和N型場效應電晶體同時處於導通狀態的時段中產生的短路電流而引起的功率消耗增加並且允許功率元件進行高速切換的柵極驅動電路及採用該柵極驅動電路的功率變換器。為了完成上述目的，根據本發明的第一個方面的柵極驅動電路是一種驅動開關元件的柵極的柵極驅動電路，該柵極驅動電路包括P型場效應電晶體#型場效應電晶體，其與所述P型場效應電晶體串聯連接；以及二極體，其連接到至少所述P型場效應電晶體的柵極或所述N型場效應電晶體的柵極，並且連接到電源。所述二極體形成為使施加到至少所述P型場效應電晶體的所述柵極或所述N型場效應電晶體的所述柵極的電壓移動到至少所述P型場效應電晶體的所述柵極或所述N型場效應電晶體的所述柵極的閾值電壓側。閾值電壓表示場效應電晶體(FET)運載漏極電流所需要的柵極電壓。P型場效應電晶體的閾值電壓是來自正電源電壓的柵極電壓，並且N型場效應電晶體的閾值電壓是從基準電源(OV)側電源電壓測得的柵極電壓。在根據第一個方面的柵極驅動電路中，如上所述，二極體使施加到至少P型場效應電晶體的柵極或N型場效應電晶體的柵極的電壓移動到至少P型場效應電晶體的柵極或N型場效應電晶體的柵極的閾值電壓側，藉此減小施加到至少P型場效應電晶體的柵極或N型場效應電晶體的柵極的電壓與至少P型場效應電晶體的柵極或N型場效應電晶體的柵極的閾值電壓之間的差。因而，可以縮短從施加到柵極的電壓開始升高(或者開始降低)時的時間起到至少P型場效應電晶體或N型場效應電晶體從導通狀態切換為截止狀態(或從截止狀態切換到導通狀態)時的時間為止的時段。因此，可以縮短P型場效應電晶體和N型場效應電晶體兩者同時處於導通狀態的時段，因而可以抑制由於短路電流而引起的功率消耗，同時允許功率元件執行高速切換。根據本發明的第二個方面的功率變換裝置包括功率變換部，其包括多個開關元件；以及柵極驅動電路，其驅動所述多個開關元件的柵極。所述柵極驅動電路包括P型場效應電晶體#型場效應電晶體，其與所述P型場效應電晶體相連接；以及二極體，其連接到至少所述P型場效應電晶體的柵極或所述N型場效應電晶體的柵極，並且連接到電源。所述二極體形成為使施加到至少所述P型場效應電晶體的所述柵極或所述N型場效應電晶體的所述柵極的電壓移動到至少所述P型場效應電晶體的所述柵極或所述N型場效應電晶體的所述柵極的閾值電壓側。在根據第二個方面的柵極驅動電路中，如上 所述，二極體使施加到至少P型場效應電晶體的柵極或N型場效應電晶體的柵極的電壓移動到至少P型場效應電晶體的柵極或N型場效應電晶體的柵極的閾值電壓側，藉此減小施加到至少P型場效應電晶體的柵極或N型場效應電晶體的柵極的電壓與至少P型場效應電晶體的柵極或N型場效應電晶體的柵極的閾值電壓之間的差。因而，可以縮短從施加到柵極的電壓開始升高(或者開始降低)時的時間起到至少P型場效應電晶體或N型場效應電晶體從導通狀態切換到截止狀態(或者從截止狀態切換到導通狀態)時的時間為止的時段。因此，可以縮短P型場效應電晶體和N型場效應電晶體兩者同時處於導通狀態的時段，因而可以提供能夠抑制由於短路電流而引起的功率消耗增加的功率變換裝置。當結合附圖時，根據本發明的以下詳細描述的本發明的上述和其它目的、特徵、方面和優點將變得更加明顯。


圖I是根據本發明的第一實施方式功率變換裝置(電動機控制裝置)的框圖；圖2是根據本發明的第一實施方式功率變換裝置(電動機控制裝置)的柵極驅動電路的電路圖；圖3是例示根據本發明的第一實施方式功率變換裝置(電動機控制裝置)的柵極驅動電路的操作的電壓波形圖；圖4是根據比較例的柵極驅動電路的電路圖；圖5是根據本發明的第二實施方式功率變換裝置(電動機控制裝置)的柵極驅動電路的電路圖；圖6是例示根據本發明的第二實施方式功率變換裝置(電動機控制裝置)的柵極驅動電路的操作的電壓波形圖；圖7是示出通過仿真而獲得的比較例、第一實施方式和第二實施方式的同時導通時段、功率消耗和電路常數的圖；圖8是根據本發明的第二實施方式的第一變型例的柵極驅動電路的電路圖；圖9是根據本發明的第二實施方式的第二變型例的柵極驅動電路的電路圖，其中R4 >> R6 ;以及圖10是用二極體替代本發明中的齊納二極體的示例。
具體實施例方式
下面參照附圖描述本發明的實施方式。第一實施方式首先，參照圖I來描述作為根據本發明的第一實施方式的功率變換裝置的示例的電動機控制裝置100的結構。該功率變換器包括根據本發明的柵極驅動電路，諸如高頻電源裝置或者電動機驅動裝置等。如圖I所示，根據第一實施方式的電動機控制裝置100包括變換器部I、逆變器部
2、柵極驅動電路部3、控制電源4、控制部5和輸入/輸出埠(1/0)6。變換器部I是將交流電壓變換為直流電壓的功率整流器的示例，並且逆變器部2是本發明中的「功率變換部」的示例。·三相交流電源從R端子、S端子和T端子輸入到變換器部I。變換器部I包括三相全波整流二極體電橋和平流電容器，平流電容器使三相全波整流二極體電橋的直流輸出側的電壓平滑。三相交流電源連接到變換器部I的輸入側，並且變換器部I的輸出側連接到逆變器部2的輸入側。逆變器部2的輸出通過U端子、V端子和W端子連接到作為負載的電動機(M) 200。控制電源部4與R端子和S端子相連接，並且單相交流電源輸入到控制電源4。控制電源4連接到控制部5和柵極驅動電路部3，並且向它們供電。控制部5與輸入/輸出埠(I/O) 6相連接，並且命令從外部通過輸入/輸出埠(1/0)6輸入到控制部5。控制部5向柵極驅動電路部3輸出PWM柵極驅動信號。變換器部I設置有由平流電容器8和六個二極體7構成的全波整流器電路。變換器部I具有將交流電轉換為直流電的功能。逆變器部2設置有六個開關元件9。每個開關元件9都由IGBT (絕緣柵雙極電晶體)和續流二極體(free wheel diode)構成。柵極驅動電路部3設置有柵極驅動電路11 (參見圖2)，柵極驅動電路11連接到六個開關元件9的相應柵極。圖2是各個柵極驅動電路的電路圖。各個柵極驅動電路11都由PchFET 12,NchFET 13、電阻器R2、R3、R4和R5以及兩個齊納二極體14和15構成。PchFET12是本發明中的「P型場效應電晶體的」的示例。NchFET 13是本發明中的「N型場效應電晶體的」的示例。齊納二極體14是本發明的「二極體」和「第一二極體」的示例。齊納二極體15是本發明的「二極體」和「第二二極體」的示例。PchFET 12的源極⑶連接到電源電位(VCC)，並且PchFET 12的漏極(D)通過電阻器R2和R3連接到NchFET 13的漏極⑶。NchFET 13的源極⑶通過電阻器R5連接到地電位(OV)。電阻器R2和R3的公共連接點連接到逆變器部2的每一個開關元件9的柵極(G)。PchFET 12的柵極(G)通過電阻器R4連接到電源電位(VCC)。根據第一實施方式，齊納二極體14用於通過升高施加到PchFET 12的柵極(G)的電壓而使所述電壓移動到PchFET 12的柵極(G)的閾值電壓側，齊納二極體14設置在被輸入驅動信號的輸入側(電阻器Rl)與PchFET 12的柵極(G)之間。具體地，齊納二極體14的陽極連接到電阻器R1。齊納二極體14的陰極連接到PchFET12的柵極(G)並且通過電阻器R4連接到電源電位(VCC)。齊納二極體14被選擇為使得齊納電壓低於通過從電源電位(VCC)減去PchFET 12的柵極(G)的閾值電壓而獲得的電壓。NchFET 13的漏極⑶通過電阻器R2和電阻器R3連接到PchFET 12的漏極⑶。NchFET 13的源極(S)連接到地電位(OV)。根據第一實施方式，齊納二極體15用於通過降低施加到NchFET 13的柵極(G)的電壓而使所述電壓移動到NchFET 13的柵極(G)的閾值電壓側，齊納二極體15設置在被輸入驅動信號的輸入側(電阻器Rl)和NchFET 13的柵極(G)之間。具體地，齊納二極體15的陰極連接到電阻器R1。齊納二極體15的陽極連接到NchFET 13的柵極(G)，並且通過電阻器R5連接到地電位(OV)。齊納二極體15被選擇為使得通過從電源電位(VCC)減去齊納電壓而獲得的電壓高於NchFET 13的閾值電壓。電阻器Rl、R4和R5的電阻值被選擇為使得Rl的電阻值大大小於R4和R5的電阻值。為了抑制PchFET 12和NchFET 13同時導通，通過將PchFET 12的閾值電壓和NchFET 13的閾值電壓相加而獲得的值優選地不低於電源電位(VCC)。換句話說，優選地滿足下式(I)。(PchFET 12的閾值電壓)+(NchFET 13的閾值電壓)彡電源電位(VCC) …(I)然而，與電源電位(VCC)相比，PchFET 12的柵極(G)的閾值電壓和NchFET13的柵極(G)的閾值電壓相對小，因而很難滿足上式(I)的狀態(特別是等式成立的狀態)。因此，如上所述地選擇齊納二極體14和齊納二極體15，使得這樣選擇PchFET 12,NchFET 13、齊納二極體14和齊納二極體15滿足下式(2)。換句話說，將PchFET 12、NchFET 13、齊納二極體14和齊納二極體15選擇為使得通過將PchFET12的閾值電壓、齊納二極體14的閾值電壓和齊納二極體15的閾值電壓以及NchFET13的閾值電壓相加而獲得的值不低於電源電位(VCC)。(PchFET 12的閾值電壓)+ (齊納二極體14的齊納電壓)+ (齊納二極體15的齊納電壓)+(NchFET 13的閾值電壓)彡電源電位(VCC)…⑵接下來，參照圖2到圖4，與圖4中示出的未採用齊納二極體的比較例相比較地描述根據本發明的第一實施方式的電動機控制裝置100的柵極驅動電路11的操作。首先，參照圖4描述根據比較例的111的結構。與根據上述第一實施方式的電動機控制裝置100的柵極驅動電路11不同，如圖4所示，在根據比較例的柵極驅動電路111中，去除了圖2中示出的第一實施方式的齊納二極體14和齊納二極體15，圖2中示出的第一實施方式的PchFET 12的柵極(G)和NchFET 13的柵極(G)連接到被輸入驅動信號的電阻器Rl的一端，去除了圖2中示出的第一實施方式的連接在PchFET 12的柵極(G)和電源電位(VCC)之間的電阻器R4，並且去除了圖2中示出的第一實施方式的連接在NchFET13的柵極(G)和地電位(OV)之間的電阻器R5。PchFET 12和PchFET 112 (NchFET 13和NchFET 113)的屬性(如閾值電壓)彼此相同。假定PchFET 12和PchFET 112的閾值電壓高於NchFET 13和NchFET 113的閾值電壓。時段A如圖3所示，在時段A中，通過電阻器Rl輸入了低電平(OV)驅動信號。根據第一實施方式，齊納二極體14設置在電阻器Rl與PchFET 12的柵極(G)之間，並且PchFET 12的柵極(G)通過電阻器R4連接到電源電位(VCC)，使得施加到PchFET 12的柵極(G)的電壓比OV高出了齊納二極體14的齊納電壓。另一方面，在比較例中，施加到PchFET 112的柵極(G)的電壓(圖3中的虛線)是低電平(OV)。
在時段A中，由於上述的針對齊納二極體14的選擇，施加到根據第一實施方式的PchFET 12的柵極(G)的電壓(比OV高出了齊納二極體14的齊納電壓的電壓)低於通過從電源電位(VCC)減去PchFET 12 (PchFET 112)的柵極(G)的閾值電壓而獲得的值。施加到根據比較例的PchFET 112的柵極(G)的電壓是0V，並且該電壓低於通過從電源電位(VCC)減去PchFET 12 (PchFET 112)的柵極(G)的閾值電壓而獲得的值。因此，根據第一實施方式的PchFET 12和根據比較例的PchFET112導通。因而，電源電位(VCC)被施加到逆變器部2的各個開關元件9的柵極(參見圖I)，使得開關元件9導通。地電位(OV)的電壓通過電阻器R5施加到根據第一 實施方式的NchFET 13的柵極(G)。另一個方面，低電平(OV)電壓通過電阻器Rl施加到根據比較例的NchFET113的柵極(G)。因此，施加到NchFET 113的柵極(G)的電壓低於NchFET 13 (NchFETl 13)的閾值電壓，因而根據第一實施方式的NchFET 13和根據比較例的NchFET 113截止。時段B在時段B中，通過電阻器Rl輸入的驅動信號從低電平(OV)改變為高電平(VCC)。因而，PchFET的柵極和源極之間的雜散電容通過電阻器Rl逐漸放電，因此施加到根據第一實施方式的PchFET 12的柵極(G)的電壓和根據比較例的PchFETl 12的柵極(G)的電壓逐漸升高。因此，當施加到柵極(G)的電壓都變為等於通過從電源電位(VCC)減去閾值電壓而獲得的值時，根據第一實施方式的PchFET 12和根據比較例的PchFET 112截止。在時段A中，比OV高出了齊納二極體14的齊納電壓的電壓被施加到根據第一實施方式的PchFET12，因而施加到根據第一實施方式的PchFET 12的柵極(G)的電壓比施加到根據比較例的PchFET 112的柵極(G)的電壓更快速地達到閾值電壓。因此，根據第一實施方式的PchFET12比根據比較例的PchFET 112更快速地截止。接著，當施加到根據第一實施方式的PchFET12的柵極(G)的電壓變為等於VCC時，VCC的電壓通過電阻器R4施加到PchFET 12的柵極(G)。另一方面，高電平(VCC)電壓通過電阻器Rl施加到根據比較例的PchFET112的柵極(G)。此外，NchFET的柵極和源極之間的雜散電容通過電阻器Rl逐漸充電，因此施加到根據第一實施方式的NchFET 13的柵極(G)的電壓和根據比較例的NchFET 113的柵極(G)的電壓逐漸升高。當施加到根據第一實施方式的NchFET 13的柵極(G)的電壓和施加到根據比較例的NchFET 113的柵極(G)的電壓都變得等於閾值電壓時，根據第一實施方式的NchFET 13和根據比較例的NchFET 113導通。因而，地電位(OV)被施加到逆變器部2的開關元件9的柵極(參見圖I),使得開關元件9截止。接著，施加到根據第一實施方式的NchFET 13的柵極(G)的電壓和施加到根據比較例的NchFET 113的柵極(G)的電壓都變得高於閾值電壓。齊納二極體15設置在電阻器Rl和NchFET 13的柵極(G)之間，並且NchFET 13的柵極(G)通過電阻器R5連接到地電位(OV)，使得比電源電位(VCC)低出了齊納二極體15的齊納電壓的電壓被施加到根據第一實施方式的NchFET 13的柵極(G)。另一方面，電源電位(VCC)通過電阻器Rl施加到根據比較例的NchFET 113的柵極(G)。在第一實施方式中，在從NchFET 13導通時的時間起到PchFET 12截止時的時間為止的時段內，PchFET 12和NchFET 13兩者都處於導通狀態。類似地，同樣在比較例中，在從NchFET 113導通時的時間起到PchFET 112截止時的時間為止的時段內，PchFET 112和NchFET 113兩者都處於導通狀態。如上所述，根據第一實施方式的PchFET 12比根據比較例的PchFET 112更快速地截止，因而根據第一實施方式的PchFET 12和NchFET 13兩者都處於導通狀態的時段(同時導通時段)比根據比較例的PchFET 112和NchFET 113兩者都處於導通狀態的時段短。時段C在時段C中，在時段B之後，通過電阻器R4輸入高電平(VCC)驅動信號。因而，VCC的電壓施加到根據第一實施方式的PchFET 12的柵極(G)，並且VCC的電壓施加到根據比較例的PchFET 112的柵極(G)。因此，根據第一實施方式的PchFET 12和根據比較例的PchFET 112保持截止狀態。
比VCC低出了齊納二極體15的齊納電壓的電壓被施加到根據第一實施方式的NchFET 13的柵極(G)，並且VCC的電壓通過電阻器Rl施加到根據比較例的NchFETl 13的柵極(G)。因此，根據第一實施方式的NchFET 13和根據比較例的NchFET 113保持截止狀態。因此，地電位(OV)被施加到逆變器部2的開關元件9的柵極(參見圖I)，使得開關元件9保持截止狀態。時段D在時段D中，通過電阻器Rl輸入的驅動信號從高電平(VCC)改變為低電平(OV)。因而，根據第一實施方式的PchFET 12的柵極(G)和源極(S)之間的雜散電容和根據比較例的PchFET 112的柵極(G)和源極(S)之間的雜散電容都通過電阻器Rl逐漸充電。因此，施加到根據第一實施方式的PchFET 12的柵極(G)和根據比較例的PchFET 112的柵極(G)的電壓都逐漸地但不迅速地降低。當施加到根據第一實施方式的PchFET 12的柵極(G)和根據比較例的PchFET 112的柵極(G)的電壓變得低於通過從電源電位(VCC)減去閾值電壓而獲得的電壓時，PchFET 12和PchFET 112從截止狀態改變為導通狀態。之後，比OV高出了齊納二極體14的齊納電壓的電壓被施加到根據第一實施方式的PchFET 12的柵極(G)，並且OV的電壓被施加到根據比較例的PchFET 112的柵極(G)。此外，根據第一實施方式的NchFET 13的柵極(G)和源極(S)之間的雜散電容逐漸放電，因而施加到NchFET 13的柵極(G)的電壓從比電源電位(VCC)低出了齊納二極體15的齊納電壓的電壓開始逐漸降低。當施加到NchFET 13的柵極(G)的電壓變得低於閾值電壓時，NchFET 13從導通狀態改變為截止狀態。另一個方面，施加到根據比較例的NchFET113的柵極(G)的電壓從電源電位(VCC)開始逐漸降低。當施加到NchFET 113的柵極(G)的電壓變得低於閾值電壓時，NchFET 113從導通狀態改變為截止狀態。接著，當施加到根據第一實施方式的NchFET 13的柵極(G)的電壓變為零時，地電位OV通過電阻器R5施加到NchFET 13的柵極(G)。此外，低電平(OV)電壓通過電阻器Rl被施加到根據比較例的NchFET 113的柵極(G)。在時段C中，比VCC低出了齊納二極體15的齊納電壓的電壓被施加到根據第一實施方式的NchFET 13，因而施加到根據第一實施方式的NchFET 13的柵極(G)的電壓比施加到根據比較例的NchFET 113的柵極(G)的電壓更快速地達到閾值電壓。因此，根據第一實施方式的NchFET 13比根據比較例的NchFET 113更快速地截止。在第一實施方式中，在從PchFET 12導通時的時間起到NchFET 13截止時的時間為止的時段內，PchFET 12和NchFET 13兩者都處於導通狀態。類似地，同樣在比較例中，在從PchFET 112導通時的時間起到NchFET 113截止時的時間為止的時段內，PchFET 112和NchFET 113兩者都處於導通狀態。如上所述，根據第一實施方式的NchFET 13比根據比較例的NchFET 113更快速地截止，因而根據第一實施方式的PchFET 12和NchFET 13兩者都處於導通狀態的時段(同時導通時段)比根據比較例的PchFET 112和NchFET 113兩者都處於導通狀態的時段短。根據第一實施方式，如上所述，齊納二極體14和齊納二極體15使施加到PchFET12的柵極(G)的電壓和施加到NchFET 13的柵極(G)的電壓分別移動到PchFET 12的柵極(G)的閾值電壓側和NchFET 13的柵極(G)的閾值電壓側，藉此使施加到PchFET 12的柵極(G)和NchFET 13的柵極(G)的電壓與PchFET 12的柵極(G)和NchFET 13的柵極(G)的閾值電壓之間的差減小。因而，可以縮短在施加到柵極(G)的電壓開始升高之後從PchFET12的導通狀態到截止狀態的切換時間，並且可以縮短在施加到柵極(G)的電壓開始降低之後從NchFET 13的導通狀態到截止狀態的切換時間。因此，可以縮短PchFET 12和NchFET 13兩者都處於導通狀態的時段，因而可以抑制由於短路電流而引起的功率消耗，並且允許開關元件9執行高速切換。根據第一實施方式，如上所述，通過將PchFET 12的閾值電壓、齊納二極體14和齊納二極體15的閾值電壓、NchFET 13的閾值電壓相加而獲得的值不低於電源電位(VCC)。因而，可以使PchFET 12和NchFET 13同時處於導通狀態的時段大致為零。第二實施方式首先，參照圖5描述根據第二實施方式的電動機控制裝置IOOa的柵極驅動電路11a。在第二實施方式中，在被輸入驅動信號的輸入側和PchFET 12之間設置有電容器16,並且在被輸入驅動信號的輸入側和NchFET 13之間設置有電容器17。電容器16和電容器17分別是本發明中的「第一電容器」和「第二電容器」的示例。如圖5所示，在根據第二實施方式的電動機控制裝置IOOa的柵極驅動電路Ila中，電容器16與齊納二極體14並聯地設置在被輸入驅動信號的輸入側(電阻器Rl)和PchFET 12之間。電容器16具有當PchFET 12從導通狀態轉換為截止狀態時提高施加到PchFET 12的柵極(G)的電壓的升高速度的功能。電容器16的電極16a連接到電阻器R4、齊納二極體14、PchFET 12的柵極(G)，並且電容器16的電極16b連接到電阻器Rl。根據第二實施方式，電容器17與齊納二極體15並聯設置在被輸入驅動信號的輸入側和NchFET 13之間。電容器16具有當NchFET 13從導通狀態轉換為截止狀態時提高施加到PchFET 12的柵極(G)的電壓的提高速度的功能。電容器17的電極17a連接到電阻器Rl並且電容器17的電極17b連接到電阻器R5、齊納二極體15、NchFET13的柵極(G)。根據第二實施方式的柵極驅動電路Ila的其餘結構類似於根據第一實施方式的柵極驅動電路11的結構。接下來，參照圖6，通過與圖4所示的比較例進行比較的方式描述根據本發明的第二實施方式的電動機控制裝置IOOa的柵極驅動電路Ila的操作。時段E如圖6所示，在時段E中，通過電阻器Rl輸入低電平(OV)驅動信號。根據第二實施方式，比OV高出了齊納二極體14的齊納電壓的電壓施加到PchFET 12的柵極(G)，這與上述第一實施方式相似。另一方面，在比較例中，施加到PchFET 112的柵極(G)的電壓(圖6中的虛線)是低電平(OV)。如上所述，齊納二極體14的齊納電壓低於通過從電源電位(VCC)減去PchFET 12的柵極(G)的閾值電壓而獲得的值。因此，PchFET 12 (PchFET 112)導通。根據第二實施方式的電容器16利用齊納二極體14的齊納電壓充電。此時，PchFET12的柵極和源極之間的雜散電容被電源電位(VCC)和齊納二極體14的齊納電壓充電。OV的電壓通過電阻器R5被施加到根據第二實施方式的NchFET 13的柵極(G)。類似地，低電平(OV)電壓通過電阻器Rl被施加到根據比較例的NchFET 113的柵極(G)。因此，NchFET 13和NchFET 113截止。電容器17的電極17a和電極17b之間的電位差為0V。時段F在時段F中，通過電阻器Rl輸入的驅動信號從低電平(OV)改變為高電平(VCC)。此時，PchFET的柵極和源極之間的雜散電容逐漸放電，因此施加到根據第二實施方式的PchFET 12的柵極(G)的電壓和施加到根據比較例的PchFET 112的柵極(G)(參見圖4)的電壓逐漸升高。PchFET 12的柵極和源極之間的雜散電容通過經由電阻器Rl的放電路徑和·經由電阻器R4的放電路徑這兩個放電路徑放電。另一方面，PchFET 112的柵極和源極之間的雜散電容僅通過經由電阻器Rl的放電路徑放電。因此，PchFET 12的柵極和源極之間的雜散電容比PchFET 112的柵極和源極之間的雜散電容更快速地放電，因而施加到PchFET12的柵極(G)的電壓的提高速度(斜率)大於施加到根據比較例的PchFET 112的柵極(G)的電壓的提高速度。當施加到柵極(G)的電壓都變得大於通過從電源電位(VCC)減去柵極(G)的閾值電壓而獲得的電壓(在下文稱為截止電壓)時，根據第二實施方式的PchFET 12和根據比較例的PchFET 112截止。在時段E中，當施加的電壓的提高速度(斜率)提高時，比OV高出了齊納二極體14的齊納電壓的電壓被施加到根據第二實施方式的PchFET 12，因而施加到根據第二實施方式的PchFET 12的柵極(G)的電壓比施加到根據比較例的PchFET112的柵極(G)的電壓更快速地達到截止電壓。因此，根據第二實施方式的PchFET 12比根據比較例的PchFET 112更快速地截止。接著，施加到根據第二實施方式的PchFET 12的柵極(G)的電壓逐漸升高。通常，由於電容的大小，PchFET 12的柵極和源極之間的雜散電容中積累的電荷比電容器16中積累的電荷更快速地變為零，並且此時施加到PchFET 12的電壓是電源電位(VCC)。接著，僅電容器16放電，但是PchFET 12的柵極和源極之間的雜散電容被以與放電時的極性相反的極性的放電電流充電。因而，施加到PchFET 12的柵極(G)的電壓變得高於電源電位(VCC)。此時，電容器16的放電電流分流到電阻器R4及PchFET12的柵極和源極之間的雜散電容中。流入電阻器R4的電流與PchFET 12的柵極和源極之間的雜散電容的充電電壓成正比地升高。另一方面，隨著放電持續，電容器16的放電電流減小。因此，流入電阻器R4的電流和電容器16的放電電流在某個時間點變得彼此相同。此時，PchFET 12的柵極和源極之間的雜散電容的充電電流是零，而施加到PchFET 12的柵極(G)的電壓的值是峰值。之後，電容器16及PchFET 12的柵極和源極之間的雜散電容兩者的放電電流都流入電阻器R4，並且施加到PchFET12的柵極(G)的電壓逐漸降低。當電容器16以及PchFET 12的柵極和源極之間的雜散電容兩者都被完全放電時，施加到PchFET 12的柵極(G)的電壓變為電源電位(VCC)。另一方面，施加到根據比較例的PchFET 112的柵極(G)的電壓逐漸升高以變為電源電位(VCC)。與施加到PchFET 12的柵極(G)的電壓相似，施加到根據第二實施方式的NchFET13的柵極(G)和根據比較例的NchFET 113的柵極(G)的電壓逐漸升高。當施加到根據第二實施方式的NchFET 13的柵極(G)的電壓和施加到根據比較例的NchFETl 13的柵極(G)的電壓都變得等於它們的閾值電壓時，根據第二實施方式的NchFET13和根據比較例的 NchFET 113 導通。地電位(OV)被施加到逆變器部2的開關元件9的柵極(參見圖I)，使得開關元件9截止。接著，施加到NchFET 13的柵極(G)的電壓逐漸升高以變為比電源電位(VCC)低出了齊納二極體15的齊納電壓的電壓。 施加到根據比較例的NchFET 113的柵極(G)的電壓變為電源電位(VCC)。如上所述，根據第二實施方式的PchFET 12比根據比較例的PchFET 112更快速地截止，因而根據第二實施方式的PchFET 12和NchFET 13兩者都處於導通狀態的時段(同時導通時段)比根據比較例的PchFET 112和NchFET 113兩者都處於導通狀態的時段短。時段G在時段G中，在時段F之後，通過電阻器Rl輸入高電平(VC)驅動信號。因而，根據第二實施方式的PchFET 12和根據比較例的PchFET 112保持截止狀態。根據第二實施方式的NchFET 13和根據比較例的PchFET 112保持導通狀態。時段H在時段H中，通過電阻器Rl輸入的驅動信號從高電平(VCC)改變為低電平(OV)。因而，施加到根據第二實施方式的PchFET 12的柵極(G)的電壓和施加到根據比較例的PchFET 112的柵極(G)的電壓都逐漸降低。當施加到根據第二實施方式的PchFET 12的柵極(G)的電壓和施加到根據比較例的PchFET 112的柵極(G)的電壓都變得等於通過從電源電壓(VCC)減去柵極(G)的閾值電壓而獲得的電壓(在下文稱為導通電壓)時，根據第二實施方式的PchFET 12和根據比較例的PchFET 112導通。接著，比OV高出了齊納二極體14的齊納電壓的電壓被施加到根據第二實施方式的PchFET 12的柵極(G)，並且OV的電壓被施加到根據比較例的PchFET 112的柵極(G)。此外，根據第二實施方式的NchFET 13的柵極(G)和源極(S)之間的雜散電容和根據比較例的NchFET 113的柵極(G)和源極(S)之間的雜散電容都通過電阻器Rl逐漸放電，因而施加到根據第二實施方式的NchFET 13的柵極(G)的電壓和施加到根據比較例的NchFET 113的柵極(G)的電壓都逐漸降低。此時，與處於時段F中的PchFET 12相似，與比較例相比，將流入電阻器R5的更多的放電電流相加，因而施加到NchFET 13的柵極(G)的電壓的提高速度(斜率)大於施加到根據比較例的PchFET 112的柵極(G)的電壓的提高速度。當施加到根據第二實施方式的NchFET 13的柵極(G)的電壓和施加到根據比較例的NchFET 113的柵極(G)的電壓都變得低於柵極(G)的閾值電壓時，根據第二實施方式的NchFET 13和根據比較例的NchFET 113截止。接著，施加到根據第二實施方式的NchFET 13的柵極(G)的電壓逐漸升高。通常，由於電容的大小，NchFET 13的柵極和源極之間的雜散電容中積累的電荷比電容器17中積累的電荷更快速地變為零，此時施加到NchFET 13的電壓是低電平(OV)。接著，僅電容器17放電，但以與放電時的極性相反的極性用該放電電流對NchFET 13的柵極和源極之間的雜散電容充電。因而，施加到NchFET13的柵極(G)的電壓變為低於低電平(OV)。此時，電容器17的放電電流分流入電阻器R5及NchFET 13的柵極和源極之間的雜散電容。流入電阻器R5的電流與NchFET 13的柵極和源極之間的雜散電容的充電電壓成正比地升高。另一方面，隨著放電持續，電容器17的放電電流減小。因此，流入電阻器R5的電流和電容器17的放電電流在某個時間點變得彼此相同。此時，NchFET13的柵極和源極之間的雜散電容的充電電流是零，並且施加到NchFET 13的柵極(G)的電壓的值是最低值。之後，電容器17及NchFET 13的柵極和源極之間的雜散電容兩者的放電電流都流入電阻器R5，並且施加到NchFET 13的柵極(G)的電壓逐漸升高。當電容器17以及NchFET13的柵極和源極之間的雜散電容兩者都被完全放電時，施加到NchFET 13的柵極(G)的電壓變為低電平(OV)。另一方面，施加到根據比較例的NchFET 113的柵極(G)的電壓逐漸降低以變為低電平(OV)。在時段G中，當施加到根據第二實施方式的NchFET 13的電壓的降低速度大於施加到根據比較例的NchFET 113的電壓的降低速度時，比VCC低出了齊納二極體15的齊納電壓的電壓被施加到根據第二實施方式的NchFET 13，因而施加到根據第二實施方式的NchFET 13的柵極(G)的電壓比施加到根據比較例的NchFET 113的柵極(G)的電壓更快速地達到閾值電壓。因此，根據第二實施方式的NchFET 13比根據比較例的NchFET 113更快速地截止。
如上所述，根據第二實施方式的NchFET 13比根據比較例的NchFET 113更快速地截止，因而根據第二實施方式的PchFET 12和NchFET 13兩者都處於導通狀態的時段(同時導通時段)比根據比較例的PchFET 112和NchFET 113兩者都處於導通狀態的時段短。根據第二實施方式，如上所述，可以縮短PchFET 12和NchFET 13兩者都處於導通狀態的時段。因此，可以進一步抑制由於短路電流而引起的功率消耗的增加。仿真下面參照圖7描述根據比較例、第一實施方式(參見圖2)和第二實施方式(參見圖5)的柵極驅動電路的功率消耗的仿真。作為仿真的條件，低電平電壓(OV)和高電平電壓(柵極驅動電路部3V)被施加到根據比較例的PchFET 112和NchFET 113以及根據第一實施方式(第二實施方式)的PchFET 12和NchFET 13。低電平電壓(OV)和高電平電壓(13V)按照IOOkHz的間隔交替地施加。連接到根據比較例的PchFET 112和NchFET 113的電阻器Rl的電阻值和連接到根據第一實施方式(第二實施方式)的PchFET 12和NchFET 13的電阻器Rl的電阻值都是130 Ω。此外，設置在根據比較例的PchFET 112和NchFETl 13之間的電阻器R2和電阻器R3的電阻值與設置在根據第一實施方式(第二實施方式)的PchFET 12和NchFET 13之間的電阻器R2和電阻器R3的電阻值分別是10 Ω和1Ω。連接到根據第一實施方式(第二實施方式)的PchFET 12和NchFET 13的電阻器R4和電阻器R5的電阻值分別是IOkQ。根據第二實施方式的電容器16和電容器17的電容值都是220pF。根據比較例的PchFET 112的閾值電壓和根據第一實施方式(第二實施方式)的PchFET 12的閾值電壓都是I. 7V。根據比較例的NchFET 113的閾值電壓和根據第一實施方式(第二實施方式)的NchFET 13的閾值電壓都是I. 15V。當在上述條件下進行仿真時，證實了在根據比較例的柵極驅動電路111中(參見圖4)，當施加到PchFET 112和NchFET 113的電壓從低電平(OV)變化為高電平(13V)時(參見圖3的時段B) ,PchFET 112和NchFET 113兩者都處於導通狀態的時段是105ns。此夕卜，證實了當施加到PchFET 112和NchFET 113的電壓從高電平(13V)變化為低電平(OV)時(參見圖3的時段D)，PchFET 112和NchFET 113兩者都處於導通狀態的時段是70ns。因此，證實了從PchFET 112通過電阻器R2和電阻器R3流到NchFET 113的短路電流所消耗的功率是O. 27W。確認了從施加到PchFET 112和NchFET 113的電壓開始從低電平(OV)向高電平(13V)變化時的時間到開關元件9開始從導通狀態轉換為截止狀態時的時間為止的時段(導通延遲)是13ns。此外，確認了從施加到PchFET 112和NchFET 113的電壓開始從高電平(柵極驅動電路部3V)向低電平(OV)變化時的時間到開關元件9開始從截止狀態轉換為導通狀態時的時間為止的時段(截止延遲)是65ns。證實了在根據第一實施方式的柵極驅動電路11中(參見圖2)，當施加到PchFET12和NchFET 13的電壓從低電平(OV)改變為高電平(13V)時(參見圖3中的時段B)，PchFET 12和NchFET 13兩者都處於導通狀態的時段是58ns。此外，證實了在施加到PchFET 12和NchFET 13的電壓從高電平(13V)改變為低電平(OV)時(參見圖3中的時段D)時，PchFET 12和NchFET 13兩者都處於導通狀態的時段是0ns。更具體地，確認了根據第一實施方式的PchFET 12和NchFET 13兩者都處於導通狀態的總時段是58ns (= 58ns+0s)，該時段比根據比較例的PchFET 112和NchFETl 13兩者都處於導通狀態的總時段的175ns( = 105ns+70ns)短。換句話說，確認了柵極驅動電路Ila設置有齊納二極體14和齊納二極體15，使得PchFET 12和NchFET 13兩者都處於導通狀態的時段縮短。因此，證實了由從PchFET 12經過電阻器R2和電阻器R3流到NchFET 13的短路電流消耗的功率是
O.09W，小於比較例中的功率(O. 27W)。確認了從施加到PchFET 12和NchFET 13的電壓開始從低電平(OV)向高電平(柵極驅動電路部3V)移動時的時間起到開關元件9開始從導通狀態轉換為截止狀態時的時間為止的時段(導通延遲)是15ns。此外，確認了從施加到PchFET 12和NchFET 13的電壓開始從高電平(13V)向低電平(OV)移動時的時間起到開關元件9開始從截止狀態轉換為導通狀態時的時間為止的時段(截止延遲)是18ns。證實了在根據第二實施方式的柵極驅動電路Ila中(參見圖5)，施加到PchFET12和NchFET 13的電壓從低電平(OV)移動到高電平(13V)時(參見圖6中的時段F)，PchFET12和NchFET 13兩者都處於導通狀態的時段是15ns。此外，證實了施加到PchFET 12和NchFET 13的電壓從高電平(13V)移動到低電平(OV)時(參見圖6中的時段H)，PchFET12和NchFET 13兩者都處於導通狀態的時段是0ns。更具體地，確認了根據第二實施方式的PchFET 12和NchFET 13兩者都處於導通狀態的總時段是15ns ( = 15ns+0s)，該時段比根據比較例的PchFET 112和NchFET 113兩者都處於導通狀態的總時段175ns (=105ns+70ns)短，並且比根據第一實施方式的PchFET 12和NchFET 13總兩者都處於導通狀態的總時段58ns( = 58ns+0s)短。換句話說，確認了柵極驅動電路Ila設置有齊納二極體14和齊納二極體15以及電容器16和電容器17，使得PchFET 12和NchFET 13兩者都處於導通狀態的時段進一步縮短。因此，證實了由從PchFET 12經過電阻器R2和電阻器R3流到NchFET 13的短路電流消耗的功率是O. 02W,小於比較例中的功率(O. 27W)和第一實施方式中的功率(O. 09W)。確認了從施加到PchFET 12和NchFET 13的電壓開始從低電平(OV)向高電平(13V)移動時的時間起到開關元件9開始從導通狀態轉換為截止狀態時的時間為止的時段(導通延遲)是15ns，這與上述第一實施方式相似。此外，確認了從施加到PchFET 12和NchFET 13的電壓開始從高電平(13V)向低電平(OV)移動時的時間起到開關元件9開始從截止狀態轉換為導通狀態時的時間為止的時段(截止延遲)是18ns，與上述第一實施方式相似。儘管詳細描述和例示了本發明，但是應清楚地理解，這僅僅是利用了說明和示例的方式，並且不應理解為限制，本發明的精神和範圍僅由所附的權利要求限制。例如，在上述第一實施方式和第二實施方式中，儘管齊納二極體既被設置在輸入偵_ PchFET之間又被設置在輸入側和NchFET之間，但本發明不限於此。例如，齊納二極體可以另選地設置在輸入側和PchFET之間或者設置在輸入側和NchFET之間。在上述第一實施方式和第二實施方式中，儘管齊納二極體既被設置在輸入側和PchFET之間又被設置在輸入側和NchFET之間，但本發明並不限於此。例如，齊納二極體以外的二極體既可以設置在輸入側和PchFET之間又可以設置在輸入側和NchFET之間。在上述第一實施方式和第二實施方式中，儘管逆變器部中的開關元件都是由IGBT 和續流二極體構成的，但本發明並不限於此。例如，開關元件可以都另選地由場效應電晶體和續流二極體構成。在上述第二實施方式中，儘管電容器既被設置在輸入側和PchFET之間由被設置在輸入側和NchFET之間，但本發明並不限於此。例如，電容器可以另選地設置在輸入側和PchFET之間，或者設置在輸入側和NchFET之間。在上述第二實施方式中，儘管齊納二極體和電容器彼此並聯地既設置在輸入側和PchFET之間又設置在輸入側和NchFET之間，但本發明並不限於此。例如，如在圖8所示的第二實施方式的第一變型例的柵極驅動電路Ilb中，可以另選地將放電二極體18與齊納二極體14和電容器16並聯地設置在輸入側和PchFET之間，並且可以另選地在齊納二極體14和PchFET 12的柵極(G)之間設置防回流二極體19。此外，可以另選地將放電二極體20與齊納二極體15和電容器17並聯地設置在輸入側和NchFET 13之間，並且另選地在齊納二極體15和NchFET 13的柵極(G)之間設置防回流二極體21。因而，電壓能夠經過放電二極體18和放電二極體20施加至Ij PchFET12和NchFET 13，因而即使PchFET 12和NchFET 13的電容增加，也可以容易地導通/截止PchFET 12和NchFET 13。另外，在圖9中示出了第二實施方式的第二變型例。其與第二實施方式(圖5)的差異在於，齊納二極體14被布置在電源電位VCC和PchFET 12的柵極(G)之間，而齊納二極體15布置在地電位(OV)和NchFET 13的柵極(G)之間，如圖9所示。齊納二極體14(或者齊納二極體15)的齊納電壓被設定為高於PchFET 12(或者NchFET 13)的閾值電壓。為了在PchFET 12 (或者NchFET 13)導通時將PchFET 12 (或者NchFET 13)的柵極和源極之間的電壓維持在齊納電壓，與電容器16並聯地設置電阻器R6(R6 << R4)，並且與電容器17並聯地設置電阻器R7(R7<<R5)。電阻器R4和電阻器R5的電阻值大致彼此相等。電阻器R6和電阻器R7的電阻值比電阻器R4和電阻器R5的電阻值小一個或者更多個數量級。因此，當PchFET 12導通時流入電阻器R6的電流部分地流入齊納二極體14，因而將PchFET12的柵極和源極之間的電壓維持為齊納電壓。這同樣適用於NchFET 13。在第二實施方式的第二變型例的情況下，當PchFET 12導通時齊納二極體14的齊納電壓被施加到PchFET 12的柵極(G) (PchFET 12的柵極電壓被齊納電壓抑制)，並且當NchFET 13導通時齊納二極體15的齊納電壓被施加到NchFET 13的柵極(G) (NchFET 13的柵極電壓被齊納電壓抑制)。類似於第二實施方式中描述的操作，當導通狀態轉換為截止狀態時,施加到PchFET 12和NchFET 13的電壓比施加到根據比較例的PchFET 112和NchFET113的電壓更快速地達到閾值電壓。此外，電容器16具有在PchFET 12從導通狀態轉換為截止狀態時提高施加到PchFET 12的柵極(G)的電壓提高速度的功能，而電容器17具有在NchFET 13從導通狀態轉換為截止狀態時提高施加到NchFET 13的柵極(G)的電壓降低速度的功能，因而施加到PchFET 12和NchFET 13的電壓快速地達到閾值電壓。因而，該變型例與上述第二實施方式在電路結構上不同，但是獲得了類似於第二實施方式的效果。在第一實施方式(圖2)、第二實施方式(圖5)、第二實施方式的第一變型例(圖8)及第二實施方式的第二變型例(圖9)中，儘管如上所述採用齊納二極體14和齊納二極體15而使施加到PchFET 12的柵極(G)和NchFET 13的柵極(G)的電壓變換到PchFET 12的柵極(G)和NchFET 13的柵極(G)的閾值電壓側，但是本發明並 不限於此。例如，這些齊納二極體都可以另選地由圖10中示出的二極體構成的電路所代替。當採用一般的二極體時，二極體的正向電壓降代替與齊納電壓相對應的電壓(擊穿電壓)，並且為了獲得大小等於齊納電壓的電壓，串聯連接了一個或者更多個(圖10中為三個)二極體14a(15a)，如圖10所示。此外，為了獲得對各個齊納二極體的正向特性的替代，將一個二極體14b(15b)與一個或者更多個二極體14a的串聯連接體反並聯地連接。如上所述，準備了串聯連接體和並聯連接體，該串聯連接體具有串聯連接以使得二極體正向電壓降大致等於各個齊納二極體的擊穿電壓的一個或者更多個二極體14a(15a)，並且該並聯連接體具有與該串聯連接體相反極性的二極體14b (15b)，該串聯連接體與並聯連接體並聯連接。接著，用並聯連接體代替各個齊納二極體，使得各齊納二極體的陰極(K)是相反極性的二極體的陰極，而各齊納二極體的陽極(A)是相反極性的二極體的陽極。
權利要求
1.一種驅動開關元件的柵極的柵極驅動電路，該柵極驅動電路包括 P型場效應電晶體； N型場效應電晶體，其與所述P型場效應電晶體串聯連接；以及 二極體，其連接到至少所述P型場效應電晶體的柵極或所述N型場效應電晶體的柵極，並且連接到電源，其中 所述二極體形成為使施加到至少所述P型場效應電晶體的所述柵極或所述N型場效應電晶體的所述柵極的電壓移動到至少所述P型場效應電晶體的所述柵極或所述N型場效應電晶體的所述柵極的閾值電壓側。
2.根據權利要求I所述的柵極驅動電路，其中所述二極體包括齊納二極體，所述齊納二極體用於使施加到至少所述P型場效應電晶體的所述柵極或所述N型場效應電晶體的所述柵極的所述電壓移動到至少所述P型場效應電晶體的所述柵極或所述N型場效應電晶體的所述柵極的所述閾值電壓側。
3.根據權利要求2所述的柵極驅動電路，其中所述齊納二極體包括第一齊納二極體和第二齊納二極體，所述第一齊納二極體用於通過升高施加到所述P型場效應電晶體的所述柵極的電壓而使施加到所述P型場效應電晶體的所述柵極的所述電壓移動到所述P型場效應電晶體的所述柵極的閾值電壓側，並且所述第二齊納二極體用於通過降低施加到所述N型場效應電晶體的所述柵極的電壓而使施加到所述N型場效應電晶體的所述柵極的所述電壓移動到所述N型場效應電晶體的所述柵極的所述閾值電壓側。
4.根據權利要求3所述的柵極驅動電路，其中通過將所述P型場效應電晶體的閾值電壓、所述第一齊納二極體的擊穿電壓、所述第二齊納二極體的擊穿電壓和所述N型場效應電晶體的閾值電壓相加而獲得的總電壓不低於所述電源的電壓。
5.根據權利要求3所述的柵極驅動電路，其中所述第一齊納二極體連接到被輸入用於驅動所述柵極驅動電路的信號的輸入側，並且所述第一齊納二極體的與被輸入用於驅動所述柵極驅動電路的信號的所述輸入側相反的一側與所述P型場效應電晶體的所述柵極連接到所述電源。
6.根據權利要求3所述的柵極驅動電路，其中所述第二齊納二極體連接到被輸入用於驅動所述柵極驅動電路的信號的輸入側，並且所述第二齊納二極體的與被輸入用於驅動所述柵極驅動電路的信號的所述輸入側相反的一側與所述N型場效應電晶體的所述柵極連接到地電位。
7.根據權利要求I所述的柵極驅動電路，其中所述二極體包括串聯連接體和與所述串聯連接體並聯連接的並聯連接體，所述串聯連接體具有串聯連接以使得二極體正向電壓降等於齊納二極體的擊穿電壓的一個或更多個二極體，並且所述並聯連接體具有與所述串聯連接體的極性相反的二極體。
8.根據權利要求I所述的柵極驅動電路，該柵極驅動電路還包括電容器，所述電容器與所述二極體並聯地設置在被輸入用於驅動所述柵極驅動電路的信號的輸入側和至少所述P型場效應電晶體的所述柵極或所述N型場效應電晶體的所述柵極之間。
9.根據權利要求8所述的柵極驅動電路，其中所述電容器包括第一電容器和第二電容器，所述第一電容器用於在所述P型場效應電晶體從導通狀態轉換到截止狀態時提高施加到所述P型場效應電晶體的所述柵極的電壓的提高速度，並且所述第二電容器用於在所述N型場效應電晶體從導通狀態轉換到截止狀態時提高施加到所述N型場效應電晶體的所述柵極的電壓的降低速度。
10.根據權利要求8所述的柵極驅動電路，該柵極驅動器還包括放電二極體，所述放電二極體與所述二極體和所述電容器並聯地設置在被輸入用於驅動所述柵極驅動電路的信號的所述輸入側和至少所述P型場效應電晶體的所述柵極或所述N型場效應電晶體的所述柵極之間。
11.根據權利要求I所述的柵極驅動電路，其中， 所述P型場效應電晶體的所述柵極和所述N型場效應電晶體的所述柵極通過具有彼此相等的電阻值的第一電阻器連接到所述電源或地電位， 在被輸入用於驅動所述柵極驅動電路的信號的輸入側與所述P型場效應電晶體的所述柵極和所述N型場效應電晶體的所述柵極之間設置有具有第二電阻器，所述第二電阻器的電阻值比所述第一電阻器的所述電阻值小一個或更多個數量級，並且 所述二極體包括齊納二極體，所述齊納二極體設置在至少所述P型場效應電晶體的所述柵極和源極之間或所述N型場效應電晶體的所述柵極和源極之間。
12.—種功率變換裝置，該功率變換裝置包括 功率變換部，其包括多個開關元件；以及 柵極驅動電路，其驅動所述多個開關元件，其中 所述柵極驅動電路包括 P型場效應電晶體， N型場效應電晶體，其與所述P型場效應電晶體相連接； 二極體，其連接到至少所述P型場效應電晶體的柵極或所述N型場效應電晶體的柵極，並且連接到電源，並且 所述二極體形成為使施加到至少所述P型場效應電晶體的所述柵極或所述N型場效應電晶體的所述柵極的電壓移動到至少所述P型場效應電晶體的所述柵極或所述N型場效應電晶體的所述柵極的閾值電壓側。
全文摘要
本發明涉及柵極驅動電路和功率變換裝置。該柵極驅動電路包括P型場效應電晶體、N型場效應電晶體及二極體。該二極體形成為使施加到至少P型場效應電晶體的柵極或N型場效應電晶體的柵極的電壓移動到柵極的閾值電壓側。
文檔編號H02M5/458GK102957306SQ201210048518
公開日2013年3月6日 申請日期2012年2月28日 優先權日2011年8月19日
發明者金田平次 申請人:株式會社安川電機