半導體封裝件的製法
2023-05-21 18:30:21
半導體封裝件的製法
【專利摘要】一種半導體封裝件的製法，其包括：於一金屬基板的頂面上接置半導體晶片，該金屬基板的頂面上具有多個突出的導電引腳；電性連接該半導體晶片與導電引腳；於該金屬基板頂面上形成封裝膠體；於該金屬基板的底面的外緣上形成阻擋層；對該金屬基板的底面進行蝕刻，以移除未被該阻擋層所覆蓋的金屬基板的部分厚度，並使得該金屬基板的第二表面於外緣定義出突起部；於該金屬基板的底面上形成位置對應各該導電引腳的圖案化阻層；對該金屬基板的底面進行蝕刻，以移除未被該圖案化阻層所覆蓋的金屬基板；移除該圖案化阻層；以及進行切割步驟，以移除該突起部。本發明可有效增進封裝件的效能。
【專利說明】
【技術領域】
[0001] 本發明涉及一種半導體封裝件的製法，尤指一種四方平面無引腳半導體封裝件的 製法。 半導體封裝件的製法
【背景技術】
[0002] 四方平面無引腳（Quad Flat No Lead，簡稱QFN)半導體封裝件為一種使接 腳底面外露於封裝層底部表面的封裝單元，一般是採用表面粘著技術（surface mount technology，簡稱SMT)將四方平面無引腳半導體封裝件接置於印刷電路板上，由此以形成 一具有特定功能的電路模塊。
[0003] 隨著電子組件輕薄短小的趨勢發展，半導體封裝件的厚度已成為現今封裝領域發 展的重點之一。圖1所示者為現有的預蝕刻後的半導體封裝件的剖視圖，其製法為先提供 一個預蝕刻好的導線架（leadframe) 10,該導線架10的頂表面具有多個突起的導電引腳 l〇la與置晶墊l〇lb，接著，通過粘著層12將一半導體晶片11設置於該導線架10的置晶墊 101b上，並通過多個焊線13將該半導體晶片11的電極墊111電性連接至該導線架10的導 電引腳l〇la，之後，於該導線架10的頂表面上形成封裝膠體14以包覆半導體晶片11，對該 導線架10的底表面進行預蝕刻（pre-etching)步驟，其目的為薄化基板，以使導線架10達 到一預定厚度，最後，再次對該導線架10的底表面進行最終蝕刻（final etching)，以使該 導線架10的導電引腳l〇la成為彼此電性獨立的接腳，以分別用於不同的電性連接路徑。
[0004] 然而，因為該預蝕刻為全面性蝕刻，也就是對該導線架10的底表面進行全面性蝕 亥IJ，所以該預蝕刻完成後並無任何基準點可供參考或量測已蝕刻深度及導線架10的剩餘 厚度R，即無法得知已蝕刻深度及導線架10的剩餘厚度，因而無法得知導電引腳101a及置 晶墊101b的高度，進而會影響最終半導體封裝件的接腳的站立高度（stand off)與其各導 電引腳101a間的共面性（coplanarity)，並導致半導體封裝件的良率問題，造成製造成本 提1?。
[0005] 因此，如何避免上述現有技術中的種種問題，實已成為目前業界所急需解決的課 題。
【發明內容】
[0006] 有鑑於上述現有技術的缺失，本發明的主要目的在於提供一種半導體封裝件的制 法，可有效增進封裝件的效能。
[0007] 本發明的半導體封裝件的製法包括：提供一封裝件，該封裝件包含：一具有相對 的第一表面及第二表面的金屬基板，該金屬基板的第一表面接置有一半導體晶片，且該半 導體晶片具有多個電極墊，該金屬基板的第一表面上具有多個突出的導電引腳，該半導體 晶片的電極墊電性連接至該導電引腳；一封裝膠體，其包覆該金屬基板及半導體晶片；以 及阻擋層，其形成於該金屬基板的第二表面外緣；以及蝕刻該金屬基板的第二表面，以移除 未被該阻擋層所覆蓋的金屬基板的部分厚度，並使得該金屬基板的第二表面於外緣定義出 關起部。
[0008] 所述的半導體封裝件的製法還包括下列步驟：於該金屬基板的第二表面上形成位 置對應各該導電引腳的圖案化阻層；蝕刻該金屬基板的第二表面，以移除未被該圖案化阻 層所覆蓋的金屬基板，並定義出多個金屬接腳；移除該圖案化阻層；以及進行切割步驟，以 移除該關起部。
[0009] 於前述的半導體封裝件的製法中，於移除該圖案化阻層之後，還包括於該封裝膠 體形成有該金屬接腳的側上形成外露各該金屬接腳的末端的絕緣保護層。
[0010] 依上所述的半導體封裝件的製法，還包括於各該金屬接腳的末端上形成導電組 件，該導電組件為焊球，且該半導體晶片通過粘著層以接置於該金屬基板上。
[0011] 又於前述的半導體封裝件的製法中，該阻擋層為抗化學蝕刻材料，該抗化學蝕刻 材料為光阻，且該阻擋層的形成是通過塗布、網印或粘貼方式。
[0012] 又於本發明的半導體封裝件的製法中，形成該金屬基板的材質為銅，且該金屬基 板為導線架形式。
[0013] 由上可知，由於本發明通過阻擋層的巧妙設置而能得知已蝕刻深度及導線架的剩 餘厚度，所以能精確控制後續蝕刻工藝，以避免因過度蝕刻或蝕刻不足所致的接腳形狀與 其共面性不佳的問題，進而增進半導體封裝件的效能。
【專利附圖】
【附圖說明】
[0014] 圖1所示者為現有的預蝕刻後的半導體封裝件的剖視圖。
[0015] 圖2A至圖2F所示者為本發明的半導體封裝件的製法的剖視圖。
[0016] 圖3所示者為本發明的半導體封裝件的製法的另一實施例的剖視圖。
[0017] 符號說明
[0018] 10 導線架
[0019] 101a、201a 導電引腳
[0020] 101b、201b 置晶墊
[0021] 11、21 半導體晶片
[0022] 111、211 電極墊
[0023] 12、22 粘著層
[0024] 13、23 焊線
[0025] 14、24 封裝膠體
[0026] 20 金屬基板
[0027] 20a 第一表面
[0028] 20b 第二表面
[0029] 20c 第三表面
[0030] 201a 導電引腳
[0031] 201b 置晶墊
[0032] 202 突起部
[0033] 203 金屬接腳
[0034] 21a 作用面
[0035] 21b 非作用面
[0036] 25 阻擋層
[0037] 26 圖案化阻層
[0038] 27 絕緣保護層
[0039] 28 導電組件
[0040] 29 表面處理層
[0041] D 已蝕刻深度
[0042] R 剩餘厚度。
【具體實施方式】
[0043] 以下通過特定的具體實施例說明本發明的實施方式，本領域技術人員可由本說明 書所揭示的內容輕易地了解本發明的其它優點及功效。
[0044] 須知，本說明書所附圖式所繪示的結構、比例、大小等，均僅用以配合說明書所揭 示的內容，以供本領域技術人員的了解與閱讀，並非用以限定本發明可實施的限定條件，故 不具技術上的實質意義，任何結構的修飾、比例關係的改變或大小的調整，在不影響本發明 所能產生的功效及所能達成的目的下，均應仍落在本發明所揭示的技術內容得能涵蓋的範 圍內。同時，本說明書中所引用的如「上」、「側」、「外緣」、「末端」及「一」等的用語，亦僅為 便於敘述的明了，而非用以限定本發明可實施的範圍，其相對關係的改變或調整，在無實質 變更技術內容下，當也視為本發明可實施的範疇。
[0045] 圖2A至圖2F所示者，為本發明的半導體封裝件的製法的剖視圖。
[0046] 如圖2A所不，提供一金屬基板20,其具有相對的第一表面20a與第二表面20b，該 金屬基板20的第一表面20a上形成有多個突出的導電引腳201a與置晶墊201b，該導電引 腳201a由蝕刻所形成，接著，於該金屬基板20的第一表面20a上接置具有相對的作用面 21a與非作用面21b的半導體晶片21，形成該金屬基板20的材質為銅，且該金屬基板20可 為導線架形式，該作用面21a上形成有多個電極墊211，且該導電引腳201a上可形成有表面 處理層29,該表面處理層29的材質選自錫、銀、鎳、金、鉻/鈦、鎳/金、鎳/鈀、鎳/鈀/金、 有機保焊膜、化鎳浸金、焊錫或無鉛焊錫的群組，於本實施例中，該半導體晶片21以其非作 用面21b接置於該置晶墊201b上，該半導體晶片21的非作用面21b通過粘著層22(例如為 銀膠、膠膜的材質）以接置於該金屬基板20上，接著，以多個焊線23電性連接該電極墊211 與導電引腳201a，該表面處理層29可僅放置於焊線23焊接於導電引線201a的部分。於其 它實施例中，該半導體晶片21可通過多個導電凸塊經由作用面21a通過覆晶（flip-chip) 的方式電性連接至導電引腳201a上。於該金屬基板20的第一表面20a上形成封裝膠體 24,該封裝膠體24包覆該半導體晶片21、該等焊線23、該金屬基板20的第一表面20a與導 電引腳201a。該金屬基板20的第二表面20b上形成有一阻擋層25,該阻擋層25於本實施 例形成於第二表面20b的外緣側，於其它實施例中，該阻擋層25可依實際需求設置。於本 實施例中，該阻擋層25為一光阻，該光阻可選自液態光阻或幹膜光阻，經由旋轉塗布或壓 膜形成於該金屬基板20的第二表面20b上。該阻擋層25的材質選自可以抗後續蝕刻金屬 基板20的材料。
[0047] 接著，如圖2B所示，於前述的工藝中，因需由該金屬基板20提供足夠的機械強度， 因此該金屬基板20具有一厚度，而於封裝膠體24形成之後，為降低半導體封裝件的整體厚 度，因此會對該金屬基板20的第二表面20b進行第一次蝕刻，以移除未被該阻擋層25所覆 蓋的金屬基板20的部分，使未被該阻擋層25所覆蓋的金屬基板20薄化至一定厚度，而通 過該阻擋層25在蝕刻工藝中阻擋金屬基板20,使得該金屬基板20的第二表面20b於外緣 定義出突起部202,此時，即可通過量測該突起部202至蝕刻金屬基板20後的第三表面20c 而得到已蝕刻深度D，通過量測該突起部202而可以準確控制欲蝕刻的深度。進而使該導電 引腳201a能夠準確控制至需求高度。
[0048] 如圖2C所不，於該金屬基板20的第二表面20b上形成位置對應各該導電引腳 201a及置晶墊201b的圖案化阻層26。
[0049] 如圖2D所示，對該金屬基板20的第二表面20b進行第二次蝕刻，以移除未被該圖 案化阻層26所覆蓋的金屬基板20,並定義出多個金屬接腳203,並移除該圖案化阻層26。
[0050] 如圖2E所示，於該封裝膠體24形成有該金屬接腳203的側上形成外露各該金屬 接腳203的末端的絕緣保護層27。於本實施例中，該絕緣保護層27可為綠漆，以作為後續 植球時的防焊層。
[0051] 如圖2F所示，於各該金屬接腳203的末端上形成導電組件28,並進行切割步驟，以 移除該突起部202,其中，該導電組件28為焊球。該焊球可經由植球或網板印刷形成於金屬 接腳203上。
[0052] 要補充說明的是，於該金屬基板具有數組的多個封裝單元的情況下，該阻擋層可 僅形成於整個金屬基板的最外圍，且於切單時順便移除該最外圍部分，如圖3所示，如此則 能夠進一步節省金屬基板的使用面積。
[0053] 綜上所述，相比於現有技術，由於本發明通過阻擋層的巧妙設置而能得知已蝕刻 深度及導線架的剩餘厚度，所以能精確控制後續蝕刻工藝，以避免因過度蝕刻或蝕刻不足 所致的接腳形狀與其共面性不佳的問題，進而增進半導體封裝件的效能。
[0054] 上述實施例僅用以例示性說明本發明的原理及其功效，而非用於限制本發明。任 何本領域技術人員均可在不違背本發明的精神及範疇下，對上述實施例進行修改。因此本 發明的權利保護範圍，應如權利要求書所列。
【權利要求】
1. 一種半導體封裝件的製法，包括： 提供一封裝件，該封裝件包含： 一具有相對的第一表面及第二表面的金屬基板，該金屬基板的第一表面接置有一半導 體晶片，且該半導體晶片具有多個電極墊，該金屬基板的第一表面上並具有多個突出的導 電引腳，以供該半導體晶片的電極墊電性連接至該導電引腳； 一封裝膠體，其包覆該金屬基板及半導體晶片；以及 阻擋層，其形成於該金屬基板的第二表面外緣；以及 蝕刻該金屬基板的第二表面，以移除未被該阻擋層所覆蓋的金屬基板的部分厚度，並 使得該金屬基板的第二表面於外緣定義出突起部。
2. 根據權利要求1所述的半導體封裝件的製法，其特徵在於，該製法還包括下列步驟： 於該金屬基板的第二表面上形成位置對應各該導電引腳的圖案化阻層； 蝕刻該金屬基板的第二表面，以移除未被該圖案化阻層所覆蓋的金屬基板，並定義出 多個金屬接腳； 移除該圖案化阻層；以及 進行切割步驟，以移除該突起部。
3. 根據權利要求2所述的半導體封裝件的製法，其特徵在於，於移除該圖案化阻層之 後，還包括於該封裝膠體形成有該金屬接腳的側上形成外露各該金屬接腳的末端的絕緣保 護層。
4. 根據權利要求3所述的半導體封裝件的製法，其特徵在於，該製法還包括於各該金 屬接腳的末端上形成導電組件。
5. 根據權利要求4所述的半導體封裝件的製法，其特徵在於，該導電組件為焊球。
6. 根據權利要求1所述的半導體封裝件的製法，其特徵在於，該半導體晶片通過粘著 層以接置於該金屬基板上。
7. 根據權利要求1所述的半導體封裝件的製法，其特徵在於，該阻擋層為抗化學蝕刻 材料。
8. 根據權利要求7所述的半導體封裝件的製法，其特徵在於，該抗化學蝕刻材料為光 阻。
9. 根據權利要求1所述的半導體封裝件的製法，其特徵在於，該阻擋層的形成是通過 塗布、網印或粘貼方式為之。
10. 根據權利要求1所述的半導體封裝件的製法，其特徵在於，形成該金屬基板的材質 為銅。
11. 根據權利要求1所述的半導體封裝件的製法，其特徵在於，該金屬基板為導線架。
【文檔編號】H01L21/48GK104112674SQ201310152492
【公開日】2014年10月22日 申請日期:2013年4月27日 優先權日:2013年4月18日
【發明者】林邦群, 蕭仁智, 陳泳良 申請人:矽品精密工業股份有限公司