光學讀取頭取樣介面系統的製作方法

2023-05-22 03:51:46 1

專利名稱：光學讀取頭取樣介面系統的製作方法
技術領域：
本發明是關於一種介面電路系統，特別是指一種取樣介面電路，在不同工作電壓的晶片或電路之間，提供一個信號取樣與保持的功能，並可在高壓操作時，保護較低工作電壓的晶片或電路。
背景技術：
當一信號經由一較高工作電壓電路傳送至一較低工作電壓電路，在此二電路之間，必須有一介面電路，將此信號衰減至該較低工作電壓電路所能容忍的範圍。例如，一般光學讀取頭工作電壓為5伏特，光碟機控制晶片工作電壓為3.3伏特。若將光學讀取頭輸出的燒錄電壓(Writing Voltage 3.3伏特～5伏特)直接輸入光碟機控制晶片，則此光碟機控制晶片在長時間工作後，其輸入端3.3伏特製程的氧化層將會崩潰，造成晶片的永久毀損。
已知技術如圖1所示，光學讀取頭90有一電壓輸入101，其可為燒錄電壓(Writing Voltage 約3.3伏特～5伏特)及讀片電壓(ReadingVoltage約1.4至2.8伏特)。利用第一分壓電阻102及第二分壓電阻103所組成的分壓電路，將燒錄電壓衰減至3伏特以內以使光碟機控制晶片100在可接受範圍內，由於燒錄電壓經分壓電路被控制在3伏特以下，所以可避免光碟機控制晶片100輸入端的氧化層發生崩潰。至於電壓輸入101產生的讀片電壓時，則透過光碟機控制晶片輸入端，如交換式運算放大器104，進行信號取樣與保持作用，來產生一電壓輸出105至光碟機控制晶片內部。
然而分壓電路所形成的通路I，光學讀取頭必須提供額外的電流，造成消耗額外的功率並引入熱噪聲。且電阻102與103越大，交換式運算放大器的輸入端的設定時間就越大，也就減少了實際取樣時間。另外分壓電路除了衰減不取樣的燒錄電壓外，也衰減了欲取樣的讀片電壓。若衰減的讀片電壓再與後端的噪聲混合，將會使得信號噪聲比SNR下降，且兩個電阻會在晶片上佔有相當大的面積。

發明內容
鑑於上述的發明背景中，已知技術必須提供額外的電流來驅動電阻的負荷，電阻愈大，則交換式運算放大器的設定時間就愈大，相對而言就減少了實際取樣的時間。同時除了衰減不取樣的燒錄電壓也衰減了欲取樣的讀片電壓。
本發明的一目的，在於使用-N型金氧半導體(NMOS)來取代分壓電路，以減低光學讀取頭的驅動負荷，並對讀片電壓不產生衰減，以提高信號噪聲比，同時減少交換式運算放大器取樣時間並增加實際取樣時間，如此也可減少功率消耗。
本發明提供一種光學讀取頭取樣介面系統，包含一光學讀取頭，輸出一讀片電壓與一燒錄電壓兩者之一；一開關電路，包含一N型金氧半導體(NMOS)，具有一第一源/漏極(Drain)接收該讀片電壓或燒錄電壓，一柵極(Gate)接收一柵極電壓(Gate Voltage)，當接收該讀片電壓時，使該第一源/漏極與該NMOS的一第二源/漏極為導通狀態，當接收該燒錄電壓時，使該第一源/漏極與該第二源/漏極為截止狀態；以及一取樣保持電路，連接到該NMOS的該第二源/漏極，對該讀片電壓進行取樣保持。
本發明的另一目的為利用一輔助路徑，以處理過高的讀片電壓，因各光學讀寫頭規格不定，有些讀片電壓過高將造成無法判斷，故激活輔助路徑電路，使光碟機控制晶片得到實際的讀片電壓。因此本發明另提供一光學讀取頭取樣介面系統，包含一光學讀取頭，輸出一讀片電壓與一燒錄電壓兩者之一；一開關電路，包含一N型金氧半導體(NMOS)，具有一第一源/漏極接收該讀片電壓或燒錄電壓，一柵極接收一柵極電壓，當接收該讀片電壓時，使該第一源/漏極與該NMOS的一第二源/漏極為導通狀態，當接收該燒錄電壓時，使該第一源/漏極與該第二源/漏極為截止狀態；一輔助路徑電路，連接該第一源/漏極與該第二源/漏極之間，用以使該第一源/漏極與該第二源/漏極電位相同；以及一取樣保持電路，連接到該NMOS的該第二源/漏極，對該讀片電壓進行取樣保持。


圖1顯示已知光學讀寫頭取樣介面電路；圖2顯示一符合本發明的一具體實施例示意圖；圖3顯示一符合本發明的另一具體實施例示意圖；圖4顯示一符合本發明的另一具體實施例示意圖；圖5顯示一符合本發明的另一具體實施例示意圖；以及圖6顯示一符合本發明的另一具體實施例示意圖。
圖中符號說明101電壓輸入102電阻103電阻104交換式運算放大器105電壓輸出201電壓輸入202NMOS203交換式運算放大器204電壓輸出301電壓輸入302NMOS303分壓電路304交換式運算放大器
305電壓輸出401電壓輸入402NMOS403NMOS404NMOS405PMOS406電容407交換式運算放大器408電壓輸出409邏輯電路501電壓輸入502NMOS503電阻504NMOS505邏輯電路506交換式運算放大器507電壓輸出601電壓輸入602NMOS603原生NMOS604多路復用器605交換式運算放大器606電壓輸出具體實施方式
本發明用的示意圖詳細描述如下，在詳述本發明實施例時，表示光學讀取頭取樣介面電路的架構圖會不依一般比例作局部放大以利說明，然不應以此作為有限定的認知。
參照圖2，於一實施例中，電壓輸入201由光學讀取頭180輸出一電壓，此電壓至少可為讀片電壓(約1.4至2.8伏特)或燒錄電壓(約3.3至5伏特)，並以一開關電路(圖2以一NMOS電晶體202代表)作為第一路徑電路，置於光學讀取頭180與交換式運算放大器203之間，用以接收讀片電壓或燒錄電壓。上述燒錄電壓與讀片電壓可為交錯地出現。其次，開關電路例如為一NMOS202用以阻隔燒錄電壓及適時將讀片電壓傳送到交換式運算放大器203，其連接的架構是以第一源/漏極接收輸入電壓201，第二源/漏極連接到交換式運算放大器203，柵極則受一柵極電壓VDD控制，其運作說明如下當電壓輸入201為讀片電壓(約1.4至2.8伏特)時，NMOS電晶體202為一開啟(導通)的狀態，使得NMOS電晶體的第一源/漏極與第二源/漏極呈現導通狀態而造成電壓相等，此時讀片電壓直接傳送到交換式運算放大器203進行取樣，並產生一電壓輸出204。反之當電壓輸入201為燒錄電壓(約3.3至5伏特)時，NMOS電晶體202第一源/漏極電壓約3.3伏特至5伏特，造成基體X(接地)與第一源/漏極Y之間形成一逆偏二極體，因此第一源/漏極Y與第二源/漏極Z呈現截止狀態，燒錄電壓無法透過NMOS電晶體202傳到交換式運算放大器203而達到阻隔的作用，此時第二源/漏極Z在柵極電壓(在此為VDD)控制與通道限制下，第二源/漏極Z電位輸出為(VDD-Vt)。上述VDD為光學控制晶片的工作電壓一般約3.3伏特，Vt為NMOS的臨限電壓通常約為0.7伏特，因此(VDD-Vt)約2.6伏特，故輸入到交換式運算放大器203也不會發生其氧化層因過高電壓輸入而發生崩潰情形，但此時為燒錄電壓輸入，所以交換式運算放大器203不會對第二源/漏極Z所傳過來的(VDD-Vt)作取樣。要注意的是，上述交換式運算放大器可使用具有，取樣保持電路的任何替代電路即可，此處只是一較佳實施例的說明。由於讀片電壓直接提供到取樣保持電路所以沒有如已知使用電阻而產生衰減，因此大幅提高信號對噪聲比，且因無電阻存在因此無功率消耗與晶片面積佔用的問題，另外在實際取樣時間也不會大幅增加。
然上述實施例中，NMOS電晶體的第二源/漏極Z電位最高只能達到(VDD-Vt)(例如2.6伏特)。雖然大部分廠商會迴避使用到2.6伏特以上的讀片電壓範圍，但若有過高的讀片電壓(超過VDD-Vt)產生或使用下，第二源/漏極Z電位也只能達到(VDD-Vt)，即過高的讀片電壓亦被NMOS202阻隔而造成無法讀取，本發明也使用外加電路配合第一路徑，藉以解決此問題，接下來提供一些較佳實施例。
為克服較高讀片電壓問題，我們首先利用調高柵極電壓，以使所有可能的讀片電壓範圍小於柵極電壓。如圖3所示為一符合本發明的一具體實施例。此電路與圖2所示相似，電壓輸入301經由NMOS302選取讀片電壓後，此讀片電壓輸入一取樣保持電路，如交換式運算放大器(SOP)304，最後有一電壓輸出305。其中，此實施例更利用一分壓電路303採用金屬變換(metal change)技術以控制NMOS302的柵極電壓(VG)。其分壓電路電壓介於光學讀取頭電壓與光碟控制晶片工作電壓之間。此實施例光學讀取頭電壓約為5伏特，光碟控制晶片工作電壓VDD約為3.3伏特。此目的為避免電壓輸入301的讀片電壓過高，例如略高於或等於2.6伏特。應用時，例如電壓輸入301的讀片電壓為2.6伏特，而燒錄電壓為5.5伏特，利用分壓電路303使NMOS302的柵極電壓(VG)為3.5伏特，此時NMOS302的源極最大電壓可為(3.5-Vt)，即大約2.8伏特。如此一來，NMOS302接收讀片電壓2.6伏特便不會有問題，且亦可阻隔過高的燒錄電壓5.5伏特。
另外，克服較高讀片電壓問題，我們可以使圖2中第一源/漏極Y與第二源/漏極Z之間建立輔助路徑電路，而讓第一源/漏極Y與第二源/漏極Z適時連接，如此取樣保持電路就可取得實際上較高讀片電壓。如圖4所示為符合本發明的另一具體實施例。此電路與圖2所示相似，由電壓輸入401經由NMOS402選取讀片電壓，而讀片電壓輸入交換式運算放大器407，最後有一電壓輸出408，其中NMOS402的柵極受一柵極電壓VDD控制。於此實施例中，有一輔助路徑電路置於NMOS402的第一源/漏極與第二源/漏極之間，以處理NMOS402接收過高的讀片電壓。此實施例中，輔助路徑電路包含NMOS403、電容406與邏輯電路409，其中邏輯電路409由若干或門(OR gate)與反向器所組成。可以選擇的，輔助路徑電路更包含NMOS 404與PMOS405。
應用時，例如電壓輸入401的讀片電壓過高時，設定CDRW等於1，利用電容406做電壓提升，例如將C點推升到(1.5+3.3)為4.8伏特，此時以NMOS403為主要導通，可提升B點最高電壓範圍。此優點是可以將超過製程可靠電壓的時間，減少到只有設定在CDRW等於1的時候才發生，且只發生在NMOS403，其量值可以經由調整1.5伏特電壓而改變。電路操作細節如下，首先系統提供兩組上下緣皆可調整的電壓SAMPLE以及SAMPLE2，其中SAMPLE2為1的時間，要完全包含SAMPLE，如此可以保證B點已經設定完成後才作取樣。邏輯電路409的目的，為了使E點為1的時間可以完全包含D點，以使C點回到接近1.5伏特，且PMOS 405再導通以減少不必要的電荷充放電(因PMOS 405漏極接1.5伏特)。NMOS 404用以保護PMOS 405，當C點高於3.3伏特時，NMOS 404限制A點不超過3.3伏特以保護PMOS 405。在此可簡要的說明，SAMPLE以及SAMPLE2為取樣保持控制信號，當輸入為讀片電壓時作取樣，當輸入為其它電壓如燒錄電壓時不作取樣，保持前一狀態。又CDRW為控制輔助路徑電路是否激活的信號。如此，當讀片電壓過高時(約高於2.6伏特)則輔助路徑電路激活，讀片電壓經由輔助路徑電路，而於取樣保持電路如交換式運算放大器作取樣，最後取出讀片電壓輸出。
如圖5所示為符合本發明的又另一具體實施例。此電路與圖2所示相似，由電壓輸入501經由NMOS502選取讀片電壓，而讀片電壓輸入交換式運算放大器506，SAMPLE信號為控制交換式運算放大器506的取樣，最後有一電壓輸出507。NMOS502的柵極受一工作電壓VDD控制，輔助路徑電路置於NMOS502的第一源/漏極與第二源/漏極之間，以處理NMOS502過高的讀片電壓。輔助路徑電路包含電阻503、PMOS 504，其中，邏輯電路505主要為一與非門509與一延遲電路508。
應用時，當讀片電壓未超過(VDD-Vt)時，邏輯電路505中的Path2_ON＝0，關閉輔助路徑電路，當電壓輸入501有過高的讀片電壓，當Path2_ON＝1時，加上SAMPLE信號為1進行取樣，經與非門509作用後，柵極H低電壓使得PMOS 504導通，因此NMOS502的第一源/漏極與第二源/漏極會經由輔助路徑電路連接在一起，所以可接受較高的讀片電壓。反之若燒錄電壓於電壓輸入501時，，由於電阻503的關，G點的電壓會比F點高一Vt，G點約4伏特，而電壓輸入501最高為5伏特，在此，電流被電阻503限制住，且流入VDD對整個系統而言，只消耗部分功率，而此時H＝F＝VDD(SAMPLE信號為0)，關閉PMOS 504通道，所以隔離燒錄電壓，則工作如圖2所示一樣，此外當邏輯電路505設定輔助路徑電路開啟時，過高的讀片電壓必須經電阻503設定，所以需一時間常數的延遲，因此邏輯電路505內的延遲電路508就可連接於在交換式運算放大器506控制端，來進行一延遲時間的調整。
如圖6所示為符合本發明的又另一具體實施例。此電路與圖2所示相似，由電壓輸入601經由NMOS602選取讀片電壓，而讀片電壓輸入交換式運算放大器605，SAMPLE信號為控制交換式運算放大器605的取樣，最後有一電壓輸出606。NMOS602的柵極受一工作電壓VDD控制，輔助路徑電路置於NMOS602的第一源/漏極與第二源/漏極之間，其中輔助路徑電路包含原生NMOS 603(Native NMOS)與多路復用器604。要說明的是，原生NMOS 603為製程保留的一種元件，一般是用來處理靜電電路。在製程進入深次微米製程後，原先直接載在P型基板上的NMOS已不能操作在正常的工作區域，故先進位程實際上是把NMOS改載在P型井上，而此時原本載在P型基板上的NMOS則保留使用，故稱為原生NMOS。
應用時，原生NMOS 603與一般NMOS602並聯，並用多路復用器604從複數個直流電壓中選擇適當一控制電壓。當一般NMOS602可以處理正常的讀片電壓時(約小於2.6伏特)，多路復用器604選擇的控制電壓例如切到0伏特，關閉具有原生NMOS 603的輔助路徑電路。但當讀片電壓過大時，則由多路復用器604選擇一控制電壓，又因原生NMOS 603的Vt值很小甚至可能為負，故此時交換式運算放大器605輸入端可接收的讀片電壓，如此讀片電壓過高的問題便得以解決。
以上所述僅為本發明的較佳實施例而已，並非用以限定本發明的申請專利範圍；凡其它未脫離本發明所揭示的精神下所完成的等效改變或修飾，均應包含在所述的申請專利範圍中。
權利要求
1.一種光學讀取頭取樣介面系統，其特徵在於，包含一光學讀取頭，輸出一讀片電壓與一燒錄電壓兩者之一；一開關電路，包含一N型金氧半導體(NMOS)，具有一第一源/漏極接收該讀片電壓或燒錄電壓，一柵極接收一柵極電壓，當接收該讀片電壓時，使該第一源/漏極與該NMOS的一第二源/漏極為導通狀態，當接收該燒錄電壓時，使該第一源/漏極與該第二源/漏極為截止狀態；以及一取樣保持電路，連接到該NMOS的該第二源/漏極，對該讀片電壓進行取樣保持。
2.如權利要求1所述的光學讀取頭取樣介面系統，其中該燒錄電壓大於該讀片電壓。
3.如權利要求2所述的光學讀取頭取樣介面系統，其中該燒錄電壓為3.3至5伏特，該讀片電壓為1.4至2.8伏特。
4.如權利要求1所述的光學讀取頭取樣介面系統，其中該開關電路更包含一分壓電路，連接於該NMOS的柵極，用以控制該柵極電壓大小。
5.如權利要求1所述的光學讀取頭取樣介面系統，其中該當該第一源/漏極接收該燒錄電壓時，該NMOS為截止狀態，該第二源/漏極電壓為該柵極電壓減去該NMOS的臨限電壓。
6.如權利要求1所述的光學讀取頭取樣介面系統，其中該介面電路的取樣保持電路，為一交換式運算放大器SOP。
7.一種光學讀取頭取樣介面系統，其特徵在於，包含一光學讀取頭，輸出一讀片電壓與一燒錄電壓兩者之一；一開關電路，包含一N型金氧半導體(NMOS)，具有一第一源/漏極接收該讀片電壓或該燒錄電壓，一柵極接收一柵極電壓，當接收該讀片電壓時，使該第一源/漏極與該NMOS的一第二源/漏極為導通狀態，當接收該燒錄電壓時，使該第一源/漏極與該第二源/漏極為截止狀態；一輔助路徑電路，連接該第一源/漏極與該第二源/漏極之間，用以使該第一源/漏極與該第二源/漏極電位相同；以及一取樣保持電路，連接到該第二源/漏極，對該讀片電壓進行取樣保持。
8.如權利要求7所述的光學讀取頭取樣介面系統，其中該輔助路徑電路，至少包含一輔助NMOS以及一電容，其中該輔助NMOS的兩個源/漏極對應連接到該NMOS的該第一源/漏極與該第二源/漏極，該電容連接於該輔助NMOS的柵極，用以提高該第二源/漏極所能接收的該讀片電壓。
9.如權利要求7所述的光學讀取頭取樣介面系統，其中該輔助輔助路徑電路，至少包含一電阻，一P型金氧半導體(PMOS)以及一控制電路，該電阻一端連接該第一源/漏極，該P型金氧半導體的兩個源/漏極對應連接該電阻另一端與該第二源/漏極，該控制電路控制該PMOS開啟。
10.如權利要求9所述的光學讀取頭取樣介面系統，其中該控制電路包括一延遲電路與一邏輯電路，該延遲電路連接到該取樣保持電路，用以延遲該取樣保持電路運作時間，該邏輯電路根據該讀片電壓與該燒錄電壓，決定該PMOS的開啟。
11.如權利要求7所述的光學讀取頭取樣介面系統，其中該輔助路徑電路，包含一原生(Native)NMOS以及一多路復用器，該原生NMOS的兩個源/漏極對應連接該NMOS的該第一源/漏極與該第二源/漏極，該多路復用器選擇一控制電壓輸入到該原生NMOS的柵極。
12.如權利要求7所述的光學讀取頭取樣介面系統，其中該燒錄電壓大於該讀片電壓。
13.如權利要求12所述的光學讀取頭取樣介面系統，其中該燒錄電壓為3.3至5伏特，該讀片電壓為1.4至2.8伏特。
14.如權利要求7所述的光學讀取頭取樣介面系統，其中該當該第一源/漏極接收該燒錄電壓時，該NMOS為截止狀態，該第二源/漏極的電壓由該柵極電壓減去該NMOS的臨限電壓。
15.如權利要求7所述的光學讀取頭取樣介面系統，其中該介面電路的取樣保持電路，為一交換式運算放大器SOP。
全文摘要
一種光學讀取頭取樣介面系統，包含一光學讀取頭，輸出一讀片電壓與一燒錄電壓兩者之一。一開關電路，包含一N型金氧半導體(NMOS)，具有一第一源/漏極接收讀片電壓或燒錄電壓，一柵極接收一柵極電壓，當接收讀片電壓時，使第一源/漏極與NMOS的一第二源/漏極為導通狀態，當接收燒錄電壓時，使第一源/漏極與第二源/漏極為截止狀態。最後由一取樣保持電路，連接到NMOS的第二源/漏極，對讀片電壓進行取樣保持。
文檔編號G11B21/00GK1588548SQ200410062920
公開日2005年3月2日 申請日期2004年7月1日 優先權日2004年7月1日
發明者劉智民 申請人:威盛電子股份有限公司